JPH0478021B2 - - Google Patents
Info
- Publication number
- JPH0478021B2 JPH0478021B2 JP57140955A JP14095582A JPH0478021B2 JP H0478021 B2 JPH0478021 B2 JP H0478021B2 JP 57140955 A JP57140955 A JP 57140955A JP 14095582 A JP14095582 A JP 14095582A JP H0478021 B2 JPH0478021 B2 JP H0478021B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- heat treatment
- film
- atmosphere containing
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、絶縁膜中に含まれる可動イオン密度
を低減化した半導体装置の製造方法に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device in which the density of mobile ions contained in an insulating film is reduced.
近年、半導体装置の内部に素子とその電極・配
線とを高密度に集積させるために、いわゆる自己
整合式素子形成法が用いられるようになつた。こ
の方法は、例えばMOS型集積回路では高融点金
属のモリブデン(MO)などの膜を半導体基板へ
の不純物イオン注入のマスクに用い、また、その
まま残して電極・配線として利用するものであ
る。この工程について、MOSトランジスタを例
にして図面で説明する。まず第1図aに示すよう
に、si基板1に素子間分離用si酸化膜2を形成
し、さらにゲート酸化膜3を形成する。その後、
第1図bに示すように、電極用の高融点金属膜と
して例えばMoを推積させ、これを写真蝕刻法で
加工してゲート電極4を形成する。次に、第1図
cに示すように、基板1と反対の伝導型を示す不
純物イオンをゲート電極4をマスクにして注入
し、MOSトランジスタのソース領域5及びドレ
イン領域6を形成する。その後、窒素ガス雰囲気
中で1000℃程度まで加熱して、不純物の活性化を
行なう。 In recent years, a so-called self-aligned element formation method has come to be used in order to integrate elements and their electrodes and wiring at high density inside a semiconductor device. In this method, for example, in a MOS type integrated circuit, a film made of a high-melting point metal such as molybdenum (MO) is used as a mask for implanting impurity ions into a semiconductor substrate, and is also left as is for use as electrodes and wiring. This process will be explained using the drawings using a MOS transistor as an example. First, as shown in FIG. 1A, an Si oxide film 2 for element isolation is formed on a Si substrate 1, and then a gate oxide film 3 is formed. after that,
As shown in FIG. 1B, a high melting point metal film for the electrode is deposited, for example, Mo, and processed by photolithography to form the gate electrode 4. Next, as shown in FIG. 1c, impurity ions having a conductivity type opposite to that of the substrate 1 are implanted using the gate electrode 4 as a mask to form a source region 5 and a drain region 6 of the MOS transistor. Thereafter, the impurities are activated by heating to about 1000° C. in a nitrogen gas atmosphere.
この工程では、イオン注入に対してゲート電極
をマスクにして自己整合させているため、従来の
自己整合を用いない技術と異なり、不純物拡散領
域と電極配線との画像合わせのための目合わせず
れに対する余裕を必要としない。従つて、素子の
占める面積が減少し、限られたペレット面積内に
より多くの素子を形成することが可能となる。現
在、高密度化した集積回路を製作するためには、
このような自己整合式素子形成法は必須の技術と
なつている。 In this process, self-alignment is performed using the gate electrode as a mask for ion implantation, which is different from conventional techniques that do not use self-alignment. Doesn't require leeway. Therefore, the area occupied by the elements is reduced, and more elements can be formed within a limited pellet area. Currently, in order to produce high-density integrated circuits,
Such a self-aligned element formation method has become an essential technology.
この自己整合式素子形成法を用いる場合には、
ゲート電極となる薄膜が、注入される不純物イオ
ンに対してマスクとして作用し、なおかつ1000℃
程度までの加熱に耐える性質を備えていることが
必要である。 When using this self-aligned element formation method,
The thin film that becomes the gate electrode acts as a mask for the impurity ions being implanted, and
It is necessary that the material has properties that can withstand heating up to a certain degree.
MOS型集積回路では、このようなゲート電
極・配線として、従来から不純物添加多結晶Siが
用いられてきた。しかし、その比抵抗が約5×
10-4Ωcm以上と高いため、電極・配線の微細構造
化により、配線部分の抵抗増加に起因した信号の
伝搬遅延が問題となつてきた。このため、最近で
はさらに比抵抗の低いMo等の高融点金属をゲー
ト電極・配線に用いる技術が注目されてきてい
る。 In MOS type integrated circuits, impurity-doped polycrystalline Si has traditionally been used for such gate electrodes and wiring. However, the specific resistance is about 5×
Since the resistance is high at 10 -4 Ωcm or more, signal propagation delays due to increased resistance in the wiring have become a problem due to the finer structure of electrodes and wiring. For this reason, technology that uses high melting point metals such as Mo, which have even lower specific resistance, for gate electrodes and wiring has recently been attracting attention.
例えばMoは,薄膜に形成した時の比抵抗が不
純物添加多結晶Siより約2桁小さく、結晶粒径も
より小さいため、これをゲート電極に用いて集積
回路の高密度化、高速化が検討されている。ま
た、原子番号が42でバルクの密度が10.2g・cmU-3
と大きいため、イオン注入に対する阻止能力も高
い。 For example, when Mo is formed into a thin film, its resistivity is approximately two orders of magnitude lower than that of doped polycrystalline Si, and its crystal grain size is also smaller, so it is being considered to use Mo for gate electrodes to increase the density and speed of integrated circuits. has been done. Also, the atomic number is 42 and the bulk density is 10.2 g cm U-3
Because of its large size, its blocking ability against ion implantation is also high.
しかし、実際にMoを電極・配線に用いてMOS
トランジスタを製作すると、そのしきい値電圧が
長期間の使用で変動する現象が観測される。この
現象は、特にバイアス−温度加速試験を行なうと
しきい値電圧の負方向への変動として顕著に現わ
れる。一般にMOS型集積回路におけるMOSトラ
ンジスタのしきい値電圧の安定性は、集積回路の
信頼性上、最も重要な問題であり、上記の変動は
許容されない。このしきい値電圧の変動の原因に
ついては、多くの研究が行なわれており、主に
Na等のアルカリ金属のイオンがゲート酸化膜中
で移動することに因ることが知られている。ま
た、これらの可動イオンは、当初ゲート電極の金
属材料中に不純物として含有されており、それが
熱処理等による拡散でゲート酸化膜中に侵入する
と考えられている。 However, in reality, Mo is used for electrodes and wiring to create MOS
When a transistor is manufactured, it is observed that its threshold voltage fluctuates over a long period of use. This phenomenon is particularly noticeable when a bias-temperature acceleration test is performed as a negative change in the threshold voltage. In general, the stability of the threshold voltage of a MOS transistor in a MOS type integrated circuit is the most important issue in terms of reliability of the integrated circuit, and the above fluctuations are unacceptable. Many studies have been conducted on the causes of this threshold voltage variation, mainly due to
It is known that this is caused by the movement of alkali metal ions such as Na in the gate oxide film. It is also believed that these mobile ions are initially contained as impurities in the metal material of the gate electrode, and enter the gate oxide film through diffusion due to heat treatment or the like.
ゲート酸化膜中の可動イオンの低減について
は、従来、種々の方法が研究されてきた。第1の
方法は、化学的気相成長法(CVD法)を用いて、
高純度の金属膜を形成するものである。一般のス
パツタ法や蒸着法に用いられるMo,W等の高融
点金属材料は、主に真空溶解法等の物理的な方法
で精製され、特にスパツタ用ターゲツトは、その
後にホツト・プレス等による加工も加わるため、
純度は99.9〜99.9%程度である。これの対して、
CVD法を用いる場合には、金属を一旦ハロゲン
化物等の気体状にして、これを化学的方法により
精製、還元するため、純度はさらに向上する。し
かし、スパツタ法や蒸着法に比較して金属の
CVD法は、成膜技術として確立されておらず、
膜形成自体に困難が多いという欠点うを有する。 Conventionally, various methods have been studied for reducing the number of mobile ions in the gate oxide film. The first method uses chemical vapor deposition (CVD),
It forms a high-purity metal film. High-melting point metal materials such as Mo and W used in general sputtering and vapor deposition methods are mainly refined by physical methods such as vacuum melting, and targets for sputtering are then processed by hot pressing, etc. is also added,
The purity is about 99.9-99.9%. In contrast to this,
When using the CVD method, the metal is first converted into a gas such as a halide, and then purified and reduced by a chemical method, which further improves the purity. However, compared to sputtering and vapor deposition methods, metal
The CVD method has not been established as a film-forming technology,
The disadvantage is that the film formation itself is difficult.
第2の方法は、ゲート酸化膜中にリンPを導入
し、PによるNaのゲツタリング効果を利用して
Naをゲート酸化膜中に固定しようとするもので
ある。この場合は、パターニングしたゲート電極
上にP入りシリケート・ガラスを推積させ、その
後の熱処理によりシリケート・ガラス中のPをゲ
ート酸化膜中へ拡散させる方法が一般的に取られ
ている。この方法では、Pの導入を熱拡散で行な
うため、その導入領域をゲート酸化膜中に正確に
限定・制御することは容易ではない。特に、高密
度化したMOS型半導体装置では、ゲート酸化膜
厚が300〓以下と薄くなるため、P拡散の制御は
一段と困難になる。 The second method is to introduce phosphorus P into the gate oxide film and utilize the gettering effect of Na due to P.
This is an attempt to fix Na in the gate oxide film. In this case, a method is generally used in which a P-containing silicate glass is deposited on the patterned gate electrode and the P in the silicate glass is diffused into the gate oxide film through subsequent heat treatment. In this method, since P is introduced by thermal diffusion, it is not easy to accurately limit and control the region into which P is introduced into the gate oxide film. In particular, in high-density MOS type semiconductor devices, the gate oxide film thickness becomes as thin as 300 mm or less, making it even more difficult to control P diffusion.
第3の方法には、エフ.ヤナガワ等が蒸着Mo
について報告している高温水素熱処理法がある
(F.Yanagawa,K.Kiuchti,T.Hosoya,T.
Tsuchiya,T.Amazawa,and T.Mano:IEEE
Trans.Electron Devices,VOl.ED−27,
pp.1602−1606,1980.)。この方法では、パター
ニング後のMoゲート電極をH2−N2(10%−90
%)混合ガス中で1000℃の熱処理を行なうか、ま
たは、N2ガス中で1000℃の熱処理を行なつた後
に、引き続いてH2−N2混合ガス中で1000℃の熱
処理を行なう。その結果、ゲート酸化膜中の可動
イオン密度は、1×1011cm-2程度にまで減少す
る。しかし、この方法をスパツタMo膜に応用し
た場合には、スパツタ金属膜中の不純物濃度が蒸
着膜に比べて高いため、この熱処理の可動イオン
密度の低減効果だけでは不十分である。 The third method includes F. Yanagawa et al. deposited Mo
There is a high-temperature hydrogen heat treatment method that has been reported (F. Yanagawa, K. Kiuchti, T. Hosoya, T.
Tsuchiya, T. Amazawa, and T. Mano: IEEE
Trans.Electron Devices, VOl.ED−27,
pp.1602-1606, 1980.) In this method, the Mo gate electrode after patterning is exposed to H 2 −N 2 (10%−90
%) Heat treatment at 1000°C in mixed gas, or heat treatment at 1000°C in N2 gas followed by heat treatment at 1000°C in H2 - N2 mixed gas. As a result, the mobile ion density in the gate oxide film is reduced to about 1×10 11 cm −2 . However, when this method is applied to a sputtered Mo film, the impurity concentration in the sputtered metal film is higher than that in the vapor-deposited film, so the effect of reducing the mobile ion density by this heat treatment alone is insufficient.
本発明は、これらの欠点を解消して可動イオン
の低減を目的としており、金属膜の推積を水素ガ
スを含む雰囲気中で行ない、かつ、その後に水素
ガスを含む雰囲気中で高温熱処理を行なうことを
特徴とするものである。 The present invention aims to eliminate these drawbacks and reduce the number of mobile ions, by estimating the metal film in an atmosphere containing hydrogen gas, and then performing high-temperature heat treatment in an atmosphere containing hydrogen gas. It is characterized by this.
前記の目的を達成するため、本発明は半導体基
板表面に絶縁膜を形成する工程と、水素ガスを含
む雰囲気中で該絶縁膜上に高融点金属膜を推積さ
せる工程と、該高融点金属膜をパターニングして
電極・配線を形成する工程と、水素ガスを含む雰
囲気中で高温熱処理を行なう工程とが含まれるこ
とを特徴とする半導体装置の製造方法を発明の要
旨とするものである。 In order to achieve the above object, the present invention comprises a step of forming an insulating film on the surface of a semiconductor substrate, a step of depositing a high melting point metal film on the insulating film in an atmosphere containing hydrogen gas, and a step of depositing a high melting point metal film on the insulating film in an atmosphere containing hydrogen gas. The gist of the invention is a method for manufacturing a semiconductor device characterized by including a step of patterning a film to form electrodes and wiring, and a step of performing high temperature heat treatment in an atmosphere containing hydrogen gas.
次に本発明は実施例を添附図面について説明す
る。なお実施例は一つの例示であつて、本発明の
精神を逸脱しない範囲内で、種々の変更あるいは
改良を行いうることは云うまでもない。 Next, embodiments of the present invention will be described with reference to the accompanying drawings. It should be noted that the embodiments are merely illustrative, and it goes without saying that various changes and improvements can be made without departing from the spirit of the present invention.
第2図は、本発明によるMOS型半導体装置の
ゲート電極の製造工程説明図で、工程要所におけ
るMOS型半導体装置の要部の断面形状を示して
いる。まず、第2図aに示すようにSi基板1の表
面に素子間分離用Si酸化膜2およびゲート酸化膜
3を形成する。本発明では、次の第2図bに示す
工程が従来と異なる。すなわち、従来では10-3〜
10-2Torr程度の圧力のArガス雰囲気中で高融点
金属の例えばMoをスパツタリングするか、また
は〜10-6Torr程度の圧力の真空中でMoを電子ビ
ーム蒸着して、ゲート電極用のMo膜を形成し
た。本発明では、この代わりにArガス分圧7.5×
10-3Torr,H2ガス分圧2×10-4〜2×10-3Torr
のAr−H2混合ガス雰囲気中でMoターゲツトを
スパツタし、厚さ3300ÅのMoゲート電極膜7を
推積させる。この例ではスパツタ法を用いたが、
10-5〜10-3Torr程度の圧力のH2ガス雰囲気中で
蒸着法によりMo膜を推積してもよい。 FIG. 2 is an explanatory diagram of the manufacturing process of the gate electrode of the MOS type semiconductor device according to the present invention, showing the cross-sectional shape of the main part of the MOS type semiconductor device at key points in the process. First, as shown in FIG. 2a, a Si oxide film 2 for element isolation and a gate oxide film 3 are formed on the surface of a Si substrate 1. In the present invention, the following process shown in FIG. 2b is different from the conventional process. In other words, conventionally 10 -3 ~
Mo for the gate electrode is prepared by sputtering a high melting point metal such as Mo in an Ar gas atmosphere at a pressure of about 10 -2 Torr, or by electron beam evaporation of Mo in a vacuum at a pressure of about 10 -6 Torr. A film was formed. In the present invention, instead of this, Ar gas partial pressure 7.5 ×
10 -3 Torr, H2 gas partial pressure 2×10 -4 ~2×10 -3 Torr
A Mo target is sputtered in an Ar--H 2 mixed gas atmosphere to deposit a Mo gate electrode film 7 with a thickness of 3300 Å. In this example, we used the spatuta method,
The Mo film may be deposited by vapor deposition in an H 2 gas atmosphere at a pressure of about 10 −5 to 10 −3 Torr.
この後は、従来工程と同様に第2図cに示すよ
うにMoゲート電極膜7の上に直接ホトレジスト
等のマスク材料を塗布し、写真蝕刻法で加工して
Moゲート電極8を形成する。次に第2図dに示
すように、Si基板1と反対の伝導型を示す不純物
イオンをMoゲート電極8をマスクに注入し、
MOSトランジスタのソース領域5及びドレイン
領域6を形成する。 After this, as in the conventional process, as shown in FIG. 2c, a masking material such as photoresist is applied directly onto the Mo gate electrode film 7, and processed by photolithography.
A Mo gate electrode 8 is formed. Next, as shown in FIG. 2d, impurity ions having a conductivity type opposite to that of the Si substrate 1 are implanted using the Mo gate electrode 8 as a mask.
A source region 5 and a drain region 6 of a MOS transistor are formed.
本発明では、この後の工程も従来と異なる。す
なわち、従来は、ソース・ドレイン領域に注入し
た不純物を活性化するために、N2ガス雰囲気中
で1000℃程度の熱処理を行なつた。しかし、本発
明では、この熱処理をH2ガスを含む雰囲気中で
行なう。すなわちH2ガスを10%,H2ガスを90%
含む1気圧のH2−N2混合ガス中で1000℃,30分
間加熱する。また、この熱処理は、はじめにN2
ガス雰囲気中で1000℃の熱処理を行ない、引き続
いてN2−N2混合ガス雰囲気中で1000℃の熱処理
を行なつても良い。 In the present invention, the subsequent steps are also different from the conventional method. That is, conventionally, in order to activate impurities implanted into the source/drain regions, heat treatment was performed at about 1000° C. in an N 2 gas atmosphere. However, in the present invention, this heat treatment is performed in an atmosphere containing H 2 gas. i.e. 10% H2 gas, 90% H2 gas
Heat at 1000°C for 30 minutes in a H 2 -N 2 mixed gas containing 1 atm. Additionally, this heat treatment is performed using N 2
Heat treatment at 1000° C. may be performed in a gas atmosphere, followed by heat treatment at 1000° C. in an N 2 -N 2 mixed gas atmosphere.
以上説明したように、本発明では、電極用金属
膜の推積工程とその後の1000℃程度の高温熱処理
工程を共にH2ガスを含む雰囲気中で行なうこと
を特徴としている。 As explained above, the present invention is characterized in that both the step of depositing the metal film for electrodes and the subsequent high-temperature heat treatment step of about 1000° C. are performed in an atmosphere containing H 2 gas.
次に、本実施例で製作したMOSキヤパシタの
可動イオン密度について図面を用いて説明する。
第3図は、本実施例で示した工程を用いてP型Si
(100)基板上にゲート酸化膜厚が400Å,Moゲ
ート電極の形状が500μm角のMOSキヤパシタを
形成し、その可動イオン密度をTVS法
(Triangular Voltage Sweep Method)を用い
て測定した結果を示す。横軸はスパツタ・ガス中
のH2ガス分圧PH2を示し、縦軸はゲート酸化膜中
の可動イオン密度Nnを示す。熱処理前では、PH2
を2×10-3Torrに高めた時に初めて可動イオン
が検出されるが、N2ガス中で1000℃、30分間の
熱処理を行なうとPH2に依らずNnは〜1012cm-2程
度に急増する。しかし、N2ガス中の熱処理
(1000℃,10分間)の後に引き続いてH2−H2混
合ガス中で熱処理(1000℃,10分間)を行なうと
Hnは減少し、特にPH2が1×10-3Torr以上でこの
減少は顕著となる。一方、1000℃でH2−N2混合
ガス中の熱処理のみを行なつた場合にはNnに対
する効果はさらに大きく、PH2の増加に対して急
激に減少した、PH2=6×10-4Torrでは可動イオ
ンは検出できない程度となる。これらの実験結果
から、スパツタ・ガス中へのH2ガスの添加は、
H2−N2混合ガス中での熱処理によるNnの低減効
果をさらに促進することが確かめられた。 Next, the mobile ion density of the MOS capacitor manufactured in this example will be explained using the drawings.
Figure 3 shows a P-type Si manufactured using the process shown in this example.
(100) A MOS capacitor with a gate oxide film thickness of 400 Å and a Mo gate electrode shape of 500 μm square was formed on a substrate, and the mobile ion density was measured using the TVS method (Triangular Voltage Sweep Method). The horizontal axis shows the H 2 gas partial pressure P H2 in the sputtering gas, and the vertical axis shows the mobile ion density N n in the gate oxide film. Before heat treatment, P H2
Mobile ions are first detected when the temperature is increased to 2 × 10 -3 Torr, but when heat treatment is performed in N 2 gas at 1000℃ for 30 minutes, N n is about ~10 12 cm -2 regardless of P H2 rapidly increasing. However, if heat treatment in N2 gas (1000℃, 10 minutes) is followed by heat treatment in H2 - H2 mixed gas (1000℃, 10 minutes),
H n decreases, and this decrease becomes particularly noticeable when P H2 is 1×10 −3 Torr or higher. On the other hand, when only heat treatment was performed in H 2 - N 2 mixed gas at 1000°C, the effect on N n was even greater and decreased rapidly as P H2 increased, P H2 = 6 × 10 - At 4 Torr, mobile ions become undetectable. From these experimental results, the addition of H2 gas into the sputtering gas is
It was confirmed that heat treatment in a H 2 -N 2 mixed gas further promoted the N n reduction effect.
以上の実施例で示したように、従来のN2ガス
を含む雰囲気中での熱処理に加えて、本発明のご
とく電極用金属膜の形成をもN2ガスを含む雰囲
気中で行なうことにより、比較的高純度化の困難
な高融点金属膜をゲート電極とするMOS型半導
体装置に於ても、ゲート絶縁膜中の可動イオン密
度を〜1010cm-2の検出限界程度まで低減させるこ
とが可能であることが明らかになつた。 As shown in the above examples, in addition to the conventional heat treatment in an atmosphere containing N 2 gas, the metal film for the electrode is also formed in an atmosphere containing N 2 gas as in the present invention. Even in MOS semiconductor devices whose gate electrodes are made of high-melting point metal films that are relatively difficult to purify, it is possible to reduce the mobile ion density in the gate insulating film to the detection limit of ~10 10 cm -2 . It became clear that it was possible.
また、この効果は、H2ガスを含む雰囲気中で
電極用金属膜を形成するのみでは現れず、従来の
H2ガスを含む雰囲気中での熱処理と組み合わせ
ることが必須であることが明らかになつた。従来
のH2ガスを含む雰囲気中での熱処理により可動
イオン密度の低減は1/13であるが、本発明が示す
ように、H2ガスを含む雰囲気中での金属膜形成
と組み合わせることにより相乗効果が得られ、可
動イオン密度は約1/400に低減される。 Furthermore, this effect does not appear simply by forming the metal film for electrodes in an atmosphere containing H2 gas, but
It became clear that combination with heat treatment in an atmosphere containing H 2 gas was essential. Conventional heat treatment in an atmosphere containing H2 gas reduces the mobile ion density by 1/13, but as shown in the present invention, a synergistic effect can be achieved by combining metal film formation in an atmosphere containing H2 gas. The effect is obtained, and the mobile ion density is reduced by about 1/400.
本実施例では、ゲート電極のMoを用いたが、
他のW,Ta,Ti等の高融点金属を用いることも
可能である。また、H2ガスを主体とするフオー
ミング・ガス中での熱処理は、従来SiとSio2の界
面の準位密度を低減させるために400℃前後の温
度で行なわれてきた。しかし、このような比較的
低い温度では、本発明が目的とする可動イオン密
度の低減効果は得られない。従つて、本発明で
は、熱処理温度として概ね700℃以上の高温を必
要とする。なお、本実施例では、MOS型の半導
体装置を取り上げたが、ゲート絶縁膜はSiの酸化
物に限定されることなく、一般のMIS(Metal−
Insulator−Semiconductor)型半導体装置に対
して、本発明を用いることができる。また、MIS
型半導体装置に限らず、例えばバイポーラ型半導
体装置等のパシベーシヨン用絶縁膜にも本発明を
用いることができるのは明らかである。 In this example, Mo was used for the gate electrode, but
It is also possible to use other high melting point metals such as W, Ta, and Ti. Furthermore, heat treatment in a forming gas mainly composed of H 2 gas has conventionally been carried out at a temperature of around 400°C in order to reduce the level density at the interface between Si and Sio 2 . However, at such a relatively low temperature, the effect of reducing the mobile ion density, which is the objective of the present invention, cannot be obtained. Therefore, in the present invention, a high temperature of about 700° C. or higher is required as the heat treatment temperature. Although this example deals with a MOS type semiconductor device, the gate insulating film is not limited to Si oxide, and can be made of general MIS (Metal-
The present invention can be used for an insulator-semiconductor type semiconductor device. Also, MIS
It is clear that the present invention can be applied not only to type semiconductor devices but also to passivation insulating films for bipolar type semiconductor devices and the like.
以上説明したように、本発明によれば、半導体
装置の絶縁膜上への電極・配線用高融点金属膜の
推積工程と、その後の高温熱処理工程を共にH2
ガスを含む雰囲気中で行なうことにより、該絶縁
膜中に含まれる可動イオン密度を大幅に低減する
ことができる。 As explained above, according to the present invention, both the process of depositing a high-melting point metal film for electrodes and wiring on the insulating film of a semiconductor device and the subsequent high-temperature heat treatment process are performed using H 2
By carrying out the process in an atmosphere containing gas, the density of mobile ions contained in the insulating film can be significantly reduced.
その結果、可動イオン密度は、1×1010cm-2以
下とすることができ、本発明を用いない場合に比
べて1/400以下に低減できる。また、従来より知
られているH2ガスを含む雰囲気中での熱処理に
よる可動イオン密度の低減効果に比べて、本発明
ではさらに一桁の低減が可能である。これは、本
発明の方法である、上記H2ガスを含む雰囲気中
での熱処理とH2ガスを含む雰囲気中での金属膜
推積とを組み合わせることによる相乗作用であ
る。従つて、このようにして製作した半導体装置
においては、バイアス−温度加速試験を行なつて
も、可動イオンの移動に起因した該半導体装置の
特性劣化は著しく改善される。従つて、本発明
は、半導体装置の信頼性を著しく向上させる効果
を有するものである。 As a result, the mobile ion density can be reduced to 1×10 10 cm −2 or less, which is 1/400 or less compared to the case where the present invention is not used. Further, compared to the conventionally known effect of reducing the mobile ion density by heat treatment in an atmosphere containing H 2 gas, the present invention can further reduce the density by one order of magnitude. This is a synergistic effect obtained by combining the heat treatment in an atmosphere containing H 2 gas and the metal film deposition in an atmosphere containing H 2 gas, which is the method of the present invention. Therefore, in the semiconductor device manufactured in this way, even if a bias temperature acceleration test is performed, the deterioration of the characteristics of the semiconductor device caused by the movement of mobile ions is significantly improved. Therefore, the present invention has the effect of significantly improving the reliability of semiconductor devices.
第1図a〜cはMOSトランジスタの従来の製
造工程を説明するための要部拡大断面図、第2図
a〜dは、本発明によるMOS型半導体装置の製
造工程を説明するための要部拡大断面図、第3図
はH2ガス分圧と可動イオン密度との関係を示す
特性図である。
1……Si基板、2……素子分離用Si酸化膜、3
……ゲート酸化膜、4……ゲート電極、5……ソ
ース領域、6……ドレイン領域、7……Moゲー
ト電極膜、8……Moゲート電極。
FIGS. 1a to 1c are enlarged sectional views of main parts for explaining the conventional manufacturing process of a MOS transistor, and FIGS. 2a to 2d are main parts for explaining the manufacturing process of a MOS type semiconductor device according to the present invention. The enlarged sectional view, FIG. 3, is a characteristic diagram showing the relationship between H 2 gas partial pressure and mobile ion density. 1...Si substrate, 2...Si oxide film for element isolation, 3
... Gate oxide film, 4 ... Gate electrode, 5 ... Source region, 6 ... Drain region, 7 ... Mo gate electrode film, 8 ... Mo gate electrode.
Claims (1)
水素ガスを含む雰囲気中で該絶縁膜上に高融点金
属膜を推積させる工程と、該高融点金属膜をパタ
ーニングして電極配線を形成する工程と、水素ガ
スを含む雰囲気中で高温熱処理を行なう工程とが
含まれることを特徴とする半導体装置の製造方
法。1. A step of forming an insulating film on the surface of the semiconductor substrate,
A process of depositing a high melting point metal film on the insulating film in an atmosphere containing hydrogen gas, a process of patterning the high melting point metal film to form electrode wiring, and a high temperature heat treatment in an atmosphere containing hydrogen gas. 1. A method of manufacturing a semiconductor device, the method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140955A JPS5931065A (en) | 1982-08-16 | 1982-08-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140955A JPS5931065A (en) | 1982-08-16 | 1982-08-16 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5931065A JPS5931065A (en) | 1984-02-18 |
| JPH0478021B2 true JPH0478021B2 (en) | 1992-12-10 |
Family
ID=15280698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57140955A Granted JPS5931065A (en) | 1982-08-16 | 1982-08-16 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931065A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5481082A (en) * | 1977-12-12 | 1979-06-28 | Fujitsu Ltd | Manufacture of semiconductor |
| JPS5670646A (en) * | 1979-11-13 | 1981-06-12 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1982
- 1982-08-16 JP JP57140955A patent/JPS5931065A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5931065A (en) | 1984-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5302552A (en) | Method of manufacturing a semiconductor device whereby a self-aligned cobalt or nickel silicide is formed | |
| JPH10256256A (en) | Method for forming copper metal wiring of semiconductor device | |
| JPS6063961A (en) | Manufacture of semiconductor device | |
| JPS62131561A (en) | Manufacture of high density integrated circuit | |
| US4577396A (en) | Method of forming electrical contact to a semiconductor substrate via a metallic silicide or silicon alloy layer formed in the substrate | |
| JPS6152584B2 (en) | ||
| JP3199015B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS5867031A (en) | Semiconductor integrated circuit and method of producing same | |
| JPH0614549B2 (en) | Thin film transistor | |
| JPH0416952B2 (en) | ||
| JPS6032361A (en) | Method for manufacturing electrode wiring for semiconductor devices | |
| JPS6161544B2 (en) | ||
| JPS5931065A (en) | Manufacture of semiconductor device | |
| US5391509A (en) | Method of manufacturing a semiconductor device forming a high concentration impurity region through a CVD insulating film | |
| JP3416205B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2838315B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6154647A (en) | Semiconductor device | |
| JPS59177926A (en) | Manufacture of semiconductor device | |
| JPS61135156A (en) | Semiconductor device and its manufacturing method | |
| JPH069201B2 (en) | Electrodes and wiring for semiconductor devices | |
| JPH05175231A (en) | Thin film transistor and manufacture of thin film transistor | |
| JP3331642B2 (en) | Method for manufacturing thin film transistor | |
| JP2635086B2 (en) | Method for manufacturing semiconductor device | |
| JPH04373124A (en) | Semiconductor device and manufacture thereof | |
| JPS61248476A (en) | Manufacture of semiconductor device |