JPH0478034B2 - - Google Patents
Info
- Publication number
- JPH0478034B2 JPH0478034B2 JP58104426A JP10442683A JPH0478034B2 JP H0478034 B2 JPH0478034 B2 JP H0478034B2 JP 58104426 A JP58104426 A JP 58104426A JP 10442683 A JP10442683 A JP 10442683A JP H0478034 B2 JPH0478034 B2 JP H0478034B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- gaas
- ion implantation
- manufacturing
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マスク合せの誤差ならびにエツチピ
ツト密度の影響を排除してパターン精度の向上を
はかり、歩留りを高めることができる砒化カリウ
ム（GaAs）半導体装置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to a potassium arsenide (GaAs) semiconductor device that can improve pattern accuracy by eliminating errors in mask alignment and the influence of etching pit density, thereby increasing yield. Regarding the manufacturing method.
従来例の構成とその問題点
GaAsは、半導体装置の主要材料となつている
シリコン（Si）にくらべて電子移動度が極めて高
いこと、禁止帯幅が広く、半絶縁性の材料となり
うることなどの優位性を備えており、高周波用半
導体装置あるいはホール素子などの出発材料とし
て多用されるに至つている。Conventional configurations and their problems GaAs has extremely high electron mobility compared to silicon (Si), which is the main material for semiconductor devices, has a wide forbidden band, and can be a semi-insulating material. As a result, it has come to be widely used as a starting material for high-frequency semiconductor devices and Hall elements.
ところで、GaAs基板を用いて半導体装置を製
作する場合、このGaAs基板内に活性層を形成す
ることが不可欠であり、エピタキシヤル成長によ
る方法あるいは不純物イオンの注入による方法の
いずれかが採用されるが、半絶縁性であることを
積極的に利用し、GaAs基板そのもので活性層の
分離を行なうようにしたイオン注入方法が主に採
用されている。 By the way, when manufacturing a semiconductor device using a GaAs substrate, it is essential to form an active layer within the GaAs substrate, and either epitaxial growth or impurity ion implantation is used. , an ion implantation method that takes advantage of the GaAs substrate's semi-insulating properties and separates the active layer from the GaAs substrate itself is mainly used.
第１図は、かかるGaAs基板を出発材料として
使用するとともに、イオン注入方法によつて活性
層の作り込みがなされた従来のGaAsホール素子
の断面構造を示す図であり、GaAs基板１の中に
磁電変換領域となる低濃度でｎ型の活性層２がイ
オン注入により形成され、さらに、この活性層の
電極を形成するべき位置に、良好なオーミツク接
触を得るためのn+型の領域３および４が作り込
まれ、これらの領域に電極５および６を取りつけ
た構造となつている。 FIG. 1 is a diagram showing the cross-sectional structure of a conventional GaAs Hall element in which such a GaAs substrate is used as a starting material and an active layer is formed by an ion implantation method. A low-concentration n-type active layer 2, which will serve as a magnetoelectric conversion region, is formed by ion implantation, and an n + -type region 3 and 4, and electrodes 5 and 6 are attached to these areas.
第２図は、GaAs基板を出発材料として用い、
エピタキシヤル成長方法と選択エツチングを組み
合わせて形成した従来のGaAsホール素子の断面
構造を示す図であり、GaAs基板１の上にｎ型エ
ピタキシヤル層を成長させ、これを選択的にエツ
チングして所定のパターンの活性層２２が形成さ
れ、さらに、この活性層２２に電極５２と６２を
とりつけた構造となつている。 Figure 2 shows that using a GaAs substrate as the starting material,
This is a diagram showing the cross-sectional structure of a conventional GaAs Hall element formed by combining an epitaxial growth method and selective etching. An active layer 22 having a pattern is formed, and furthermore, electrodes 52 and 62 are attached to this active layer 22.
第３図は、第１図および第２図で示したホール
素子の要部平面形状を示す図であり、活性層２，
２２は十字形の形状とされている。そして活性層
には入力電極となる電極７，８および出力電極と
なる電極５，５２，６，６２がとりつけられてい
る。このような構造とされたGaAsホール素子で
は、入力電極７と８との間に入力電圧が印加さ
れ、しかも、外部磁場が存在すると、出力電極間
にホール起電力が生じる。 FIG. 3 is a diagram showing the planar shape of the main part of the Hall element shown in FIGS. 1 and 2, and shows the active layer 2,
22 is in the shape of a cross. Electrodes 7 and 8 that serve as input electrodes and electrodes 5, 52, 6, and 62 that serve as output electrodes are attached to the active layer. In the GaAs Hall element having such a structure, when an input voltage is applied between the input electrodes 7 and 8 and an external magnetic field is present, a Hall electromotive force is generated between the output electrodes.
ところで、第１図で示した構造のGaAsホール
素子では、２回のイオン注入処理が施されてい
る。このため、活性層２を形成するためのイオン
注入マスクと、n+型領域３および４を形成する
ためのイオン注入マスクとのマスク合わせの誤差
を完全になくすことは不可能となる。このマスク
合わせの誤差によりパターンの対称性が損われる
とともに、パターンの精度が低下する。ホール素
子では、活性層のパターンの対称性がとりわけ重
要であり、これが損われたときには、外部磁場の
ない状況下でもホール起電力が発生し、これがホ
ール素子の誤動作の原因となる。 Incidentally, the GaAs Hall element having the structure shown in FIG. 1 has been subjected to two ion implantation processes. Therefore, it is impossible to completely eliminate errors in mask alignment between the ion implantation mask for forming active layer 2 and the ion implantation mask for forming n + -type regions 3 and 4. This error in mask alignment impairs the symmetry of the pattern and reduces the precision of the pattern. In a Hall element, the symmetry of the pattern of the active layer is particularly important, and if this is impaired, a Hall electromotive force is generated even in the absence of an external magnetic field, which causes the Hall element to malfunction.
一方、エピタキシヤル成長を使用する方法で
は、成長させたエピタキシヤル層をパターンエツ
チングして活性層を形成するが、エピタキシヤル
層のエツチピツト密度の影響でエツチングにむら
が生じる問題があり、また、エピタキシヤル層の
全域にわたつてエツチピツト密度を均一にするこ
とが困難であることから、同様にパターン精度の
問題ならびにパターンの非対称性の問題が生じ、
外部磁場のない状況下でのホール起電力の発生の
問題があつた。 On the other hand, in the method using epitaxial growth, the active layer is formed by pattern etching the grown epitaxial layer, but there is a problem that the etching becomes uneven due to the effect of the etching pit density of the epitaxial layer. The difficulty of making the etching pit density uniform across the entire layer also creates problems with pattern accuracy and pattern asymmetry.
There was a problem with the generation of Hall electromotive force in the absence of an external magnetic field.
なお、パターン精度の低下防止ならびにパター
ンの非対称性の排除は、ホール素子において特に
重要であるが、活性層のパターンが微細である高
周波用半導体装置においても重要である。 Note that prevention of pattern accuracy deterioration and elimination of pattern asymmetry are particularly important in Hall elements, but also important in high-frequency semiconductor devices in which the active layer has a fine pattern.
発明の目的
本発明は、GaAs半導体装置を製作するにあた
り、活性層をイオン注入方法で形成するも、高い
パターン精度と非対称性が確保され、この結果、
良好な特性のGaAs半導体装置を得ることができ
る製造方法の提供を目的とするものである。Purpose of the Invention The present invention provides that when manufacturing a GaAs semiconductor device, high pattern accuracy and asymmetry are ensured even though the active layer is formed by an ion implantation method.
The object of the present invention is to provide a manufacturing method capable of obtaining a GaAs semiconductor device with good characteristics.
発明の構成
本発明にかかるGaAs半導体装置の製造方法
は、絶縁性もしくは半絶縁性のGaAs基板上に、
イオン注入のマスクとなるマスク層を形成し、さ
らに、同マスク層を選択的に除去してイオン注入
用の開孔を形成したのち、ドーズ量をＱ、GaAs
の電子移動度をμとし、Ｑ／μ≧８×109／V.sec
が成立するドーズ量で不純物イオンを注入して活
性層を形成するものである。この製造方法によれ
ば、形成された活性層に対して、直接オーミツク
接触電極を付設することができるため、イオン注
入処理は１回でよいものとなる。したがつて、マ
スク合わせの誤差の問題が排除でき、高精度で対
称性の保たれた活性層パターンをもつGaAs半導
体装置を製造することが可能となる。Structure of the Invention A method for manufacturing a GaAs semiconductor device according to the present invention includes a method for manufacturing a GaAs semiconductor device on an insulating or semi-insulating GaAs substrate.
After forming a mask layer to serve as a mask for ion implantation, and then selectively removing the mask layer to form an opening for ion implantation, the dose was set to Q and GaAs
Let μ be the electron mobility of Q/μ≧8×10 9 /V.sec
The active layer is formed by implanting impurity ions at a dose that satisfies the following. According to this manufacturing method, since the ohmic contact electrode can be directly attached to the formed active layer, only one ion implantation process is required. Therefore, the problem of mask alignment errors can be eliminated, and it is possible to manufacture a GaAs semiconductor device with a highly accurate and symmetrical active layer pattern.
実施例の説明
本発明のGaAs半導体装置の製造方法について
GaAsホール素子の製造方法を例にして説明す
る。Description of Examples About the manufacturing method of the GaAs semiconductor device of the present invention
A method for manufacturing a GaAs Hall element will be explained as an example.
先ず、GaAs基板上にイオン注入のマスクとな
るマスク層として二酸化シリコン（SiO2）膜を
形成したのち、第３図で示した十字形のイオン注
入用の開孔を形成する。次いで、この開孔を通し
てシリコンイオン（Si+）を、3.5×1012cm-2以上
のドーズ量で注入し、こののち、800〜820℃の温
度で約30分間にわたりアニール処理を施し、活性
層を形成した。このアニール条件はキヤリアの回
復が最大となる条件である。 First, a silicon dioxide (SiO 2 ) film is formed on a GaAs substrate as a mask layer for ion implantation, and then a cross-shaped opening for ion implantation as shown in FIG. 3 is formed. Next, silicon ions (Si + ) are implanted through this hole at a dose of 3.5×10 12 cm -2 or more, and then annealing is performed at a temperature of 800 to 820°C for about 30 minutes to form the active layer. was formed. This annealing condition is one in which carrier recovery is maximized.
以上の処理を経て形成した活性層のシート抵抗
は約1KΩ／□である。 The sheet resistance of the active layer formed through the above treatment is approximately 1KΩ/□.
ところで、活性層のシート抵抗は、これが低す
ぎると導通性をもつてしまい活性層本来の役割り
を果さなくなる。この値は厳密に定義しうるもの
ではないが、400Ω／□よりも低くなるとこのよ
うな問題の生じる可能性が強くなるため、
400Ω／□以上のシート抵抗を得ることがのぞま
しい。上記のアニール条件の下では、ドーズ量Ｑ
が8.5×1012cm-2を超えるとシート抵抗が400Ω／
□に満たなくなることが実験的に確認された。 By the way, if the sheet resistance of the active layer is too low, it will become conductive and will no longer fulfill its original role. This value cannot be strictly defined, but if it is lower than 400Ω/□, there is a strong possibility that such a problem will occur.
It is desirable to obtain a sheet resistance of 400Ω/□ or more. Under the above annealing conditions, the dose Q
exceeds 8.5×10 12 cm -2 , the sheet resistance increases to 400Ω/
It was experimentally confirmed that □ is not satisfied.
一方、活性層に良好なオーミツク接触電極を形
成できるか否かは、活性層のシート抵抗によつて
決定され、この値が1KΩ／□を超えると良好な
オーミツク接触電極の形成に支障をきたすことも
実験的に確認された。 On the other hand, whether or not a good ohmic contact electrode can be formed in the active layer is determined by the sheet resistance of the active layer, and if this value exceeds 1KΩ/□, it will be difficult to form a good ohmic contact electrode. was also confirmed experimentally.
なお、GaAsは、電子移動度μがSiのそれより
もはるかに大きいことが物性面からみた特徴の１
つである。この電子移動度μは、上記のアニール
温度の下では、ドーズ量によつて変化し、最大値
は4000cm2／V.sec程度である。したがつて、活性
層としての役割りを確実にはたすことができ、し
かも、確実にオーミツク接触電極を付設すること
ができる活性層は、ドーズ量Ｑと電子移動度μと
の間に、
Ｑ／μ≧3.5×1012cm-2／4000cm2／V.sec＝８×109
／V.sec
の関係を成立させるイオン注入処理で実現され
る。第４図は、本発明の効果確認の実験結果を示
すグラフであり、GaAsホール素子をイオン注入
方法を利用した従来の方法と本発明の製造方法に
よつて製造し、不平衡率（零磁場でのホール起電
力／外部磁場を与えたときのホール起電力）を横
軸にとり、相対ひん度を縦軸にとり示したもので
ある。図中、実線Ａは従来方法によるもの、破線
Ｂは本発明の製造方法によるもののグラフであ
る。図示するところから明らかなように、本発明
の製造方法によれば、不平衡率が小さいGaAsホ
ール素子が得られる。 One of the characteristics of GaAs from the viewpoint of physical properties is that the electron mobility μ is much larger than that of Si.
It is one. This electron mobility μ changes depending on the dose at the above annealing temperature, and the maximum value is about 4000 cm 2 /V.sec. Therefore, an active layer that can reliably fulfill its role as an active layer and to which an ohmic contact electrode can be reliably attached has the following relationship between the dose Q and the electron mobility μ: Q/ μ≧3.5×10 12 cm -2 /4000cm 2 /V.sec=8×10 9
This is achieved through an ion implantation process that establishes the relationship: /V.sec. FIG. 4 is a graph showing the experimental results for confirming the effect of the present invention, in which GaAs Hall elements were manufactured by the conventional method using ion implantation method and the manufacturing method of the present invention, and the unbalance rate (zero magnetic field The horizontal axis represents the Hall electromotive force at 1/Hall electromotive force when an external magnetic field is applied, and the vertical axis represents the relative frequency. In the figure, the solid line A is a graph obtained by the conventional method, and the broken line B is a graph obtained by the manufacturing method of the present invention. As is clear from the drawings, according to the manufacturing method of the present invention, a GaAs Hall element with a small unbalance rate can be obtained.
発明の効果
本発明の製造方法は、直接オーミツク接触電極
を形成することができ、しかも活性層としての役
割りを十分に果すことのできる活性層を１回のイ
オン注入処理で形成しうるものであるため、高い
パターン精度をもち、対称性も確保された活性層
をもつGaAs半導体装置を製造することができ
る。なお、高精度のパターンで対称性の確保され
た活性層の形成は、半導体装置の特性の均一化を
もたらし、その製造歩留りが向上する。また、イ
オン注入回数が１回となるため製造のための作業
能率も向上する。Effects of the Invention The manufacturing method of the present invention can directly form an ohmic contact electrode, and can also form an active layer that can fully fulfill the role of an active layer in a single ion implantation process. Therefore, it is possible to manufacture a GaAs semiconductor device having an active layer with high pattern accuracy and ensuring symmetry. Note that forming an active layer with a highly accurate pattern and ensuring symmetry brings about uniformity of characteristics of the semiconductor device and improves its manufacturing yield. Further, since the number of ion implantations is reduced to one, the work efficiency for manufacturing is also improved.
第１図は、イオン注入方法により活性層が形成
された従来のGaAsホール素子の断面構造図、第
２図は、エピタキシヤル成長方法とエツチング処
理で活性層が形成された従来のGaAsホール素子
の断面構造図、第３図は、第１図、第２図で示す
GaAsホール素子の要部の平面図、第４図は、本
発明の製造方法の効果確認のための実験結果を示
すグラフである。
１……GaAs基板、２，２２……活性層、３，
４……オーミツク接触電極形成用の領域、５，５
２，６，６２……電極（入力電極）、７，８……
出力電極。
Figure 1 is a cross-sectional diagram of a conventional GaAs Hall element whose active layer is formed by ion implantation, and Figure 2 is a cross-sectional diagram of a conventional GaAs Hall element whose active layer is formed by epitaxial growth and etching. The cross-sectional structure diagram, Figure 3, is shown in Figures 1 and 2.
FIG. 4, which is a plan view of the main part of the GaAs Hall element, is a graph showing the results of an experiment to confirm the effectiveness of the manufacturing method of the present invention. 1...GaAs substrate, 2,22...active layer, 3,
4...A region for forming an ohmic contact electrode, 5,5
2, 6, 62... electrode (input electrode), 7, 8...
Output electrode.
Claims (1)
イオン注入のマスクとなるマスク層を形成し、さ
らに、同マスク層を選択的に除去してイオン注入
用の開孔を形成したのち、ドーズ量をＱ，GaAs
の電子移動度をμとし、Ｑ／μ≧８×109／V.sec
が成立するドーズ量で不純物イオンを注入してホ
ール効果活性層を形成することを特徴とする
GaAs半導体装置の製造方法。1 On an insulating or semi-insulating GaAs substrate,
After forming a mask layer that serves as a mask for ion implantation, and then selectively removing the mask layer to form an opening for ion implantation, the dose is set to Q, GaAs
Let μ be the electron mobility of Q/μ≧8×10 9 /V.sec
A Hall effect active layer is formed by implanting impurity ions at a dose that satisfies
A method for manufacturing a GaAs semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104426A JPS59228783A (en) | 1983-06-10 | 1983-06-10 | Manufacture of gaas semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104426A JPS59228783A (en) | 1983-06-10 | 1983-06-10 | Manufacture of gaas semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59228783A JPS59228783A (en) | 1984-12-22 |
| JPH0478034B2 true JPH0478034B2 (en) | 1992-12-10 |
Family
ID=14380359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58104426A Granted JPS59228783A (en) | 1983-06-10 | 1983-06-10 | Manufacture of gaas semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59228783A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237586A (en) * | 1987-03-26 | 1988-10-04 | Agency Of Ind Science & Technol | Manufacturing method of micro Hall element |
| JP2589393B2 (en) * | 1990-02-19 | 1997-03-12 | 旭化成工業株式会社 | GaAs Hall element |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS596054B2 (en) * | 1978-10-04 | 1984-02-08 | 三菱化成ポリテック株式会社 | Method for manufacturing semiconductor devices |
| JPS5732687A (en) * | 1980-08-06 | 1982-02-22 | Toshiba Corp | Manufacture of magnetoelectric transducer |
-
1983
- 1983-06-10 JP JP58104426A patent/JPS59228783A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59228783A (en) | 1984-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| US4872040A (en) | Self-aligned heterojunction transistor | |
| US4701422A (en) | Method of adjusting threshold voltage subsequent to fabrication of transistor | |
| JPH0478034B2 (en) | ||
| US4936781A (en) | Method of fabrication of a P+nn+ diode and of a bipolar transistor incorporating this diode utilizing the effect of neutralization of donor atoms by atomic hydrogen | |
| JPS58197825A (en) | Method of forming semiconductor protecting layer | |
| JP2611342B2 (en) | Method for manufacturing semiconductor device | |
| JP2589393B2 (en) | GaAs Hall element | |
| JPS6064430A (en) | Manufacture of gaas group compound semiconductor device | |
| JPS6195570A (en) | Junction gate field effect transistor | |
| JPH10173036A (en) | Semiconductor device and method of realizing high-resistance semiconductor | |
| JPS59129483A (en) | Hall element | |
| JP2768184B2 (en) | Manufacturing method of magnetoelectric conversion element | |
| JP2709086B2 (en) | Method for forming electrode of semiconductor device | |
| JP2867557B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS63314866A (en) | bibolar transistor | |
| JPS59127875A (en) | Manufacture of schottky barrier gate type field effect transistor | |
| WO1987003742A1 (en) | Mesfet device having a semiconductor surface barrier layer | |
| JPS588590B2 (en) | Method for manufacturing Schottky barrier gate field effect transistor | |
| JPS5955072A (en) | Manufacture of semiconductor device | |
| JPS60733A (en) | Semiconductor device and manufactur thereof | |
| JPS59127874A (en) | Manufacture of field effect transistor | |
| JPS6347982A (en) | Semiconductor device | |
| JPS5896732A (en) | Ion implantation | |
| JPH01286308A (en) | Manufacture of gallium arsenide field effect transistor |