JPH0478034B2 - - Google Patents
Info
- Publication number
- JPH0478034B2 JPH0478034B2 JP58104426A JP10442683A JPH0478034B2 JP H0478034 B2 JPH0478034 B2 JP H0478034B2 JP 58104426 A JP58104426 A JP 58104426A JP 10442683 A JP10442683 A JP 10442683A JP H0478034 B2 JPH0478034 B2 JP H0478034B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- gaas
- ion implantation
- manufacturing
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マスク合せの誤差ならびにエツチピ
ツト密度の影響を排除してパターン精度の向上を
はかり、歩留りを高めることができる砒化カリウ
ム（GaAs）半導体装置の製造方法に関する。
ツト密度の影響を排除してパターン精度の向上を
はかり、歩留りを高めることができる砒化カリウ
ム（GaAs）半導体装置の製造方法に関する。
従来例の構成とその問題点
GaAsは、半導体装置の主要材料となつている
シリコン（Si）にくらべて電子移動度が極めて高
いこと、禁止帯幅が広く、半絶縁性の材料となり
うることなどの優位性を備えており、高周波用半
導体装置あるいはホール素子などの出発材料とし
て多用されるに至つている。
シリコン（Si）にくらべて電子移動度が極めて高
いこと、禁止帯幅が広く、半絶縁性の材料となり
うることなどの優位性を備えており、高周波用半
導体装置あるいはホール素子などの出発材料とし
て多用されるに至つている。
ところで、GaAs基板を用いて半導体装置を製
作する場合、このGaAs基板内に活性層を形成す
ることが不可欠であり、エピタキシヤル成長によ
る方法あるいは不純物イオンの注入による方法の
いずれかが採用されるが、半絶縁性であることを
積極的に利用し、GaAs基板そのもので活性層の
分離を行なうようにしたイオン注入方法が主に採
用されている。
作する場合、このGaAs基板内に活性層を形成す
ることが不可欠であり、エピタキシヤル成長によ
る方法あるいは不純物イオンの注入による方法の
いずれかが採用されるが、半絶縁性であることを
積極的に利用し、GaAs基板そのもので活性層の
分離を行なうようにしたイオン注入方法が主に採
用されている。
第１図は、かかるGaAs基板を出発材料として
使用するとともに、イオン注入方法によつて活性
層の作り込みがなされた従来のGaAsホール素子
の断面構造を示す図であり、GaAs基板１の中に
磁電変換領域となる低濃度でｎ型の活性層２がイ
オン注入により形成され、さらに、この活性層の
電極を形成するべき位置に、良好なオーミツク接
触を得るためのn+型の領域３および４が作り込
まれ、これらの領域に電極５および６を取りつけ
た構造となつている。
使用するとともに、イオン注入方法によつて活性
層の作り込みがなされた従来のGaAsホール素子
の断面構造を示す図であり、GaAs基板１の中に
磁電変換領域となる低濃度でｎ型の活性層２がイ
オン注入により形成され、さらに、この活性層の
電極を形成するべき位置に、良好なオーミツク接
触を得るためのn+型の領域３および４が作り込
まれ、これらの領域に電極５および６を取りつけ
た構造となつている。
第２図は、GaAs基板を出発材料として用い、
エピタキシヤル成長方法と選択エツチングを組み
合わせて形成した従来のGaAsホール素子の断面
構造を示す図であり、GaAs基板１の上にｎ型エ
ピタキシヤル層を成長させ、これを選択的にエツ
チングして所定のパターンの活性層２２が形成さ
れ、さらに、この活性層２２に電極５２と６２を
とりつけた構造となつている。
エピタキシヤル成長方法と選択エツチングを組み
合わせて形成した従来のGaAsホール素子の断面
構造を示す図であり、GaAs基板１の上にｎ型エ
ピタキシヤル層を成長させ、これを選択的にエツ
チングして所定のパターンの活性層２２が形成さ
れ、さらに、この活性層２２に電極５２と６２を
とりつけた構造となつている。
第３図は、第１図および第２図で示したホール
素子の要部平面形状を示す図であり、活性層２，
２２は十字形の形状とされている。そして活性層
には入力電極となる電極７，８および出力電極と
なる電極５，５２，６，６２がとりつけられてい
る。このような構造とされたGaAsホール素子で
は、入力電極７と８との間に入力電圧が印加さ
れ、しかも、外部磁場が存在すると、出力電極間
にホール起電力が生じる。
素子の要部平面形状を示す図であり、活性層２，
２２は十字形の形状とされている。そして活性層
には入力電極となる電極７，８および出力電極と
なる電極５，５２，６，６２がとりつけられてい
る。このような構造とされたGaAsホール素子で
は、入力電極７と８との間に入力電圧が印加さ
れ、しかも、外部磁場が存在すると、出力電極間
にホール起電力が生じる。
ところで、第１図で示した構造のGaAsホール
素子では、２回のイオン注入処理が施されてい
る。このため、活性層２を形成するためのイオン
注入マスクと、n+型領域３および４を形成する
ためのイオン注入マスクとのマスク合わせの誤差
を完全になくすことは不可能となる。このマスク
合わせの誤差によりパターンの対称性が損われる
とともに、パターンの精度が低下する。ホール素
子では、活性層のパターンの対称性がとりわけ重
要であり、これが損われたときには、外部磁場の
ない状況下でもホール起電力が発生し、これがホ
ール素子の誤動作の原因となる。
素子では、２回のイオン注入処理が施されてい
る。このため、活性層２を形成するためのイオン
注入マスクと、n+型領域３および４を形成する
ためのイオン注入マスクとのマスク合わせの誤差
を完全になくすことは不可能となる。このマスク
合わせの誤差によりパターンの対称性が損われる
とともに、パターンの精度が低下する。ホール素
子では、活性層のパターンの対称性がとりわけ重
要であり、これが損われたときには、外部磁場の
ない状況下でもホール起電力が発生し、これがホ
ール素子の誤動作の原因となる。
一方、エピタキシヤル成長を使用する方法で
は、成長させたエピタキシヤル層をパターンエツ
チングして活性層を形成するが、エピタキシヤル
層のエツチピツト密度の影響でエツチングにむら
が生じる問題があり、また、エピタキシヤル層の
全域にわたつてエツチピツト密度を均一にするこ
とが困難であることから、同様にパターン精度の
問題ならびにパターンの非対称性の問題が生じ、
外部磁場のない状況下でのホール起電力の発生の
問題があつた。
は、成長させたエピタキシヤル層をパターンエツ
チングして活性層を形成するが、エピタキシヤル
層のエツチピツト密度の影響でエツチングにむら
が生じる問題があり、また、エピタキシヤル層の
全域にわたつてエツチピツト密度を均一にするこ
とが困難であることから、同様にパターン精度の
問題ならびにパターンの非対称性の問題が生じ、
外部磁場のない状況下でのホール起電力の発生の
問題があつた。
なお、パターン精度の低下防止ならびにパター
ンの非対称性の排除は、ホール素子において特に
重要であるが、活性層のパターンが微細である高
周波用半導体装置においても重要である。
ンの非対称性の排除は、ホール素子において特に
重要であるが、活性層のパターンが微細である高
周波用半導体装置においても重要である。
発明の目的
本発明は、GaAs半導体装置を製作するにあた
り、活性層をイオン注入方法で形成するも、高い
パターン精度と非対称性が確保され、この結果、
良好な特性のGaAs半導体装置を得ることができ
る製造方法の提供を目的とするものである。
り、活性層をイオン注入方法で形成するも、高い
パターン精度と非対称性が確保され、この結果、
良好な特性のGaAs半導体装置を得ることができ
る製造方法の提供を目的とするものである。
発明の構成
本発明にかかるGaAs半導体装置の製造方法
は、絶縁性もしくは半絶縁性のGaAs基板上に、
イオン注入のマスクとなるマスク層を形成し、さ
らに、同マスク層を選択的に除去してイオン注入
用の開孔を形成したのち、ドーズ量をＱ、GaAs
の電子移動度をμとし、Ｑ／μ≧８×109／V.sec
が成立するドーズ量で不純物イオンを注入して活
性層を形成するものである。この製造方法によれ
ば、形成された活性層に対して、直接オーミツク
接触電極を付設することができるため、イオン注
入処理は１回でよいものとなる。したがつて、マ
スク合わせの誤差の問題が排除でき、高精度で対
称性の保たれた活性層パターンをもつGaAs半導
体装置を製造することが可能となる。
は、絶縁性もしくは半絶縁性のGaAs基板上に、
イオン注入のマスクとなるマスク層を形成し、さ
らに、同マスク層を選択的に除去してイオン注入
用の開孔を形成したのち、ドーズ量をＱ、GaAs
の電子移動度をμとし、Ｑ／μ≧８×109／V.sec
が成立するドーズ量で不純物イオンを注入して活
性層を形成するものである。この製造方法によれ
ば、形成された活性層に対して、直接オーミツク
接触電極を付設することができるため、イオン注
入処理は１回でよいものとなる。したがつて、マ
スク合わせの誤差の問題が排除でき、高精度で対
称性の保たれた活性層パターンをもつGaAs半導
体装置を製造することが可能となる。
実施例の説明
本発明のGaAs半導体装置の製造方法について
GaAsホール素子の製造方法を例にして説明す
る。
GaAsホール素子の製造方法を例にして説明す
る。
先ず、GaAs基板上にイオン注入のマスクとな
るマスク層として二酸化シリコン（SiO2）膜を
形成したのち、第３図で示した十字形のイオン注
入用の開孔を形成する。次いで、この開孔を通し
てシリコンイオン（Si+）を、3.5×1012cm-2以上
のドーズ量で注入し、こののち、800〜820℃の温
度で約30分間にわたりアニール処理を施し、活性
層を形成した。このアニール条件はキヤリアの回
復が最大となる条件である。
るマスク層として二酸化シリコン（SiO2）膜を
形成したのち、第３図で示した十字形のイオン注
入用の開孔を形成する。次いで、この開孔を通し
てシリコンイオン（Si+）を、3.5×1012cm-2以上
のドーズ量で注入し、こののち、800〜820℃の温
度で約30分間にわたりアニール処理を施し、活性
層を形成した。このアニール条件はキヤリアの回
復が最大となる条件である。
以上の処理を経て形成した活性層のシート抵抗
は約1KΩ／□である。
は約1KΩ／□である。
ところで、活性層のシート抵抗は、これが低す
ぎると導通性をもつてしまい活性層本来の役割り
を果さなくなる。この値は厳密に定義しうるもの
ではないが、400Ω／□よりも低くなるとこのよ
うな問題の生じる可能性が強くなるため、
400Ω／□以上のシート抵抗を得ることがのぞま
しい。上記のアニール条件の下では、ドーズ量Ｑ
が8.5×1012cm-2を超えるとシート抵抗が400Ω／
□に満たなくなることが実験的に確認された。
ぎると導通性をもつてしまい活性層本来の役割り
を果さなくなる。この値は厳密に定義しうるもの
ではないが、400Ω／□よりも低くなるとこのよ
うな問題の生じる可能性が強くなるため、
400Ω／□以上のシート抵抗を得ることがのぞま
しい。上記のアニール条件の下では、ドーズ量Ｑ
が8.5×1012cm-2を超えるとシート抵抗が400Ω／
□に満たなくなることが実験的に確認された。
一方、活性層に良好なオーミツク接触電極を形
成できるか否かは、活性層のシート抵抗によつて
決定され、この値が1KΩ／□を超えると良好な
オーミツク接触電極の形成に支障をきたすことも
実験的に確認された。
成できるか否かは、活性層のシート抵抗によつて
決定され、この値が1KΩ／□を超えると良好な
オーミツク接触電極の形成に支障をきたすことも
実験的に確認された。
なお、GaAsは、電子移動度μがSiのそれより
もはるかに大きいことが物性面からみた特徴の１
つである。この電子移動度μは、上記のアニール
温度の下では、ドーズ量によつて変化し、最大値
は4000cm2／V.sec程度である。したがつて、活性
層としての役割りを確実にはたすことができ、し
かも、確実にオーミツク接触電極を付設すること
ができる活性層は、ドーズ量Ｑと電子移動度μと
の間に、 Ｑ／μ≧3.5×1012cm-2／4000cm2／V.sec＝８×109
／V.sec の関係を成立させるイオン注入処理で実現され
る。第４図は、本発明の効果確認の実験結果を示
すグラフであり、GaAsホール素子をイオン注入
方法を利用した従来の方法と本発明の製造方法に
よつて製造し、不平衡率（零磁場でのホール起電
力／外部磁場を与えたときのホール起電力）を横
軸にとり、相対ひん度を縦軸にとり示したもので
ある。図中、実線Ａは従来方法によるもの、破線
Ｂは本発明の製造方法によるもののグラフであ
る。図示するところから明らかなように、本発明
の製造方法によれば、不平衡率が小さいGaAsホ
ール素子が得られる。
もはるかに大きいことが物性面からみた特徴の１
つである。この電子移動度μは、上記のアニール
温度の下では、ドーズ量によつて変化し、最大値
は4000cm2／V.sec程度である。したがつて、活性
層としての役割りを確実にはたすことができ、し
かも、確実にオーミツク接触電極を付設すること
ができる活性層は、ドーズ量Ｑと電子移動度μと
の間に、 Ｑ／μ≧3.5×1012cm-2／4000cm2／V.sec＝８×109
／V.sec の関係を成立させるイオン注入処理で実現され
る。第４図は、本発明の効果確認の実験結果を示
すグラフであり、GaAsホール素子をイオン注入
方法を利用した従来の方法と本発明の製造方法に
よつて製造し、不平衡率（零磁場でのホール起電
力／外部磁場を与えたときのホール起電力）を横
軸にとり、相対ひん度を縦軸にとり示したもので
ある。図中、実線Ａは従来方法によるもの、破線
Ｂは本発明の製造方法によるもののグラフであ
る。図示するところから明らかなように、本発明
の製造方法によれば、不平衡率が小さいGaAsホ
ール素子が得られる。
発明の効果
本発明の製造方法は、直接オーミツク接触電極
を形成することができ、しかも活性層としての役
割りを十分に果すことのできる活性層を１回のイ
オン注入処理で形成しうるものであるため、高い
パターン精度をもち、対称性も確保された活性層
をもつGaAs半導体装置を製造することができ
る。なお、高精度のパターンで対称性の確保され
た活性層の形成は、半導体装置の特性の均一化を
もたらし、その製造歩留りが向上する。また、イ
オン注入回数が１回となるため製造のための作業
能率も向上する。
を形成することができ、しかも活性層としての役
割りを十分に果すことのできる活性層を１回のイ
オン注入処理で形成しうるものであるため、高い
パターン精度をもち、対称性も確保された活性層
をもつGaAs半導体装置を製造することができ
る。なお、高精度のパターンで対称性の確保され
た活性層の形成は、半導体装置の特性の均一化を
もたらし、その製造歩留りが向上する。また、イ
オン注入回数が１回となるため製造のための作業
能率も向上する。
第１図は、イオン注入方法により活性層が形成
された従来のGaAsホール素子の断面構造図、第
２図は、エピタキシヤル成長方法とエツチング処
理で活性層が形成された従来のGaAsホール素子
の断面構造図、第３図は、第１図、第２図で示す
GaAsホール素子の要部の平面図、第４図は、本
発明の製造方法の効果確認のための実験結果を示
すグラフである。 １……GaAs基板、２，２２……活性層、３，
４……オーミツク接触電極形成用の領域、５，５
２，６，６２……電極（入力電極）、７，８……
出力電極。
された従来のGaAsホール素子の断面構造図、第
２図は、エピタキシヤル成長方法とエツチング処
理で活性層が形成された従来のGaAsホール素子
の断面構造図、第３図は、第１図、第２図で示す
GaAsホール素子の要部の平面図、第４図は、本
発明の製造方法の効果確認のための実験結果を示
すグラフである。 １……GaAs基板、２，２２……活性層、３，
４……オーミツク接触電極形成用の領域、５，５
２，６，６２……電極（入力電極）、７，８……
出力電極。
Claims (1)
- １ 絶縁性もしくは半絶縁性のGaAs基板上に、
イオン注入のマスクとなるマスク層を形成し、さ
らに、同マスク層を選択的に除去してイオン注入
用の開孔を形成したのち、ドーズ量をＱ，GaAs
の電子移動度をμとし、Ｑ／μ≧８×109／V.sec
が成立するドーズ量で不純物イオンを注入してホ
ール効果活性層を形成することを特徴とする
GaAs半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104426A JPS59228783A (ja) | 1983-06-10 | 1983-06-10 | ＧａＡｓ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104426A JPS59228783A (ja) | 1983-06-10 | 1983-06-10 | ＧａＡｓ半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59228783A JPS59228783A (ja) | 1984-12-22 |
| JPH0478034B2 true JPH0478034B2 (ja) | 1992-12-10 |
Family
ID=14380359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58104426A Granted JPS59228783A (ja) | 1983-06-10 | 1983-06-10 | ＧａＡｓ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59228783A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237586A (ja) * | 1987-03-26 | 1988-10-04 | Agency Of Ind Science & Technol | 微小ホ−ル素子の製造方法 |
| JP2589393B2 (ja) * | 1990-02-19 | 1997-03-12 | 旭化成工業株式会社 | ＧａＡｓホール素子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS596054B2 (ja) * | 1978-10-04 | 1984-02-08 | 三菱化成ポリテック株式会社 | 半導体素子の製造方法 |
| JPS5732687A (en) * | 1980-08-06 | 1982-02-22 | Toshiba Corp | Manufacture of magnetoelectric transducer |
-
1983
- 1983-06-10 JP JP58104426A patent/JPS59228783A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59228783A (ja) | 1984-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| US4872040A (en) | Self-aligned heterojunction transistor | |
| US4701422A (en) | Method of adjusting threshold voltage subsequent to fabrication of transistor | |
| JPH0478034B2 (ja) | ||
| US4936781A (en) | Method of fabrication of a P+nn+ diode and of a bipolar transistor incorporating this diode utilizing the effect of neutralization of donor atoms by atomic hydrogen | |
| JPS58197825A (ja) | 半導体保護層形成方法 | |
| JP2611342B2 (ja) | 半導体装置の製造方法 | |
| JP2589393B2 (ja) | ＧａＡｓホール素子 | |
| JPS6064430A (ja) | ＧａＡｓ系化合物半導体装置の製造方法 | |
| JPS6195570A (ja) | 接合ゲ−ト型電界効果トランジスタ | |
| JPH10173036A (ja) | 半導体装置および半導体の高抵抗化方法 | |
| JPS59129483A (ja) | ホ−ル素子 | |
| JP2768184B2 (ja) | 磁電変換素子の製造方法 | |
| JP2709086B2 (ja) | 半導体装置の電極形成方法 | |
| JP2867557B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63314866A (ja) | バイボ−ラ・トランジスタ | |
| JPS59127875A (ja) | シヨツトキ−バリアゲ−ト型電界効果トランジスタの製造方法 | |
| WO1987003742A1 (en) | Mesfet device having a semiconductor surface barrier layer | |
| JPS588590B2 (ja) | ショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS5955072A (ja) | 半導体装置の製造方法 | |
| JPS60733A (ja) | 半導体装置とその製造方法 | |
| JPS59127874A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS5896732A (ja) | イオン注入方法 | |
| JPH01286308A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 |