JPH0478044B2 - - Google Patents
Info
- Publication number
- JPH0478044B2 JPH0478044B2 JP58056157A JP5615783A JPH0478044B2 JP H0478044 B2 JPH0478044 B2 JP H0478044B2 JP 58056157 A JP58056157 A JP 58056157A JP 5615783 A JP5615783 A JP 5615783A JP H0478044 B2 JPH0478044 B2 JP H0478044B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- current
- emitters
- base
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
- H03F3/45103—Non-folded cascode stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一対の差動入力端子に印加された入
力信号の差動電圧に対応する出力電流を得る電流
増幅器に関し、特に、集積回路化に好適なもので
ある。
力信号の差動電圧に対応する出力電流を得る電流
増幅器に関し、特に、集積回路化に好適なもので
ある。
たとえば、平衡信号として伝送された信号から
同相成分を除去し不平衡信号に変換する計測用増
幅器や、利得を電気的に制御可能な電圧−電流変
換器、電圧増幅器、又は可変インピーダンス回路
等を実現する手段として、差動入力−差動出力の
電圧−電流変換回路と乗算回路とを組み合わせて
電流出力を得る手段が必要とされる。
同相成分を除去し不平衡信号に変換する計測用増
幅器や、利得を電気的に制御可能な電圧−電流変
換器、電圧増幅器、又は可変インピーダンス回路
等を実現する手段として、差動入力−差動出力の
電圧−電流変換回路と乗算回路とを組み合わせて
電流出力を得る手段が必要とされる。
このような形態の電流増幅器の一例を第１図に
示す。この第１図において、１は正電源供給端
子、２は負電源供給端子である。差動入力−差動
出力の電圧電流変換回路３は、一対の互いに等し
い電流IXをそれぞれ供給する電流源４の各出力端
子間に接続された抵抗値R0の抵抗５と、これら
の電流源４と抵抗５とのそれぞれの接続点にエミ
ツタが接続されたPNP形トランジスタ６，７と
より成る。これらのトランジスタ６，７のそれぞ
れのベースである差動入力端子８，９に供給され
た差動入力電圧が電流に変換され、これらのトラ
ンジスタ６，７のそれぞれのコレクタである差動
出力端子１０，１１から電流I1、I2となつて出力
される。これらの出力電流I1、I2は、PN接合対
１２を構成するNPN形トランジスタ１３，１４
にそれぞれ供給される。トランジスタ１３，１４
は、各ベースがそれぞれのコレクタに接続されて
PN接合のアノードを形成しており、これらのダ
イオード接続されたトランジスタ１３，１４のカ
ソードとなる各エミツタが共通接続されて定電圧
源に接続されている。さらに、PN接合対１２を
構成する各トランジスタ１４，１３の上記各アノ
ードは、エミツタ共通トランジスタ対１５を構成
するNPN形トランジスタ１６，１７の各ベース
にそれぞれ接続されている。これらのPN接合対
１２とエミツタ共通トランジスタ対１５とは乗算
器１８を構成する。エミツタ共通トランジスタ対
１５の共通エミツタに接続された電流源１９は、
電流２IYを流し、上記乗算器１８の乗算係数を定
めるものである。乗算器１８の出力端子２０，２
１には電流反転（カレントミラー）回路２２が接
続され、エミツタ共通トランジスタ対１５の各ト
ランジスタ１６，１７のそれぞれのコレクタ出力
電流I3、I4の差電流が出力電流i0として出力端子
２３に取り出される。すなわち、端子２０の出力
電流I4は電流反転回路２２により極性が反転さ
れ、端子２１，２０の出力電流I4、I3の差成分が
出力電流i0となつて、出力端子２３に表われる。
なお、電流反転（カレントミラー）回路２２は
PNP形トランジスタ２４，２５により構成され
ている。
示す。この第１図において、１は正電源供給端
子、２は負電源供給端子である。差動入力−差動
出力の電圧電流変換回路３は、一対の互いに等し
い電流IXをそれぞれ供給する電流源４の各出力端
子間に接続された抵抗値R0の抵抗５と、これら
の電流源４と抵抗５とのそれぞれの接続点にエミ
ツタが接続されたPNP形トランジスタ６，７と
より成る。これらのトランジスタ６，７のそれぞ
れのベースである差動入力端子８，９に供給され
た差動入力電圧が電流に変換され、これらのトラ
ンジスタ６，７のそれぞれのコレクタである差動
出力端子１０，１１から電流I1、I2となつて出力
される。これらの出力電流I1、I2は、PN接合対
１２を構成するNPN形トランジスタ１３，１４
にそれぞれ供給される。トランジスタ１３，１４
は、各ベースがそれぞれのコレクタに接続されて
PN接合のアノードを形成しており、これらのダ
イオード接続されたトランジスタ１３，１４のカ
ソードとなる各エミツタが共通接続されて定電圧
源に接続されている。さらに、PN接合対１２を
構成する各トランジスタ１４，１３の上記各アノ
ードは、エミツタ共通トランジスタ対１５を構成
するNPN形トランジスタ１６，１７の各ベース
にそれぞれ接続されている。これらのPN接合対
１２とエミツタ共通トランジスタ対１５とは乗算
器１８を構成する。エミツタ共通トランジスタ対
１５の共通エミツタに接続された電流源１９は、
電流２IYを流し、上記乗算器１８の乗算係数を定
めるものである。乗算器１８の出力端子２０，２
１には電流反転（カレントミラー）回路２２が接
続され、エミツタ共通トランジスタ対１５の各ト
ランジスタ１６，１７のそれぞれのコレクタ出力
電流I3、I4の差電流が出力電流i0として出力端子
２３に取り出される。すなわち、端子２０の出力
電流I4は電流反転回路２２により極性が反転さ
れ、端子２１，２０の出力電流I4、I3の差成分が
出力電流i0となつて、出力端子２３に表われる。
なお、電流反転（カレントミラー）回路２２は
PNP形トランジスタ２４，２５により構成され
ている。
このような第１図の構成において、電圧−電流
反転回路３の出力電流I1、I2は、 I1≒IX−V／R0 …… I2≒IX＋V／R0 …… となり、乗算器１８の出力電流I3、I4は、 I3＝I1（IY／IX） …… I4＝I2（IY／IX） …… となる。これらの〜式により、出力電流i0
は、 i0＝I4−I3＝2VIY／IXR0 …… となる。したがつて、この回路は、端子８，９間
の電位差を電流に変換し、その出力電流への変換
係数は電流源１９の電流値IYによつて制御し得
る。すなわち、この回路は、2IY／IXR0のトラン
スコンダクタンスを持ち、このトランスコンダク
タンスは電流比IY／IXと抵抗値R0とで決定され
る。
反転回路３の出力電流I1、I2は、 I1≒IX−V／R0 …… I2≒IX＋V／R0 …… となり、乗算器１８の出力電流I3、I4は、 I3＝I1（IY／IX） …… I4＝I2（IY／IX） …… となる。これらの〜式により、出力電流i0
は、 i0＝I4−I3＝2VIY／IXR0 …… となる。したがつて、この回路は、端子８，９間
の電位差を電流に変換し、その出力電流への変換
係数は電流源１９の電流値IYによつて制御し得
る。すなわち、この回路は、2IY／IXR0のトラン
スコンダクタンスを持ち、このトランスコンダク
タンスは電流比IY／IXと抵抗値R0とで決定され
る。
ところで、この第１図に示した電流増幅器にお
いて、上記、式における電流I1、I2は、厳密
にはトランジスタ６，７のコレクタ電流変化によ
るベース−エミツタ間電圧の変化を考慮に入れな
ければならず、I1、I2は単純にVとR0のみでは定
まらない。したがつて、変換係数に差異を生じ、
かつ非線形成分を生ずる。
いて、上記、式における電流I1、I2は、厳密
にはトランジスタ６，７のコレクタ電流変化によ
るベース−エミツタ間電圧の変化を考慮に入れな
ければならず、I1、I2は単純にVとR0のみでは定
まらない。したがつて、変換係数に差異を生じ、
かつ非線形成分を生ずる。
本発明は、このような従来の欠点を除去し、電
圧−電流変換器におけるトランジスタのベース−
エミツタ間電圧の変化が出力電流に影響を及ぼす
ことなく、電圧−電流変換係数が抵抗値のみで定
まり、線形性の良好な特性が得られるような電流
増幅器の提供を目的とする。
圧−電流変換器におけるトランジスタのベース−
エミツタ間電圧の変化が出力電流に影響を及ぼす
ことなく、電圧−電流変換係数が抵抗値のみで定
まり、線形性の良好な特性が得られるような電流
増幅器の提供を目的とする。
すなわち、本発明に係る電流増幅器の特徴は、
第１、第２の入力端子に各ベースがそれぞれ接続
された第１導電形の第１、第２のトランジスタ
と、各ベースが上記第１、第２のトランジスタの
各エミツタにそれぞれ接続され、各エミツタ間に
抵抗が接続された第２導電形の第３、第４のトラ
ンジスタと、基準電位から上記各エミツタに定電
流を供給する第１の電流源と、上記各エミツタ間
に接続された抵抗と、各コレクタが上記第３、第
４のトランジスタの各コレクタにそれぞれ接続さ
れ、該各コレクタからそれぞれのトランジスタの
ベースに直流バイアスが帰還され、各エミツタが
互いに接続された第１導電形の第５、第６のトラ
ンジスタと、各ベースが上記第５、第６のトラン
ジスタの各ベースにそれぞれ接続され、各コレク
タが上記第１、第２の各エミツタにそれぞれ接続
され、各エミツタが互いに接続された第１導電形
の第７、第８のトランジスタより成る第１の差動
トランジスタ対と、この第１の差動トランジスタ
対の共通エミツタに接続された第２の電流源と、
各ベースが上記第５、第６のトランジスタの各ベ
ースに接続され、各エミツタが互いに接続された
第９、第10のトランジスタより成る第２の差動ト
ランジスタ対と、この第２の差動トランジスタ対
の共通エミツタに接続された第３の電流源とを具
備して成ることである。
第１、第２の入力端子に各ベースがそれぞれ接続
された第１導電形の第１、第２のトランジスタ
と、各ベースが上記第１、第２のトランジスタの
各エミツタにそれぞれ接続され、各エミツタ間に
抵抗が接続された第２導電形の第３、第４のトラ
ンジスタと、基準電位から上記各エミツタに定電
流を供給する第１の電流源と、上記各エミツタ間
に接続された抵抗と、各コレクタが上記第３、第
４のトランジスタの各コレクタにそれぞれ接続さ
れ、該各コレクタからそれぞれのトランジスタの
ベースに直流バイアスが帰還され、各エミツタが
互いに接続された第１導電形の第５、第６のトラ
ンジスタと、各ベースが上記第５、第６のトラン
ジスタの各ベースにそれぞれ接続され、各コレク
タが上記第１、第２の各エミツタにそれぞれ接続
され、各エミツタが互いに接続された第１導電形
の第７、第８のトランジスタより成る第１の差動
トランジスタ対と、この第１の差動トランジスタ
対の共通エミツタに接続された第２の電流源と、
各ベースが上記第５、第６のトランジスタの各ベ
ースに接続され、各エミツタが互いに接続された
第９、第10のトランジスタより成る第２の差動ト
ランジスタ対と、この第２の差動トランジスタ対
の共通エミツタに接続された第３の電流源とを具
備して成ることである。
以下、本発明の好ましい実施例について図面を
参照しながら説明する。
参照しながら説明する。
第２図は本発明の第１の実施例としての電流増
幅器を示す回路図である。この第２図において、
１は正電源供給端子、２は負電源供給端子であ
り、差動入力−差動出力の電圧電流変換回路３
は、正電源供給端子１から一対の互いに等しい電
流IXをそれぞれ供給する電流源４を有している。
この電圧電流変換回路３は、上記電流源４の一対
の出力端子間に接続された抵抗値R0の抵抗５と、
これらの出力端子と抵抗５とのそれぞれの接続点
にエミツタが接続された電圧−電流変換を行なう
PNP形トランジスタ６，７とを有し、第１、第
２の入力端子８，９にそれぞれのベースが接続さ
れたNPN形トランジスタ３１，３２の各エミツ
タが、上記PNP形トランジスタ６，７の各ベー
スにそれぞれ接続されている。NPN形トランジ
スタ３１，３２はエミツタフオロワとして動作
し、PNP形トランジスタ６，７をそれぞれ駆動
する。これらのトランジスタ６，７の各コレクタ
の差動出力端子１０，１１からの出力電流I1、I2
は、乗算器１８のPN接合対１２のNPN形トラン
ジスタ１３，１４の各コレクタにそれぞれ供給さ
れている。
幅器を示す回路図である。この第２図において、
１は正電源供給端子、２は負電源供給端子であ
り、差動入力−差動出力の電圧電流変換回路３
は、正電源供給端子１から一対の互いに等しい電
流IXをそれぞれ供給する電流源４を有している。
この電圧電流変換回路３は、上記電流源４の一対
の出力端子間に接続された抵抗値R0の抵抗５と、
これらの出力端子と抵抗５とのそれぞれの接続点
にエミツタが接続された電圧−電流変換を行なう
PNP形トランジスタ６，７とを有し、第１、第
２の入力端子８，９にそれぞれのベースが接続さ
れたNPN形トランジスタ３１，３２の各エミツ
タが、上記PNP形トランジスタ６，７の各ベー
スにそれぞれ接続されている。NPN形トランジ
スタ３１，３２はエミツタフオロワとして動作
し、PNP形トランジスタ６，７をそれぞれ駆動
する。これらのトランジスタ６，７の各コレクタ
の差動出力端子１０，１１からの出力電流I1、I2
は、乗算器１８のPN接合対１２のNPN形トラン
ジスタ１３，１４の各コレクタにそれぞれ供給さ
れている。
乗算器１８のPN接合対１２の各トランジスタ
１３，１４は、それぞれのベース−コレクタ間が
接続されることにより、いわゆるダイオード接続
の構成となつている。トランジスタ差動対３３を
構成するNPN形トランジスタ３４，３５は、各
ベースが上記PN接合対１２の各トランジスタ１
３，１４の各ベースにそれぞれ接続され、各コレ
クタが各トランジスタ３１，３２の各エミツタに
それぞれ接続され、各エミツタは共通接続されて
電流２IBを流す定電流源３６に接続されている。
１３，１４は、それぞれのベース−コレクタ間が
接続されることにより、いわゆるダイオード接続
の構成となつている。トランジスタ差動対３３を
構成するNPN形トランジスタ３４，３５は、各
ベースが上記PN接合対１２の各トランジスタ１
３，１４の各ベースにそれぞれ接続され、各コレ
クタが各トランジスタ３１，３２の各エミツタに
それぞれ接続され、各エミツタは共通接続されて
電流２IBを流す定電流源３６に接続されている。
次に、トランジスタ３４，３５の各ベースは、
トランジスタ差動対１５のNPN形トランジスタ
１７，１６の各ベースにそれぞれ接続され、各ト
ランジスタ１６，１７の共通エミツタには電流２
IYを流す定電流源１９が接続されている。これら
のトランジスタ１６，１７の各コレクタは、乗算
器１８の乗算出力端子２０，２１となつており、
これらの出力端子２０，２１が電流反転（カレン
トミラー）回路２２に接続されることによつて、
それぞれの出力電流I3、I4の差電流が出力電流i0
として端子２３から取り出される。
トランジスタ差動対１５のNPN形トランジスタ
１７，１６の各ベースにそれぞれ接続され、各ト
ランジスタ１６，１７の共通エミツタには電流２
IYを流す定電流源１９が接続されている。これら
のトランジスタ１６，１７の各コレクタは、乗算
器１８の乗算出力端子２０，２１となつており、
これらの出力端子２０，２１が電流反転（カレン
トミラー）回路２２に接続されることによつて、
それぞれの出力電流I3、I4の差電流が出力電流i0
として端子２３から取り出される。
以上の構成において、トランジスタ３４，３５
の各ベースは、PN接合対１２に接続されること
により、PN接合対と差動トランジスタ対３３と
は乗算器を構成する。
の各ベースは、PN接合対１２に接続されること
により、PN接合対と差動トランジスタ対３３と
は乗算器を構成する。
その結果、トランジスタ１３と３４、及び１４
と３５は、一定比に保たれた電流が流れる。その
比は、電流源４を流れる電流IXと電流源３６を流
れる電流2IBの比により設定される。従つて、ト
ランジスタ６と３１、及び７と３２を流れる電流
は、それぞれ同一比に保たれる。すなわち、トラ
ンジスタ３１を流れる電流I5、及びトランジスタ
３２を流れる電流I6は、それぞれ概略、 I5＝（IB／IX）・I1 …… I6＝（IB／IX）・I2 …… という関係に保たれる。例えばIX＝IBの場合、ト
ランジスタ６と３１、及び７と３２を流れる電流
が概略等しい関係に保たれた結果、入力信号Vに
よるI1、I2の変化に起因して生じたトランジスタ
６及び７のベース−エミツタ間電圧の変化に等し
い電圧変化が、トランジスタ３１及び３２のベー
ス−エミツタ間に発生する。トランジスタ６と３
１、及び７と３２のベース−エミツタ間電圧の変
化がそれぞれ相殺した結果、入力端子８，９に印
加された入力信号は、忠実に抵抗５の両端に伝達
される。従つて、電圧−電流変換回路３の出力電
流I1、I2は、入力電圧Vと抵抗５のみによつて定ま
り、高い線形性が得られる。
と３５は、一定比に保たれた電流が流れる。その
比は、電流源４を流れる電流IXと電流源３６を流
れる電流2IBの比により設定される。従つて、ト
ランジスタ６と３１、及び７と３２を流れる電流
は、それぞれ同一比に保たれる。すなわち、トラ
ンジスタ３１を流れる電流I5、及びトランジスタ
３２を流れる電流I6は、それぞれ概略、 I5＝（IB／IX）・I1 …… I6＝（IB／IX）・I2 …… という関係に保たれる。例えばIX＝IBの場合、ト
ランジスタ６と３１、及び７と３２を流れる電流
が概略等しい関係に保たれた結果、入力信号Vに
よるI1、I2の変化に起因して生じたトランジスタ
６及び７のベース−エミツタ間電圧の変化に等し
い電圧変化が、トランジスタ３１及び３２のベー
ス−エミツタ間に発生する。トランジスタ６と３
１、及び７と３２のベース−エミツタ間電圧の変
化がそれぞれ相殺した結果、入力端子８，９に印
加された入力信号は、忠実に抵抗５の両端に伝達
される。従つて、電圧−電流変換回路３の出力電
流I1、I2は、入力電圧Vと抵抗５のみによつて定ま
り、高い線形性が得られる。
ところで、以上説明した本発明の第１の実施例
においては、乗算器１８の電流利得を大きく設定
すると、トランジスタ１６，１７のベース電流が
無視し得なくなるためIY／IXは電流増幅率hFEより
充分小さい範囲で設定することが必要とされる。
においては、乗算器１８の電流利得を大きく設定
すると、トランジスタ１６，１７のベース電流が
無視し得なくなるためIY／IXは電流増幅率hFEより
充分小さい範囲で設定することが必要とされる。
第３図は本発明の第２の実施例を示し、電流増
幅率hFEを越える電流利得IY／IXをも設定可能な例
を示している。この第３図において、第２図と対
応する部分には同じ参照番号を付し、説明を省略
している。
幅率hFEを越える電流利得IY／IXをも設定可能な例
を示している。この第３図において、第２図と対
応する部分には同じ参照番号を付し、説明を省略
している。
この第２の実施例によれば乗算器１８のPN接
合対１２の各トランジスタ１３，１４の各コレク
タ−ベース間に、NPN形トランジスタ４１，４
２の各ベース−エミツタをそれぞれ接続し、これ
らのトランジスタ４１，４２の各コレクタを正電
源供給端子１にそれぞれ接続している。
合対１２の各トランジスタ１３，１４の各コレク
タ−ベース間に、NPN形トランジスタ４１，４
２の各ベース−エミツタをそれぞれ接続し、これ
らのトランジスタ４１，４２の各コレクタを正電
源供給端子１にそれぞれ接続している。
これらのエミツタフオロワとして動作するトラ
ンジスタ４１，４２を付加したことにより、トラ
ンジスタ１６，１７のベース電流がトランジスタ
４１，４２よりそれぞれ供給され、従つてhFEを
越える電流利得IY／IXを設定しても、動作上何ら
問題を生じない。
ンジスタ４１，４２を付加したことにより、トラ
ンジスタ１６，１７のベース電流がトランジスタ
４１，４２よりそれぞれ供給され、従つてhFEを
越える電流利得IY／IXを設定しても、動作上何ら
問題を生じない。
以上のような構成の電流増幅器は、種々の応用
が考えらえるが、たとえば第４図のような構成と
することにより可変抵抗回路を得ることができ
る。
が考えらえるが、たとえば第４図のような構成と
することにより可変抵抗回路を得ることができ
る。
すなわち、第４図の回路ブロツク５１は本発明
に係る電流増幅器を示しており、第２図、第３図
における入力端子９と出力端子２３との間を接続
して帰還路を形成することにより、可変抵抗回路
が構成できる。このとき、可変抵抗回路の入力端
子５２および出力端子５３は、電流増幅器の入力
端子８および出力端子２３に対応し、この回路の
入出力端子５２，５３から見た等価回路は、第５
図に示すようなバツフアアンプ５４と抵抗５５と
の直列接続回路とみなすことができる。この場合
の等価抵抗は、電流源の電流によつて抵抗値を制
御し得ることより、非接地形の可変抵抗回路が実
現できることになる。
に係る電流増幅器を示しており、第２図、第３図
における入力端子９と出力端子２３との間を接続
して帰還路を形成することにより、可変抵抗回路
が構成できる。このとき、可変抵抗回路の入力端
子５２および出力端子５３は、電流増幅器の入力
端子８および出力端子２３に対応し、この回路の
入出力端子５２，５３から見た等価回路は、第５
図に示すようなバツフアアンプ５４と抵抗５５と
の直列接続回路とみなすことができる。この場合
の等価抵抗は、電流源の電流によつて抵抗値を制
御し得ることより、非接地形の可変抵抗回路が実
現できることになる。
なお、本発明は上記実施例のみに限定されるも
のではなく、たとえば、乗算器のPN接合対に複
数個のエミツタ共通トランジスタを接続して複数
出力を得るような電流増幅器に本発明を適用する
ことも容易に行なえる。さらに、上記各トランジ
スタの導電形のPNP形とNPN形とを互いに変換
してもよく、また、２個の並列的な電流源を用い
る代わりに１個の電流源出力を分流して用いても
よい。
のではなく、たとえば、乗算器のPN接合対に複
数個のエミツタ共通トランジスタを接続して複数
出力を得るような電流増幅器に本発明を適用する
ことも容易に行なえる。さらに、上記各トランジ
スタの導電形のPNP形とNPN形とを互いに変換
してもよく、また、２個の並列的な電流源を用い
る代わりに１個の電流源出力を分流して用いても
よい。
以上の説明からも明らかなように、本発明に係
る電流変換器によれば、電圧−電流変換器におけ
るトランジスタのベース−エミツタ間電圧の変化
が、特性に影響を及ぼさなくなり、変換係数が抵
抗値のみで定まり、線形性が向上する。
る電流変換器によれば、電圧−電流変換器におけ
るトランジスタのベース−エミツタ間電圧の変化
が、特性に影響を及ぼさなくなり、変換係数が抵
抗値のみで定まり、線形性が向上する。
第１図は本発明の電流増幅器の先行技術を示す
回路図、第２図は本発明に係る電流増幅器の第１
の実施例を示す回路図、第３図は第２の実施例を
示す回路図、第４図は本発明の応用例を示すブロ
ツク回路図、第５図は第４図の等価回路を示す回
路図である。 ３……電圧−電流変換回路、５……抵抗、６，
７……第３、第４のトランジスタ、８，９……第
１、第２の入力端子、１３，１４……第５、第６
のトランジスタ、１５……第２の差動トランジス
タ対、１９……第２の電流源、３１，３２……第
１、第２のトランジスタ、３３……第１の差動ト
ランジスタ対、３４，３５……第７、第８のトラ
ンジスタ、３６……第１の電流源。
回路図、第２図は本発明に係る電流増幅器の第１
の実施例を示す回路図、第３図は第２の実施例を
示す回路図、第４図は本発明の応用例を示すブロ
ツク回路図、第５図は第４図の等価回路を示す回
路図である。 ３……電圧−電流変換回路、５……抵抗、６，
７……第３、第４のトランジスタ、８，９……第
１、第２の入力端子、１３，１４……第５、第６
のトランジスタ、１５……第２の差動トランジス
タ対、１９……第２の電流源、３１，３２……第
１、第２のトランジスタ、３３……第１の差動ト
ランジスタ対、３４，３５……第７、第８のトラ
ンジスタ、３６……第１の電流源。
Claims (1)
- 【特許請求の範囲】 １ 第１、第２の入力端子に各ベースがそれぞれ
接続された第１導電形の第１、第２のトランジス
タと、 各ベースが上記第１、第２のトランジスタの各
エミツタにそれぞれ接続され、各エミツタ間に抵
抗が接続された第２導電形の第３、第４のトラン
ジスタと、 基準電位から上記各エミツタに定電流を供給す
る第１の電流源と、 上記各エミツタ間に接続された抵抗と、 各コレクタが上記第３、第４のトランジスタの
各コレクタにそれぞれ接続され、該各コレクタか
らそれぞれトランジスタのベースに直流バイアス
が帰還され、各エミツタが互いに接続された第１
導電形の第５、第６のトランジスタと、 各ベースが上記第５、第６のトランジスタの各
ベースにそれぞれ接続され、各コレクタが上記第
１、第２の各エミツタにそれぞれ接続され、各エ
ミツタが互いに接続された第１導電形の第７、第
８のトランジスタより成る第１の差動トランジス
タ対と、 この第１の差動トランジスタ対の共通エミツタ
に接続された第２の電流源と、 各ベースが上記第５、第６のトランジスタの各
ベースに接続され、各エミツタが互いに接続され
た第９、第10のトランジスタより成る第２の差動
トランジスタ対と、 この第２の差動トランジスタ対の共通エミツタ
に接続された第３の電流源と を具備して成る電流増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056157A JPS59182610A (ja) | 1983-03-31 | 1983-03-31 | 電流増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056157A JPS59182610A (ja) | 1983-03-31 | 1983-03-31 | 電流増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59182610A JPS59182610A (ja) | 1984-10-17 |
| JPH0478044B2 true JPH0478044B2 (ja) | 1992-12-10 |
Family
ID=13019251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056157A Granted JPS59182610A (ja) | 1983-03-31 | 1983-03-31 | 電流増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59182610A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011105101A1 (ja) | 2010-02-26 | 2011-09-01 | Ｊｆｅスチール株式会社 | 亜鉛系めっき鋼板用の表面処理液ならびに亜鉛系めっき鋼板およびその製造方法 |
| WO2012039128A1 (ja) | 2010-09-24 | 2012-03-29 | Ｊｆｅスチール株式会社 | 亜鉛系めっき鋼板用の表面処理液ならびに亜鉛系めっき鋼板およびその製造方法 |
| WO2012043864A1 (ja) | 2010-09-29 | 2012-04-05 | Ｊｆｅスチール株式会社 | 溶融亜鉛系めっき鋼板及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0760981B2 (ja) * | 1984-12-28 | 1995-06-28 | ロ−ム株式会社 | 電圧−電流変換回路 |
-
1983
- 1983-03-31 JP JP58056157A patent/JPS59182610A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011105101A1 (ja) | 2010-02-26 | 2011-09-01 | Ｊｆｅスチール株式会社 | 亜鉛系めっき鋼板用の表面処理液ならびに亜鉛系めっき鋼板およびその製造方法 |
| WO2012039128A1 (ja) | 2010-09-24 | 2012-03-29 | Ｊｆｅスチール株式会社 | 亜鉛系めっき鋼板用の表面処理液ならびに亜鉛系めっき鋼板およびその製造方法 |
| WO2012043864A1 (ja) | 2010-09-29 | 2012-04-05 | Ｊｆｅスチール株式会社 | 溶融亜鉛系めっき鋼板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59182610A (ja) | 1984-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08242125A (ja) | 増幅器回路 | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPH0452645B2 (ja) | ||
| EP0142081B1 (en) | Signal processing circuit | |
| JP3251759B2 (ja) | 可変利得増幅回路 | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| EP0090543A1 (en) | Differential amplifier with improved linear amplification | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3162732B2 (ja) | 増幅回路 | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| JPH0478044B2 (ja) | ||
| EP0051362B1 (en) | Electronic gain control circuit | |
| JPH0547868B2 (ja) | ||
| JPH01198816A (ja) | 広帯域差動増幅器 | |
| JPH04227306A (ja) | 歪み補償付き差動回路 | |
| JPH04369105A (ja) | 増幅器 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| EP3713082B1 (en) | Amplification circuit | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JPH0527282B2 (ja) | ||
| JPH04343505A (ja) | ４現象乗算回路 | |
| JP3237793B2 (ja) | 電流源回路 | |
| JPS6113650B2 (ja) | ||
| JPH0697744A (ja) | 電圧／電流変換回路 |