JPH0478051B2 - - Google Patents
Info
- Publication number
- JPH0478051B2 JPH0478051B2 JP58213525A JP21352583A JPH0478051B2 JP H0478051 B2 JPH0478051 B2 JP H0478051B2 JP 58213525 A JP58213525 A JP 58213525A JP 21352583 A JP21352583 A JP 21352583A JP H0478051 B2 JPH0478051 B2 JP H0478051B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- high voltage
- fet
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
Landscapes
- Electronic Switches (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は電子走査方式の超音波映像装置等に用
いる高圧スイツチ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a high-voltage switch circuit used in an electronic scanning type ultrasound imaging device or the like.
[発明の技術的背景]
電子走査方式の超音波映像装置は複数の超音波
振動素子を並設してなる例えばアレイ形の超音波
探触子(以下、プローブと云う)を用い、リニア
スキヤン形のものであれば、これら超音波振動素
子のうち隣接する所定個数の素子を一組としてこ
の一組の素子各々に対して超音波収束点位置に応
じた遅延時間を持たせた超音波励振パルスを夫々
与えて励振させて各々超音波を送信させ、この遅
延による送信超音波の位相差による干渉によりビ
ーム状にして送信し、そのビーム状超音波による
エコーを上記励振に供した超音波振動素子で捕え
て夫々電気信号に変換し、前記遅延時間に対応す
る時間分の遅延を与えた後、これらを加算し、時
間軸を揃えて超音波映像信号として表示装置に与
え、上記プローブにおける該超音波ビーム送信位
置に対応する表示装置画面位置に表示させる。そ
して、次に上記一組の超音波振動素子−ピツチ分
ずらした新たな一組の素子について上記のような
遅延を与えて励振させ、そのエコーを捕えて上記
のような遅延を与え、映像信号化して表示する。[Technical Background of the Invention] An electronic scanning type ultrasound imaging device uses, for example, an array type ultrasound probe (hereinafter referred to as a probe) in which a plurality of ultrasound transducer elements are arranged in parallel, and uses a linear scan type ultrasound imaging device. If so, a predetermined number of adjacent ultrasonic vibrating elements are set as a set, and an ultrasonic excitation pulse is applied to each element in the set with a delay time corresponding to the position of the ultrasonic convergence point. an ultrasonic vibrating element in which the ultrasonic waves are excited and transmitted respectively, and transmitted in the form of a beam by interference due to the phase difference of the transmitted ultrasonic waves due to this delay, and the echoes of the beam-shaped ultrasonic waves are subjected to the above excitation. After capturing and converting them into electrical signals and giving them a delay corresponding to the delay time, these are added together, the time axes are aligned, and the ultrasound image signal is sent to a display device as an ultrasound video signal to display the ultrasound image on the probe. The sound wave beam is displayed at the display device screen position corresponding to the sound wave beam transmission position. Next, a new set of ultrasonic transducer elements shifted by the pitch is excited with the delay described above, and its echo is captured and delayed as described above to generate a video signal. Convert and display.
このような制御を繰返すことによつて超音波ビ
ーム走査を行い、超音波像を得る。 By repeating such control, ultrasound beam scanning is performed and an ultrasound image is obtained.
また、セクタスキヤン方式のものは各超音波振
動素子に対し、超音波ビーム送信方向に応じた遅
延時間を持たせた超音波励振パルスを与え、超音
波送信を行わせるようにし、そのエコーを各々の
超音波振動素子で検出して電気信号に変換した
後、各々送信時の遅延時間に対応する遅延時間を
与えて遅延させ、そして加算して表示装置に与
え、上記プローブにおける該超音波ビーム送信位
置に対応する表示装置画面位置に表示させるよう
にしたもので、順次送信方向角度が変るように制
御することにより超音波ビームを電子的にセクタ
スキヤンさせるようにしたものである。 In addition, in the sector scan type, an ultrasonic excitation pulse with a delay time corresponding to the ultrasonic beam transmission direction is given to each ultrasonic vibrating element to cause it to transmit ultrasonic waves, and the echoes are transmitted individually. The ultrasonic beam is detected by the ultrasonic transducer and converted into an electric signal, then delayed by giving a delay time corresponding to the delay time at the time of transmission, and then added and sent to a display device to transmit the ultrasonic beam in the probe. The ultrasonic beam is displayed at a position on the display screen corresponding to the position, and the ultrasonic beam is electronically sector-scanned by controlling the transmission direction angle to change sequentially.
ところで上述のように電子走査方式の超音波映
像装置においては前記プローブとして複数の超音
波振動素子を並設したアレイ形のものを用いてい
るが近年においては分解能向上のため超音波振動
素子一つ一つの幅を狭くして超音波振動素子数を
増しており、そのため、次のような問題が生じて
いる。 By the way, as mentioned above, in electronic scanning type ultrasound imaging devices, an array type probe in which multiple ultrasonic transducer elements are arranged in parallel is used as the probe, but in recent years, in order to improve resolution, a single ultrasonic transducer element has been used as the probe. The number of ultrasonic transducer elements is increased by narrowing one width, which causes the following problems.
その第一の点は超音波振動素子配列数が増加す
る分だけケーブルの芯数が増え、ケーブル自体が
太くなることである。 The first point is that as the number of ultrasonic transducer elements increases, the number of cable cores increases and the cable itself becomes thicker.
ケーブルが太くなると、信頼性が低下するとと
もにまた、ケーブルはプローブに直接接続されて
いるだけに操作性が非常に悪くなる。 As the cable becomes thicker, reliability decreases and, since the cable is directly connected to the probe, operability becomes very poor.
第二の点は超音波振動素子には高圧の電気信号
を励振パルスとして与え超音波励振させるがその
励振パルスを発生させる回路であるパルサ回路が
上記プローブの構成超音波振動素子数分は必要で
あり、そのため、システムのコストが増大し、ま
たシステムも大形化してしまうことである。 The second point is that a high-voltage electric signal is applied to the ultrasonic vibrating element as an excitation pulse to cause ultrasonic excitation, but a pulser circuit, which is a circuit that generates the excitation pulse, is required for the number of ultrasonic vibrating elements in the probe. Therefore, the cost of the system increases and the system also becomes larger.
しかし、例えばリニアスキヤン方式の場合、励
振すべき一組分の超音波振動素子数分のパルサ回
路を用意し、また、これらパルサ回路と各超音波
振動素子との間に高圧スイツチ回路を設け、この
高圧スイツチ回路を選択的に切替え制御して前記
励振すべき一組分の超音波振動素子と前記高圧ス
イツチ回路とを接続すればパルサ回路は少なくて
済み、しかも高圧スイツチ回路をプローブ内に設
ければケーブルの芯線の数もその分だけ少なくて
済むことになる。 However, in the case of the linear scan method, for example, pulsar circuits are prepared for the number of ultrasonic vibrating elements for one set to be excited, and a high voltage switch circuit is provided between these pulsar circuits and each ultrasonic vibrating element. If this high-voltage switch circuit is selectively switched and controlled to connect the set of ultrasonic vibration elements to be excited and the high-voltage switch circuit, the number of pulser circuits can be reduced, and the high-voltage switch circuit can be provided inside the probe. If so, the number of core wires in the cable can be reduced accordingly.
ところで従来使用されている高圧スイツチとし
ては第1図、第2図のようなものがある。 By the way, there are conventionally used high pressure switches as shown in FIGS. 1 and 2.
第1図のものはダイオードスイツチ形のもので
あり、その動作原理を説明すれば次の通りであ
る。 The device shown in FIG. 1 is of the diode switch type, and its operating principle will be explained as follows.
すなわち図において、aは超音波励振用の励振
パルスを入力する入力端子であり、ダイオードD
1のアノード側が接続されている。このダイオー
ドD1のカソード側bと接地点との間には超音波
振動素子Xtalが接続され、また、前記カソード
bは抵抗R2を介してNPN形のトランジスタ
TR1のコレクタ側e点に接続されている。トラ
ンジスタTR1のエミツタ側は接地され、また、
ベース側は抵抗R3を介して制御信号入力端子c
に接続されている。また前記e点は抵抗R1を介
して正電位Vhの供給点dに接続されている。 That is, in the figure, a is an input terminal to which an excitation pulse for ultrasonic excitation is input, and a diode D
The anode side of 1 is connected. An ultrasonic vibration element Xtal is connected between the cathode side b of this diode D1 and the ground point, and the cathode b is connected to an NPN type transistor
Connected to point e on the collector side of TR1. The emitter side of transistor TR1 is grounded, and
The base side is a control signal input terminal c via a resistor R3.
It is connected to the. Further, the point e is connected to a supply point d of the positive potential Vh via a resistor R1.
このような構成において前記制御信号入力端子
cにはこのスイツチ回路のオン・オフ制御用の制
御信号が加えられる。今、cにHレベルの信号が
印加されるとトランジスタTR1がオンし、その
エミツタ−コレクタ間が短絡する。これによりe
点が零電位となり、したがつてb点も零電位とな
る。そのため、前記入力端子aに励振パルスが加
わるとダイオードD1は導通して正極性の励振パ
ルスが超音波振動素子Xtalに供給されることに
なる。また、c点にLレベルの信号が印加される
とトランジスタTR1はオフとなり、従つてe点
が正電位Vhとなつてb点も正電位Vhとなる。こ
れにより、ダイオードD1はオフとなり、超音波
振動素子Xtalに励振パルスは加わらなくなる。
以上が第1図の構成の説明である。 In such a configuration, a control signal for on/off control of this switch circuit is applied to the control signal input terminal c. Now, when an H level signal is applied to c, transistor TR1 is turned on, and its emitter and collector are short-circuited. This allows e
The point has zero potential, and therefore point b also has zero potential. Therefore, when an excitation pulse is applied to the input terminal a, the diode D1 becomes conductive, and a positive excitation pulse is supplied to the ultrasonic transducer element Xtal. Further, when an L level signal is applied to point c, the transistor TR1 is turned off, so that point e becomes a positive potential Vh, and point b also becomes a positive potential Vh. As a result, the diode D1 is turned off, and no excitation pulse is applied to the ultrasonic transducer element Xtal.
The above is an explanation of the configuration shown in FIG.
次に第2図の説明をする。この構成のものは
MOS−FETスイツチ形の高圧スイツチ回路であ
り、図におけるaは励振パルスの入力端子、また
bは出力端子である。端子a,b間にはMOS−
FET(MOS形の電界効果トランジスタ)T1の
ドレインDとソースSがそれぞれ接続されてい
る。また出力端子bと接地点間には超音波振動素
子Xtalが接続されている。cは制御信号端子で
この端子は抵抗R2とコンデンサC1との並列接
続回路を介してNPN形トランジスタTR1のベ
ースに接続されており、従つて、制御信号入力端
子cがHレベルになるとトランジスタTR1は短
絡状態となる。 Next, FIG. 2 will be explained. This configuration is
This is a MOS-FET switch type high voltage switch circuit, and in the figure, a is the input terminal for excitation pulses, and b is the output terminal. There is a MOS- between terminals a and b.
The drain D and source S of FET (MOS type field effect transistor) T1 are connected to each other. Further, an ultrasonic vibration element Xtal is connected between the output terminal b and the ground point. c is a control signal terminal, and this terminal is connected to the base of the NPN transistor TR1 through a parallel connection circuit of resistor R2 and capacitor C1. Therefore, when the control signal input terminal c becomes H level, the transistor TR1 A short circuit occurs.
尚、コンデンサC1はトランジスタTR1のオ
ン、オフのスピードアツプを図るためのものであ
る。 Incidentally, the capacitor C1 is intended to speed up the on/off operation of the transistor TR1.
トランジスタTR1のコレクタ側は前記MOS−
FET T1のゲートGに接続されており、また、
このMOS−FET T1のゲートG−ソースS間
にはアノード側をソース側としてバイアス設定用
のツエナーダイオードZD1が接続されている。 The collector side of transistor TR1 is connected to the MOS-
It is connected to the gate G of FET T1, and
A Zener diode ZD1 for bias setting is connected between the gate G and source S of this MOS-FET T1 with the anode side as the source side.
また、前記ゲートGは抵抗R1を介して正極性
電位Vbが供給される端子dに接続される。R3
は超音波振動素子Xtalに並列に接続される抵抗
である。 Further, the gate G is connected to a terminal d to which a positive potential Vb is supplied via a resistor R1. R3
is a resistor connected in parallel to the ultrasonic vibration element Xtal.
このような構成において、制御信号端子cにH
レベルの信号が印加されると、トランジスタTR
1はオンとなり、従つてトランジスタTR1のエ
ミツタ電位は接地電位となつてMOS−FET T
1のゲート電位も接地電位となる。従つて、
MOS−FET T1はオフとなり、入力端子aに
印加されている励振パルスはこのFETに阻止さ
れて超音波振動素子に印加されない。 In such a configuration, H is connected to the control signal terminal c.
When a level signal is applied, the transistor TR
1 is turned on, so the emitter potential of transistor TR1 becomes the ground potential, and the MOS-FET T
The gate potential of 1 also becomes the ground potential. Therefore,
The MOS-FET T1 is turned off, and the excitation pulse applied to the input terminal a is blocked by this FET and is not applied to the ultrasonic transducer element.
制御信号入力端子cに印加されている電圧がL
レベルになるとトランジスタTR1はオフとな
り、従つてMOS−FET T1のゲート電位はVb
となり、MOS−FET T1は導通して入力端子
aに印加されている励振パルスはこのMOS−
FET T1を介して超音波振動素子Xtalに供給さ
れることになる。 The voltage applied to the control signal input terminal c is L
When the level is reached, the transistor TR1 turns off, and therefore the gate potential of the MOS-FET T1 becomes Vb.
Therefore, MOS-FET T1 is conductive and the excitation pulse applied to input terminal a is applied to this MOS-FET T1.
It will be supplied to the ultrasonic vibration element Xtal via FET T1.
このようにして励振パルスのスイツチングを行
うことができる。 In this way, excitation pulse switching can be performed.
ここで、これら高圧スイツチ回路の長所、短所
を比較してみる。 Here, we will compare the advantages and disadvantages of these high voltage switch circuits.
まず第一にアイソレーシヨンについて考えてみ
る。アイソレーシヨンはスイツチがオフの時の入
力から出力子への漏れ、または出力から入力への
漏れを示すが、これはそれぞれダイオードD1の
端子間容量、MOS−FET T1のドレインD−
ソースS間容量によつて決定される。 First of all, let's think about isolation. Isolation refers to leakage from the input to the output terminal or from the output to the input when the switch is off, and this is the capacitance between the terminals of diode D1 and the drain D-
It is determined by the source S capacitance.
一般にダイオードの端子間容量はMOS−FET
Tに比べて小さく、アイソレーシヨンに関しては
ダイオードスイツチ形の方が良い。 Generally, the capacitance between the terminals of a diode is MOS-FET
It is smaller than T, and the diode switch type is better in terms of isolation.
すなわち、通常、高圧スイツチ回路は数チヤン
ネルずつまとめ、入力側でコモン(COMMON)
にして使用する。例えば、3チヤンネルの入力を
コモンにして、その中の1チヤンネルのみがオン
で他はオフであるような使い方をする。 In other words, normally, high voltage switch circuits are grouped into several channels and connected to a common terminal (COMMON) on the input side.
and use it. For example, the inputs of three channels are set to common, and only one channel is turned on and the others are turned off.
そのとき、オフ時の容量が大きいと高周波成分
が吸収されて受信信号が小さくなる恐れがあり、
この点でMOS−FET形に比べ、ダイオードスイ
ツチ形が有利である。また、超音波振動素子から
みた問題として高圧パルス以外に超音波振動素子
に直接加わる直流電圧の大きさがある。 At that time, if the capacitance is large when off, there is a risk that high frequency components will be absorbed and the received signal will become smaller.
In this respect, the diode switch type is advantageous over the MOS-FET type. Another problem from the perspective of the ultrasonic transducer is the magnitude of the DC voltage that is directly applied to the ultrasonic transducer in addition to the high-voltage pulse.
この点についてはダイオードスイツチ形の方は
ダイオードのスイツチングのために直流正電位
Vhを使用しており、これがダイオードのアノー
ド側に印加され、しかもこのアノードには超音波
振動素子が接続されていることからこの直流正電
位が直接加わることになり、問題である。 Regarding this point, the diode switch type uses a DC positive potential due to diode switching.
Vh is used, and this is applied to the anode side of the diode, and since the ultrasonic vibrating element is connected to this anode, this direct current positive potential is directly applied, which is a problem.
一方、MOS−FET形のものではこのような直
流正電位をMOS−FETに使用しないので、上述
のような問題は生じない。超音波振動素子に直流
高電圧が直接加わることは安全上からも問題であ
り、また、制御信号で高電圧が作用することにな
つて、高電圧の励振パルスを与えなくとも高電圧
のパルスを与えたことと同じことになり、これに
よつて、位相を制御されていない音響信号が現わ
れて、映像上で雑音となる可能性がある。また、
超音波振動素子の寿命から考えても超音波振動素
子に加わる直流電圧はできるだけ低いほうが良
い。 On the other hand, in the MOS-FET type, such a direct current positive potential is not used for the MOS-FET, so the above-mentioned problem does not occur. Directly applying direct current high voltage to the ultrasonic transducer is a safety issue, and since high voltage is applied by control signals, it is not possible to generate high voltage pulses without applying high voltage excitation pulses. This results in the appearance of an audio signal whose phase is not controlled, which may result in noise on the video. Also,
Considering the lifespan of the ultrasonic transducer, it is better to keep the DC voltage applied to the ultrasonic transducer as low as possible.
また高電圧が不必要であるものはシステム構成
上からも有利であり、この点に関してはMOS−
FETスイツチ形の方が優れている。 Also, MOS-
FET switch type is better.
このように、いずれの方式も一長一短であり、
両者の特徴を合せもつた高圧スイツチ回路が望ま
れる。 In this way, each method has its advantages and disadvantages,
A high voltage switch circuit that combines the features of both is desired.
[発明の目的]
本発明は上記の事情に鑑みて成されたものであ
り、アイソレーシヨンが良く、また、入力容量が
小さく、しかも超音波振動素子に高電圧の加わら
ない高圧スイツチ回路を提供することを目的とす
る。[Object of the Invention] The present invention has been made in view of the above circumstances, and provides a high voltage switch circuit with good isolation, small input capacitance, and in which no high voltage is applied to the ultrasonic vibrating element. The purpose is to
[発明の概要]
すなわち、本発明は上記目的を達成するため、
高電圧信号を通す順方向接続されたダイオード
と、このダイオードのカソード側に接続され直流
高電圧を印加するプルアツプ用の抵抗と、このプ
ルアツプ用の抵抗に流れる電流を制御する制御手
段と、前記ダイオードのカソード側に接続され前
記高電圧信号のスイツチングを行つて高圧信号供
給対象である超音波振動子に与える電界効果トラ
ンジスタとより構成し、ダイオードと電界効果ト
ランジスタによるスイツチ回路を併用することに
よつて両者の欠点を補間し合うようにする。[Summary of the invention] That is, in order to achieve the above object, the present invention
a forward-connected diode for passing a high voltage signal; a pull-up resistor connected to the cathode side of the diode for applying a DC high voltage; a control means for controlling the current flowing through the pull-up resistor; A field effect transistor is connected to the cathode side of the ultrasonic transducer to switch the high voltage signal and apply it to the ultrasonic transducer to which the high voltage signal is supplied, and a switch circuit using a diode and a field effect transistor is used in combination. Try to compensate for the shortcomings of both.
[発明の実施例]
以下、本発明の一実施例について図面を参照し
ながら説明する。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第3図は本発明による高圧スイツチ回路の基本
構成を示す図である。図からわかるようにこの回
路は第2図で説明したMOS−FET形の従来回路
の入力端子aとMOS−FET T1のドレインD
との間にダイオードD1を順方向直列に接続した
ものである。 FIG. 3 is a diagram showing the basic configuration of a high voltage switch circuit according to the present invention. As can be seen from the figure, this circuit connects the input terminal a of the MOS-FET type conventional circuit explained in Fig. 2 and the drain D of MOS-FET T1.
A diode D1 is connected in series in the forward direction between the two.
このような構成において、制御信号端子cにH
レベルの信号が印加されると、トランジスタTR
1はオンとなり、従つて、トランジスタTR1の
エミツタ電位は接地電位となつてMOS−FET
T1のゲート電位も接地電位となる。従つて、
MOS−FET T1はオフとなり、そのため、正
電位VhがダイオードD1のカソード側に加わり、
ダイオードD1はオフとなり、入力端子aに印加
されている励振パルスはこのダイオードD1と
MOS−FET T1に阻止されて超音波振動素子
に印加されない。 In such a configuration, H is connected to the control signal terminal c.
When a level signal is applied, the transistor TR
1 is turned on, and therefore, the emitter potential of transistor TR1 becomes ground potential, and the MOS-FET
The gate potential of T1 also becomes the ground potential. Therefore,
MOS-FET T1 is turned off, so a positive potential Vh is applied to the cathode side of diode D1,
Diode D1 is turned off, and the excitation pulse applied to input terminal a is connected to this diode D1.
It is blocked by MOS-FET T1 and is not applied to the ultrasonic vibration element.
制御信号端子cに印加されている電圧がLレベ
ルになるとトランジスタTR1はオフとなり、従
つて、MOS−FET T1のゲート電位はVbとな
り、MOS−FET T1は導通して入力端子aに
印加されている励振パルスはこのダイオードD1
のカソードD1側の電位が抵抗R1,R4の分圧
比で定まる電位に下がるため、ダイオードD1は
オンとなり、このダイオードD1及びMOS−
FET T1を介して超音波振動素子Xtalに供給さ
れることになる。 When the voltage applied to the control signal terminal c becomes L level, the transistor TR1 turns off, and therefore the gate potential of the MOS-FET T1 becomes Vb, and the MOS-FET T1 becomes conductive and the voltage applied to the input terminal a is turned off. The excitation pulse generated by this diode D1
Since the potential on the cathode D1 side of the MOS-
It will be supplied to the ultrasonic vibration element Xtal via FET T1.
このようにして励振パルスのスイツチングを行
うことができる。 In this way, excitation pulse switching can be performed.
この回路においてはダイオード及びMOS−
FETを用いていることから前述のような両者の
長所を合わせ持ち、しかもその短所を補うことが
できる。 In this circuit, the diode and MOS−
Since it uses FET, it has the advantages of both as mentioned above, and can compensate for their disadvantages.
ところで、この回路においてMOS−FET T
1のドレインDには高圧の正電位Vhダイオード
D1のカソードに供給するためのプルアツプ抵抗
R1が接続されており、この抵抗R1を介して高
圧スイツチがオンの間、常に電流が流れることに
なる。この抵抗R1は高圧スイツチがオン状態の
時、電力損失が約Vh2/R1で与えられる。 By the way, in this circuit, MOS-FET T
A pull-up resistor R1 for supplying a high voltage positive potential to the cathode of the Vh diode D1 is connected to the drain D of the transistor 1, and a current always flows through this resistor R1 while the high voltage switch is on. This resistor R1 has a power loss of about Vh 2 /R1 when the high voltage switch is on.
そして、この回路ではVhが大きいため、R1
を大きくしないと電力損失が大きくなる。しか
し、R1を大きくするとMOS−FET T1のド
レインDから見た容量が大きく、f点の電位が
Vhのレベルになかなか回復せず、ダイオードD
1をオフすることができない。そこで、抵抗R1
の抵抗値を小さくして電力損失を小さくしても、
f点の電位がVhのレベルにすぐに回復するよう、
すなわち、消費電力を小さく、且つ、スイツチス
ピードを減らさないよう、第4図のようにプルア
ツプ抵抗R11に直列にトランジスタを接続して
構成する。すなわち、この回路は第3図の回路に
更にトランジスタTR12を付加し定電流回路構
成にして、高圧スイツチがオンのときは、トラン
ジスタTR12がある一定電流以上流れないよう
にバイアス電圧を抵抗R16及びR15で設定す
るようにするものである。しかし、定電流の値が
小さいとやはり、f点のVhレベルの回復時間が
大きくなる。そこでトランジスタTR12のベー
スとMOS−FET T1のゲートGの間に直列に
コンデンサC2を接続することによつて、トラン
ジスタTR11がオフからオンになるときの立下
がりパルスをトランジスタTR12のベースに加
えて、このトランジスタTR12のコレクタ電流
を制御してf点の充電電圧の上昇時間を早くする
ようにしたものである。すなわち、高圧スイツチ
がオンからオフになるときにのみ、大きな電流を
流し、f点のVhレベルへの回復を早くして、高
圧スイツチの動作を早くするようにしている。 In this circuit, since Vh is large, R1
If the value is not increased, power loss will increase. However, if R1 is increased, the capacitance seen from the drain D of MOS-FET T1 becomes large, and the potential at point f becomes
Diode D does not recover easily to the level of Vh.
1 cannot be turned off. Therefore, resistance R1
Even if the power loss is reduced by reducing the resistance value of
so that the potential at point f quickly recovers to the level of Vh.
That is, in order to reduce power consumption and not reduce the switching speed, a transistor is connected in series with the pull-up resistor R11 as shown in FIG. 4. That is, this circuit further adds a transistor TR12 to the circuit shown in FIG. 3 to create a constant current circuit configuration, and when the high voltage switch is on, the bias voltage is applied to the resistors R16 and R15 so that the current does not exceed a certain level in the transistor TR12. The settings are as follows. However, if the value of the constant current is small, the recovery time for the Vh level at point f will still be long. Therefore, by connecting a capacitor C2 in series between the base of the transistor TR12 and the gate G of the MOS-FET T1, the falling pulse when the transistor TR11 is turned on from off is applied to the base of the transistor TR12. The collector current of this transistor TR12 is controlled to speed up the rise time of the charging voltage at point f. That is, only when the high voltage switch is turned from on to off, a large current is caused to flow, so that the recovery to the Vh level at point f is accelerated, and the operation of the high voltage switch is accelerated.
なお、高圧スイツチがオフかオンになるとき、
コンデンサC2を通して定電流回路のトランジス
タTR12に、正方向のパルスを供給する際にこ
のコンデンサC2により該パルスのトランジスタ
TR12への入力の遅れが生ずるが高圧スイツチ
回路は抵抗R14の抵抗値が小さいことから放電
時間が小さくなり、そのため、トランジスタTR
12のオン時間を遅らせてもあまり影響はない。
しかし、ここで積極的にコンデンサC2を使わず
に、高圧スイツチがオンがオフに変化するときに
のみトランジスタTR12をオン状態にしようと
したものが第5図に示す高圧スイツチ回路であ
る。 Furthermore, when the high pressure switch is turned off or on,
When a positive pulse is supplied to the transistor TR12 of the constant current circuit through the capacitor C2, the capacitor C2 controls the transistor TR12 of the constant current circuit.
Although there is a delay in the input to TR12, the high-voltage switch circuit has a small resistance value of resistor R14, so the discharge time is shortened, and therefore the transistor TR
Delaying the on time of 12 does not have much effect.
However, the high-voltage switch circuit shown in FIG. 5 attempts to turn on the transistor TR12 only when the high-voltage switch changes from on to off, without actively using the capacitor C2.
この高圧スイツチ回路は第3図の回路における
プルアツプ抵抗R1の代りにMOS−FET T1
のドレインD側にPNP形のトランジスタTR14
とR11を直列接続し、また、トランジスタTR
14のベースと正電位Vhとの間に抵抗R15を
接続する。そして、制御信号入力端子cの入力と
ゲート制御入力端子gの入力とにより動作するア
ンド形のゲート回路G1を設け、また前記トラン
ジスタTR14の制御を行うべく該トランジスタ
TR14のベース側に抵抗R16を介してNPN
形のトランジスタTR15のコレクタを接続し、
エミツタを接地してこのトランジスタTR15の
オン、オフによりトランジスタTR14をオン、
オフさせることができるようにする。また、前記
ゲート回路G1の出力側とトランジスタTR15
のベースとを抵抗R17を介して接続し、ゲート
回路G1の出力によりトランジスタTR15をオ
ン、オフ制御できるようにしている。 This high voltage switch circuit uses a MOS-FET T1 instead of the pull-up resistor R1 in the circuit shown in Figure 3.
A PNP type transistor TR14 is placed on the drain D side of the
and R11 are connected in series, and the transistor TR
A resistor R15 is connected between the base of 14 and the positive potential Vh. Then, an AND-type gate circuit G1 is provided which is operated by the input of the control signal input terminal c and the input of the gate control input terminal g, and the transistor TR14 is controlled to control the transistor TR14.
NPN is connected to the base side of TR14 via resistor R16.
Connect the collector of the type transistor TR15,
By grounding the emitter and turning on and off this transistor TR15, the transistor TR14 is turned on.
Make it possible to turn it off. Further, the output side of the gate circuit G1 and the transistor TR15
The transistor TR15 is connected to the base of the transistor TR15 through a resistor R17, so that the transistor TR15 can be controlled on and off by the output of the gate circuit G1.
この回路構成によればゲート制御入力端子gが
Hレベルのとき、制御信号入力端子cにHレベル
の制御信号が入力されるとトランジスタTR11
はオンして、MOS−FET T1のゲート電位は
接地レベルとなり、従つてMOS−FET T1は
オフとなる。また、ゲート回路G1の出力はHレ
ベルとなり、これによりトランジスタTR15が
オンとなつて、トランジスタTR14のベース電
位が低くなり、トランジスタTR14はオンとな
つて大きな電流がR11,TR14を流れ、ダイ
オードD1のカソード電位が短い時間でVhとな
る。そのためダイオードD1はオフとなり、入力
端子aに入力される励振パルスはこのオフとなつ
たダイオードD1およびMOS−FET T1によ
り阻止される。 According to this circuit configuration, when the gate control input terminal g is at H level, when an H level control signal is input to the control signal input terminal c, the transistor TR11
is turned on, the gate potential of MOS-FET T1 becomes ground level, and therefore MOS-FET T1 is turned off. Further, the output of the gate circuit G1 becomes H level, which turns on the transistor TR15, lowers the base potential of the transistor TR14, turns on the transistor TR14, and causes a large current to flow through R11 and TR14, causing the diode D1 to turn on. The cathode potential becomes Vh in a short time. Therefore, the diode D1 is turned off, and the excitation pulse input to the input terminal a is blocked by the diode D1 and the MOS-FET T1, which are turned off.
また、制御信号入力端子cにLレベルの制御信
号が与えられるとトランジスタTR11はオフと
なり、これによつてMOS−FET T1はオンと
なる。 Further, when an L level control signal is applied to the control signal input terminal c, the transistor TR11 is turned off, thereby turning on the MOS-FET T1.
一方、ゲート回路G1は出力レベルがLとな
り、これによつてトランジスタTR15はオフと
なる。そして、これによりトランジスタTR14
もオフとなり、ダイオードD1のカソードに印加
されていたVhなる電位はトランジスタTR14に
よりしや断される。 On the other hand, the output level of the gate circuit G1 becomes L, thereby turning off the transistor TR15. And as a result, transistor TR14
is also turned off, and the potential Vh applied to the cathode of the diode D1 is cut off by the transistor TR14.
従つて、励振パルスはダイオードD1、MOS
−FET T1を通つて超音波振動素子Xtalに加え
られ、励振が行われる。 Therefore, the excitation pulse is applied to diode D1, MOS
- It is applied to the ultrasonic vibration element Xtal through FET T1, and excitation is performed.
ここで、アイソレーシヨンを考えてみると、前
述したようにダイオードのアイソレーシヨンはそ
の端子間容量、またMOS−FETのアイソレーシ
ヨンはドレイン・ソース間容量により定まるもの
で、この容量分を短時間に吸収できるようにして
f点のVhへのレベル回復を行わせ、ダイオード
のオフを高速に行い、Vhレベルへの回復後は正
電位Vhをしや断してMOS−FET T1によるし
や断を行うようにすれば正電位Vhの長時間の印
加を防ぐことができる。そのためには制御信号が
LレベルからHレベルに変るときにその立上りに
同期した短いパルスをゲート制御信号としてゲー
ト制御信号入力端子gに入力することによりトラ
ンジスタTR15を短い時間、オンさせ、バイア
ス抵抗R15,R16で定まるバイアス電圧のも
とで決定される定電流をトランジスタTR14よ
りダイオードD1のカソード側に流す。これによ
りf点でのVhレベルへの急速な回復が可能にな
る。 Now, considering isolation, as mentioned above, the isolation of a diode is determined by the capacitance between its terminals, and the isolation of a MOS-FET is determined by the capacitance between its drain and source. The level is recovered to Vh at point f by allowing absorption in a short time, the diode is turned off quickly, and after recovery to the Vh level, the positive potential Vh is quickly cut off and the MOS-FET T1 is used. By turning off the voltage, it is possible to prevent the positive potential Vh from being applied for a long time. To do this, when the control signal changes from L level to H level, a short pulse synchronized with the rise of the control signal is input as a gate control signal to the gate control signal input terminal g to turn on the transistor TR15 for a short time, and the bias resistor R15 is turned on for a short time. , R16, a constant current determined under the bias voltage determined by transistor TR14 is caused to flow from the transistor TR14 to the cathode side of the diode D1. This allows rapid recovery to the Vh level at point f.
第6図は本発明による高圧スイツチシステムの
1例でs1〜s128は前記高圧スイツチ回路
(例えば第5図で示したもの)であり、これら128
個の高圧スイツチ回路s1〜s128それぞれの
出力端子b1〜b128にそれぞれ超音波振動素
子X1〜X128が接続されている。a1〜a1
28は各々入力端子でこれら入力端子はそれぞれ
a1〜a128が独立しており、それぞれに高圧
の励振パルスが供給される。これらの高圧スイツ
チをオンにするかオフにするかは、制御信号入力
端子c1〜c128によつて決定され、それぞれ
のデータは128ビツトシフトレジスタRGによつ
て行われる。高圧スイツチ回路s1〜s128の
端子e1〜e128には直流電圧Vhが加えられ、
端子d1には制御するための電圧Vbが加えられ
る。g1〜g128には高圧スイツチがオンから
オフに変わるとき高速になるようなスピードアツ
プパルスが加えられる。尚、上記端子a1〜a1
28,b1〜b128,c1〜c128,d1〜
d128,e1〜e128,g1〜g128はそ
れぞれ第5図のa,b,c,d,e,gに対応す
るものである。 FIG. 6 shows an example of a high voltage switch system according to the present invention, and s1 to s128 are the high voltage switch circuits (for example, those shown in FIG. 5), and these 128
Ultrasonic vibration elements X1 to X128 are connected to the output terminals b1 to b128 of the high voltage switch circuits s1 to s128, respectively. a1~a1
Reference numerals 28 denote input terminals, and these input terminals a1 to a128 are independent, and a high voltage excitation pulse is supplied to each input terminal. Whether these high voltage switches are turned on or off is determined by control signal input terminals c1 to c128, and each data is processed by a 128-bit shift register RG. A DC voltage Vh is applied to the terminals e1 to e128 of the high voltage switch circuits s1 to s128,
A voltage Vb for control is applied to the terminal d1. A speed up pulse is added to g1 to g128 to increase the speed when the high pressure switch changes from on to off. In addition, the above terminals a1 to a1
28, b1~b128, c1~c128, d1~
d128, e1 to e128, and g1 to g128 correspond to a, b, c, d, e, and g in FIG. 5, respectively.
第7図は本発明による高圧スイツチシステムの
動作を示すタイミングチヤートである。128ビツ
トシフトレジスタRGは内部ラツチ付でクロツク
信号(第7図a)に同期したデータ信号(第7図
b)が128のクロツク順に蓄えられ、このデー
タは128のクロツクを受けると該128番目のクロツ
クに同期したストローブ(STROBE)信号(第
7図c)によつて出力端子c1〜c128に出力
される。(この波形は第7図d,eに128チヤンネ
ル中の代表としてc1,c2を表示しておく。第
7図fに示すf点の波形は、高圧スイツチがオン
からオフに変わるとき長い時定数を持つがオフか
らオンのときは短い時定数によることを示してい
る。そこで第7図gに示すようにゲート制御信号
入力端子gにストローブ信号に同期して、長い時
定数を十分カバーできるようなパルス、(スピー
ドアツプ;SPEED UP PULSE)を供給する。
このパルスはデータがHレベルのときは、第5図
のゲート回路G1を通つてトランジスタTR15
をオンしてトランジスタTR14に電流を流す。
データがLレベルのときはゲート回路G1でパル
スは阻止されて、トランジスタTR15はオフと
なり、従つてトランジスタTR14もオフとな
る。 FIG. 7 is a timing chart illustrating the operation of the high pressure switch system according to the present invention. The 128-bit shift register RG has an internal latch and stores the data signal (Fig. 7b) synchronized with the clock signal (Fig. 7a) in the order of 128 clocks, and when this data receives the 128th clock, the data signal (Fig. 7b) is stored in the 128th clock. A strobe (STROBE) signal (FIG. 7c) synchronized with the clock is outputted to output terminals c1 to c128. (This waveform is shown as c1 and c2 as representative of the 128 channels in Fig. 7 d and e.) The waveform at point f shown in Fig. 7 f shows a long time constant when the high voltage switch changes from on to off. However, when switching from off to on, the time constant is short.Therefore, as shown in Figure 7g, the gate control signal input terminal g is connected in synchronization with the strobe signal to sufficiently cover the long time constant. Provides a pulse, (SPEED UP PULSE).
When the data is at H level, this pulse passes through the gate circuit G1 in FIG.
is turned on and current flows through the transistor TR14.
When the data is at L level, the pulse is blocked by the gate circuit G1, the transistor TR15 is turned off, and therefore the transistor TR14 is also turned off.
従つて回路の消費電力は非常に少なくて済む。 Therefore, the power consumption of the circuit is very low.
前のデータがHレベルで今回もHレベルデータ
のときはゲート回路G1をパルスは通過するので
トランジスタTR15はオンされるが、f点の電
位はほとんどVhレベルに到達していることから
トランジスタTR14にはほとんど電流は流れな
い。 When the previous data was H level and this time it is also H level data, the pulse passes through gate circuit G1, so transistor TR15 is turned on, but since the potential at point f has almost reached Vh level, transistor TR14 is turned on. Almost no current flows.
このように本発明によれば高アイソレーシヨン
のスイツチ回路を得ることができるようになり画
像の品質をより向上させることができる。また超
音波振動素子に直流高電圧が加わることがないの
で、寄生振動による画像の劣化抑制ができる。ま
た、超音波振動素子に高直流電圧が加わることが
ないので安全であり、更には入力側から見た入力
容量を小さくすることができるため、多くのチヤ
ンネルを入力共通で使うことができる。また、静
動作時の消費電力を小さくすることができる他、
スイツチング時間を早くすることができるように
なる。 As described above, according to the present invention, a switch circuit with high isolation can be obtained, and the quality of images can be further improved. Furthermore, since no DC high voltage is applied to the ultrasonic transducer, image deterioration due to parasitic vibrations can be suppressed. Further, it is safe because no high DC voltage is applied to the ultrasonic transducer element, and furthermore, since the input capacitance seen from the input side can be reduced, many channels can be used as common inputs. In addition to reducing power consumption during static operation,
Switching time can be made faster.
[発明の効果]
以上詳述したように本発明は高電圧信号を通す
順方向接続されたダイオードと、このダイオード
のカソード側に接続され直流高電圧を該カソード
に印加するプルアツプ用の抵抗と、このプルアツ
プ用の抵抗に流れる電流を制御する制御手段と、
前記ダイオードのカソード側に接続され前記高電
圧信号のスイツチングを行つて高圧信号供給対象
である超音波振動素子に与える電界効果トランジ
スタとより構成し、電界効果トランジスタのスイ
ツチングによりダイオードのスイツチングを並行
して実施できるようにし、これによりダイオード
スイツチと電界効果トランジスタの長所を活か
し、短所を補うようにしたので、アイソレーシヨ
ンが良く、また、ダイオードを後段に電界効果ト
ランジスタを接続しているため、ダイオードに与
えるカツトオフ用の直流高電圧はこの電界効果ト
ランジスタによりカツトされ、従つて超音波振動
素子に直接加わることがなく、そのため寄生振動
による画像劣化を防止できるほか、安全性も高く
なり、スイツチングスピードを落とすことなく、
消費電力を少なくして発熱を防ぐなどの特徴を有
する高圧スイツチ回路を提供することができる。
特に、本発明ではダイオードスイツチと電界効果
トランジスタスイツチとを組み合わせた時に必要
となる高電圧プルアツプ抵抗(第4図および第5
図でのR11)の発熱の問題、および高圧スイツ
チがオフになる時のスイツチング速度の改善を図
るため、プルアツプ用の抵抗に流れる電流を制御
する制御手段を設けてあり、プルアツプ抵抗の値
を小さくすることにより、ダイオードスイツチの
オフを早くすると定常電流が多く流れてプルアツ
プ抵抗および電界効果トランジスタの発熱の原因
になるのを、高圧スイツチをオフにするときの電
流をこの制御手段で制御することで、ダイオード
スイツチのスイツチ速度を落とすことなく、発熱
を抑制することができる。[Effects of the Invention] As detailed above, the present invention includes a diode connected in the forward direction through which a high voltage signal passes, a pull-up resistor connected to the cathode side of this diode and applying a DC high voltage to the cathode, A control means for controlling the current flowing through the pull-up resistor;
A field effect transistor connected to the cathode side of the diode switches the high voltage signal and supplies it to the ultrasonic vibration element to which the high voltage signal is supplied, and the switching of the diode is performed in parallel by switching the field effect transistor. This makes it possible to take advantage of the strengths of diode switches and field effect transistors and compensate for their weaknesses, resulting in good isolation.Furthermore, since the field effect transistor is connected after the diode, it is possible to The applied DC high voltage for cutoff is cut off by this field effect transistor, and therefore is not applied directly to the ultrasonic transducer element, which prevents image deterioration due to parasitic vibrations, improves safety, and increases switching speed. without dropping it,
It is possible to provide a high voltage switch circuit having features such as reducing power consumption and preventing heat generation.
In particular, the present invention provides a high voltage pull-up resistor (see Figures 4 and 5) that is required when a diode switch and a field effect transistor switch are combined.
In order to solve the heat generation problem of R11) in the figure and to improve the switching speed when the high voltage switch is turned off, a control means is provided to control the current flowing through the pull-up resistor, and the value of the pull-up resistor can be reduced. By using this control means to control the current when the high voltage switch is turned off, it is possible to avoid the problem that when the diode switch is turned off earlier, a large amount of steady-state current flows, which causes heat generation in the pull-up resistor and field effect transistor. , heat generation can be suppressed without reducing the switching speed of the diode switch.
第1図、第2図は従来回路の一例を示す図、第
3図は本発明の基本的構成を示す回路図、第4
図、第5図は本発明の他の実施例を示す回路図、
第6図は本発明による回路の応用例を示すブロツ
ク図、第7図はその動作を説明するためのタイム
チヤートである。
D1……ダイオード、T1……MOS−FET、
R11〜R17……抵抗、TR11〜TR15…
…トランジスタ、G1……ゲート回路、C1,C
2……コンデンサ。
Figures 1 and 2 are diagrams showing an example of a conventional circuit, Figure 3 is a circuit diagram showing the basic configuration of the present invention, and Figure 4 is a diagram showing an example of a conventional circuit.
5 is a circuit diagram showing another embodiment of the present invention,
FIG. 6 is a block diagram showing an example of application of the circuit according to the present invention, and FIG. 7 is a time chart for explaining its operation. D1...Diode, T1...MOS-FET,
R11~R17...Resistance, TR11~TR15...
...Transistor, G1...Gate circuit, C1, C
2... Capacitor.
Claims (1)
と、このダイオードのカソード側に接続され、直
流高電圧を該カソードに印加するプルアツプ用の
抵抗と、 このプルアツプ用の抵抗に流れる電流を制御す
る制御手段と、 前記ダイオードのカソード側に接続され前記高
電圧信号のスイツチングを行つて高圧信号供給対
象に与える電界効果トランジスタとより構成した
ことを特徴とする高圧スイツチ回路。[Claims] 1. A diode connected in the forward direction through which a high-voltage signal passes; a pull-up resistor connected to the cathode side of this diode and applying a DC high voltage to the cathode; and a current flowing through the pull-up resistor. A high voltage switch circuit comprising: a control means for controlling current; and a field effect transistor connected to the cathode side of the diode to switch the high voltage signal and provide the high voltage signal to an object to be supplied with the high voltage signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213525A JPS60105318A (en) | 1983-11-14 | 1983-11-14 | High voltage switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213525A JPS60105318A (en) | 1983-11-14 | 1983-11-14 | High voltage switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60105318A JPS60105318A (en) | 1985-06-10 |
| JPH0478051B2 true JPH0478051B2 (en) | 1992-12-10 |
Family
ID=16640632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58213525A Granted JPS60105318A (en) | 1983-11-14 | 1983-11-14 | High voltage switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60105318A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114342A (en) * | 1977-03-16 | 1978-10-05 | Hitachi Ltd | Signal detection circuit |
| US4207769A (en) * | 1978-07-24 | 1980-06-17 | Hughes Aircraft Company | Change of angular acceleration sensor |
-
1983
- 1983-11-14 JP JP58213525A patent/JPS60105318A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60105318A (en) | 1985-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253338A (en) | Ultrasonic diagnostic equipment | |
| JPS6384531A (en) | Ultrasonic diagnostic apparatus | |
| JPH11290321A (en) | Ultrasound diagnostic equipment | |
| JPH0478051B2 (en) | ||
| JP2758226B2 (en) | Ultrasound diagnostic equipment | |
| US5144593A (en) | Integrated automatic control for ultrasonic proximity switches | |
| US5850129A (en) | Drive circuit for a three-phase brushless motor | |
| JPH1156839A (en) | Ultrasonic wave emitting pulse generating circuit and ultrasonic diagnostic system | |
| JP2900416B2 (en) | Ultrasound diagnostic equipment | |
| JPH0140489Y2 (en) | ||
| JP4024914B2 (en) | Ultrasonic diagnostic equipment | |
| JPH03155842A (en) | Ultrasonic scanner | |
| JPH074007Y2 (en) | Ultrasonic diagnostic equipment | |
| JP3970383B2 (en) | Switch circuit and ultrasonic diagnostic apparatus using the same | |
| JP2001318139A (en) | Signal transmission circuit and measuring device comprising the same | |
| JP3035456B2 (en) | Ultrasound diagnostic equipment | |
| US4195204A (en) | Signal mixer circuit | |
| JPH07288891A (en) | Transducer drive circuit for ultrasonic imaging device | |
| JPH0299042A (en) | Ultrasonic diagnostic apparatus | |
| JP3216372B2 (en) | Ultrasound diagnostic equipment | |
| JP2002065672A (en) | Ultrasonic diagnostic device | |
| JP2001313552A (en) | Electronic switch and ultrasonic wave image pickup device using it | |
| JP3337491B2 (en) | Ultrasound diagnostic equipment | |
| JPH02156933A (en) | Ultrasonic driving device | |
| JPH02111351A (en) | Transceiving circuit for ultrasonic diagnostic device |