JPH0478051B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は電子走査方式の超音波映像装置等に用
いる高圧スイツチ回路に関するものである。

［発明の技術的背景］ 電子走査方式の超音波映像装置は複数の超音波
振動素子を並設してなる例えばアレイ形の超音波
探触子（以下、プローブと云う）を用い、リニア
スキヤン形のものであれば、これら超音波振動素
子のうち隣接する所定個数の素子を一組としてこ
の一組の素子各々に対して超音波収束点位置に応
じた遅延時間を持たせた超音波励振パルスを夫々
与えて励振させて各々超音波を送信させ、この遅
延による送信超音波の位相差による干渉によりビ
ーム状にして送信し、そのビーム状超音波による
エコーを上記励振に供した超音波振動素子で捕え
て夫々電気信号に変換し、前記遅延時間に対応す
る時間分の遅延を与えた後、これらを加算し、時
間軸を揃えて超音波映像信号として表示装置に与
え、上記プローブにおける該超音波ビーム送信位
置に対応する表示装置画面位置に表示させる。そ
して、次に上記一組の超音波振動素子−ピツチ分
ずらした新たな一組の素子について上記のような
遅延を与えて励振させ、そのエコーを捕えて上記
のような遅延を与え、映像信号化して表示する。

このような制御を繰返すことによつて超音波ビ
ーム走査を行い、超音波像を得る。

また、セクタスキヤン方式のものは各超音波振
動素子に対し、超音波ビーム送信方向に応じた遅
延時間を持たせた超音波励振パルスを与え、超音
波送信を行わせるようにし、そのエコーを各々の
超音波振動素子で検出して電気信号に変換した
後、各々送信時の遅延時間に対応する遅延時間を
与えて遅延させ、そして加算して表示装置に与
え、上記プローブにおける該超音波ビーム送信位
置に対応する表示装置画面位置に表示させるよう
にしたもので、順次送信方向角度が変るように制
御することにより超音波ビームを電子的にセクタ
スキヤンさせるようにしたものである。

ところで上述のように電子走査方式の超音波映
像装置においては前記プローブとして複数の超音
波振動素子を並設したアレイ形のものを用いてい
るが近年においては分解能向上のため超音波振動
素子一つ一つの幅を狭くして超音波振動素子数を
増しており、そのため、次のような問題が生じて
いる。

その第一の点は超音波振動素子配列数が増加す
る分だけケーブルの芯数が増え、ケーブル自体が
太くなることである。

ケーブルが太くなると、信頼性が低下するとと
もにまた、ケーブルはプローブに直接接続されて
いるだけに操作性が非常に悪くなる。

第二の点は超音波振動素子には高圧の電気信号
を励振パルスとして与え超音波励振させるがその
励振パルスを発生させる回路であるパルサ回路が
上記プローブの構成超音波振動素子数分は必要で
あり、そのため、システムのコストが増大し、ま
たシステムも大形化してしまうことである。

しかし、例えばリニアスキヤン方式の場合、励
振すべき一組分の超音波振動素子数分のパルサ回
路を用意し、また、これらパルサ回路と各超音波
振動素子との間に高圧スイツチ回路を設け、この
高圧スイツチ回路を選択的に切替え制御して前記
励振すべき一組分の超音波振動素子と前記高圧ス
イツチ回路とを接続すればパルサ回路は少なくて
済み、しかも高圧スイツチ回路をプローブ内に設
ければケーブルの芯線の数もその分だけ少なくて
済むことになる。

ところで従来使用されている高圧スイツチとし
ては第１図、第２図のようなものがある。

第１図のものはダイオードスイツチ形のもので
あり、その動作原理を説明すれば次の通りであ
る。

すなわち図において、ａは超音波励振用の励振
パルスを入力する入力端子であり、ダイオードＤ
１のアノード側が接続されている。このダイオー
ドＤ１のカソード側ｂと接地点との間には超音波
振動素子Xtalが接続され、また、前記カソード
ｂは抵抗Ｒ２を介してNPN形のトランジスタ
TR１のコレクタ側ｅ点に接続されている。トラ
ンジスタTR１のエミツタ側は接地され、また、
ベース側は抵抗Ｒ３を介して制御信号入力端子ｃ
に接続されている。また前記ｅ点は抵抗Ｒ１を介
して正電位Vhの供給点ｄに接続されている。

このような構成において前記制御信号入力端子
ｃにはこのスイツチ回路のオン・オフ制御用の制
御信号が加えられる。今、ｃにＨレベルの信号が
印加されるとトランジスタTR１がオンし、その
エミツタ−コレクタ間が短絡する。これによりｅ
点が零電位となり、したがつてｂ点も零電位とな
る。そのため、前記入力端子ａに励振パルスが加
わるとダイオードＤ１は導通して正極性の励振パ
ルスが超音波振動素子Xtalに供給されることに
なる。また、ｃ点にＬレベルの信号が印加される
とトランジスタTR１はオフとなり、従つてｅ点
が正電位Vhとなつてｂ点も正電位Vhとなる。こ
れにより、ダイオードＤ１はオフとなり、超音波
振動素子Xtalに励振パルスは加わらなくなる。
以上が第１図の構成の説明である。

次に第２図の説明をする。この構成のものは
MOS−FETスイツチ形の高圧スイツチ回路であ
り、図におけるａは励振パルスの入力端子、また
ｂは出力端子である。端子ａ，ｂ間にはMOS−
FET（MOS形の電界効果トランジスタ）Ｔ１の
ドレインＤとソースＳがそれぞれ接続されてい
る。また出力端子ｂと接地点間には超音波振動素
子Xtalが接続されている。ｃは制御信号端子で
この端子は抵抗Ｒ２とコンデンサＣ１との並列接
続回路を介してNPN形トランジスタTR１のベ
ースに接続されており、従つて、制御信号入力端
子ｃがＨレベルになるとトランジスタTR１は短
絡状態となる。

尚、コンデンサＣ１はトランジスタTR１のオ
ン、オフのスピードアツプを図るためのものであ
る。

トランジスタTR１のコレクタ側は前記MOS−
FET Ｔ１のゲートＧに接続されており、また、
このMOS−FET Ｔ１のゲートＧ−ソースＳ間
にはアノード側をソース側としてバイアス設定用
のツエナーダイオードZD１が接続されている。

また、前記ゲートＧは抵抗Ｒ１を介して正極性
電位Vbが供給される端子ｄに接続される。Ｒ３
は超音波振動素子Xtalに並列に接続される抵抗
である。

このような構成において、制御信号端子ｃにＨ
レベルの信号が印加されると、トランジスタTR
１はオンとなり、従つてトランジスタTR１のエ
ミツタ電位は接地電位となつてMOS−FET Ｔ
１のゲート電位も接地電位となる。従つて、
MOS−FET Ｔ１はオフとなり、入力端子ａに
印加されている励振パルスはこのFETに阻止さ
れて超音波振動素子に印加されない。

制御信号入力端子ｃに印加されている電圧がＬ
レベルになるとトランジスタTR１はオフとな
り、従つてMOS−FET Ｔ１のゲート電位はVb
となり、MOS−FET Ｔ１は導通して入力端子
ａに印加されている励振パルスはこのMOS−
FET Ｔ１を介して超音波振動素子Xtalに供給さ
れることになる。

このようにして励振パルスのスイツチングを行
うことができる。

ここで、これら高圧スイツチ回路の長所、短所
を比較してみる。

まず第一にアイソレーシヨンについて考えてみ
る。アイソレーシヨンはスイツチがオフの時の入
力から出力子への漏れ、または出力から入力への
漏れを示すが、これはそれぞれダイオードＤ１の
端子間容量、MOS−FET Ｔ１のドレインＤ−
ソースＳ間容量によつて決定される。

一般にダイオードの端子間容量はMOS−FET
Ｔに比べて小さく、アイソレーシヨンに関しては
ダイオードスイツチ形の方が良い。

すなわち、通常、高圧スイツチ回路は数チヤン
ネルずつまとめ、入力側でコモン（COMMON）
にして使用する。例えば、３チヤンネルの入力を
コモンにして、その中の１チヤンネルのみがオン
で他はオフであるような使い方をする。

そのとき、オフ時の容量が大きいと高周波成分
が吸収されて受信信号が小さくなる恐れがあり、
この点でMOS−FET形に比べ、ダイオードスイ
ツチ形が有利である。また、超音波振動素子から
みた問題として高圧パルス以外に超音波振動素子
に直接加わる直流電圧の大きさがある。

この点についてはダイオードスイツチ形の方は
ダイオードのスイツチングのために直流正電位
Vhを使用しており、これがダイオードのアノー
ド側に印加され、しかもこのアノードには超音波
振動素子が接続されていることからこの直流正電
位が直接加わることになり、問題である。

一方、MOS−FET形のものではこのような直
流正電位をMOS−FETに使用しないので、上述
のような問題は生じない。超音波振動素子に直流
高電圧が直接加わることは安全上からも問題であ
り、また、制御信号で高電圧が作用することにな
つて、高電圧の励振パルスを与えなくとも高電圧
のパルスを与えたことと同じことになり、これに
よつて、位相を制御されていない音響信号が現わ
れて、映像上で雑音となる可能性がある。また、
超音波振動素子の寿命から考えても超音波振動素
子に加わる直流電圧はできるだけ低いほうが良
い。

また高電圧が不必要であるものはシステム構成
上からも有利であり、この点に関してはMOS−
FETスイツチ形の方が優れている。

このように、いずれの方式も一長一短であり、
両者の特徴を合せもつた高圧スイツチ回路が望ま
れる。

［発明の目的］ 本発明は上記の事情に鑑みて成されたものであ
り、アイソレーシヨンが良く、また、入力容量が
小さく、しかも超音波振動素子に高電圧の加わら
ない高圧スイツチ回路を提供することを目的とす
る。

［発明の概要］ すなわち、本発明は上記目的を達成するため、
高電圧信号を通す順方向接続されたダイオード
と、このダイオードのカソード側に接続され直流
高電圧を印加するプルアツプ用の抵抗と、このプ
ルアツプ用の抵抗に流れる電流を制御する制御手
段と、前記ダイオードのカソード側に接続され前
記高電圧信号のスイツチングを行つて高圧信号供
給対象である超音波振動子に与える電界効果トラ
ンジスタとより構成し、ダイオードと電界効果ト
ランジスタによるスイツチ回路を併用することに
よつて両者の欠点を補間し合うようにする。

［発明の実施例］ 以下、本発明の一実施例について図面を参照し
ながら説明する。

第３図は本発明による高圧スイツチ回路の基本
構成を示す図である。図からわかるようにこの回
路は第２図で説明したMOS−FET形の従来回路
の入力端子ａとMOS−FET Ｔ１のドレインＤ
との間にダイオードＤ１を順方向直列に接続した
ものである。

このような構成において、制御信号端子ｃにＨ
レベルの信号が印加されると、トランジスタTR
１はオンとなり、従つて、トランジスタTR１の
エミツタ電位は接地電位となつてMOS−FET
Ｔ１のゲート電位も接地電位となる。従つて、
MOS−FET Ｔ１はオフとなり、そのため、正
電位VhがダイオードＤ１のカソード側に加わり、
ダイオードＤ１はオフとなり、入力端子ａに印加
されている励振パルスはこのダイオードＤ１と
MOS−FET Ｔ１に阻止されて超音波振動素子
に印加されない。

制御信号端子ｃに印加されている電圧がＬレベ
ルになるとトランジスタTR１はオフとなり、従
つて、MOS−FET Ｔ１のゲート電位はVbとな
り、MOS−FET Ｔ１は導通して入力端子ａに
印加されている励振パルスはこのダイオードＤ１
のカソードＤ１側の電位が抵抗Ｒ１，Ｒ４の分圧
比で定まる電位に下がるため、ダイオードＤ１は
オンとなり、このダイオードＤ１及びMOS−
FET Ｔ１を介して超音波振動素子Xtalに供給さ
れることになる。

このようにして励振パルスのスイツチングを行
うことができる。

この回路においてはダイオード及びMOS−
FETを用いていることから前述のような両者の
長所を合わせ持ち、しかもその短所を補うことが
できる。

ところで、この回路においてMOS−FET Ｔ
１のドレインＤには高圧の正電位Vhダイオード
Ｄ１のカソードに供給するためのプルアツプ抵抗
Ｒ１が接続されており、この抵抗Ｒ１を介して高
圧スイツチがオンの間、常に電流が流れることに
なる。この抵抗Ｒ１は高圧スイツチがオン状態の
時、電力損失が約Vh²／Ｒ１で与えられる。

そして、この回路ではVhが大きいため、Ｒ１
を大きくしないと電力損失が大きくなる。しか
し、Ｒ１を大きくするとMOS−FET Ｔ１のド
レインＤから見た容量が大きく、ｆ点の電位が
Vhのレベルになかなか回復せず、ダイオードＤ
１をオフすることができない。そこで、抵抗Ｒ１
の抵抗値を小さくして電力損失を小さくしても、
ｆ点の電位がVhのレベルにすぐに回復するよう、
すなわち、消費電力を小さく、且つ、スイツチス
ピードを減らさないよう、第４図のようにプルア
ツプ抵抗Ｒ１１に直列にトランジスタを接続して
構成する。すなわち、この回路は第３図の回路に
更にトランジスタTR１２を付加し定電流回路構
成にして、高圧スイツチがオンのときは、トラン
ジスタTR１２がある一定電流以上流れないよう
にバイアス電圧を抵抗Ｒ１６及びＲ１５で設定す
るようにするものである。しかし、定電流の値が
小さいとやはり、ｆ点のVhレベルの回復時間が
大きくなる。そこでトランジスタTR１２のベー
スとMOS−FET Ｔ１のゲートＧの間に直列に
コンデンサＣ２を接続することによつて、トラン
ジスタTR１１がオフからオンになるときの立下
がりパルスをトランジスタTR１２のベースに加
えて、このトランジスタTR１２のコレクタ電流
を制御してｆ点の充電電圧の上昇時間を早くする
ようにしたものである。すなわち、高圧スイツチ
がオンからオフになるときにのみ、大きな電流を
流し、ｆ点のVhレベルへの回復を早くして、高
圧スイツチの動作を早くするようにしている。

なお、高圧スイツチがオフかオンになるとき、
コンデンサＣ２を通して定電流回路のトランジス
タTR１２に、正方向のパルスを供給する際にこ
のコンデンサＣ２により該パルスのトランジスタ
TR１２への入力の遅れが生ずるが高圧スイツチ
回路は抵抗Ｒ１４の抵抗値が小さいことから放電
時間が小さくなり、そのため、トランジスタTR
１２のオン時間を遅らせてもあまり影響はない。
しかし、ここで積極的にコンデンサＣ２を使わず
に、高圧スイツチがオンがオフに変化するときに
のみトランジスタTR１２をオン状態にしようと
したものが第５図に示す高圧スイツチ回路であ
る。

この高圧スイツチ回路は第３図の回路における
プルアツプ抵抗Ｒ１の代りにMOS−FET Ｔ１
のドレインＤ側にPNP形のトランジスタTR１４
とＲ１１を直列接続し、また、トランジスタTR
１４のベースと正電位Vhとの間に抵抗Ｒ１５を
接続する。そして、制御信号入力端子ｃの入力と
ゲート制御入力端子ｇの入力とにより動作するア
ンド形のゲート回路Ｇ１を設け、また前記トラン
ジスタTR１４の制御を行うべく該トランジスタ
TR１４のベース側に抵抗Ｒ１６を介してNPN
形のトランジスタTR１５のコレクタを接続し、
エミツタを接地してこのトランジスタTR１５の
オン、オフによりトランジスタTR１４をオン、
オフさせることができるようにする。また、前記
ゲート回路Ｇ１の出力側とトランジスタTR１５
のベースとを抵抗Ｒ１７を介して接続し、ゲート
回路Ｇ１の出力によりトランジスタTR１５をオ
ン、オフ制御できるようにしている。

この回路構成によればゲート制御入力端子ｇが
Ｈレベルのとき、制御信号入力端子ｃにＨレベル
の制御信号が入力されるとトランジスタTR１１
はオンして、MOS−FET Ｔ１のゲート電位は
接地レベルとなり、従つてMOS−FET Ｔ１は
オフとなる。また、ゲート回路Ｇ１の出力はＨレ
ベルとなり、これによりトランジスタTR１５が
オンとなつて、トランジスタTR１４のベース電
位が低くなり、トランジスタTR１４はオンとな
つて大きな電流がＲ１１，TR１４を流れ、ダイ
オードＤ１のカソード電位が短い時間でVhとな
る。そのためダイオードＤ１はオフとなり、入力
端子ａに入力される励振パルスはこのオフとなつ
たダイオードＤ１およびMOS−FET Ｔ１によ
り阻止される。

また、制御信号入力端子ｃにＬレベルの制御信
号が与えられるとトランジスタTR１１はオフと
なり、これによつてMOS−FET Ｔ１はオンと
なる。

一方、ゲート回路Ｇ１は出力レベルがＬとな
り、これによつてトランジスタTR１５はオフと
なる。そして、これによりトランジスタTR１４
もオフとなり、ダイオードＤ１のカソードに印加
されていたVhなる電位はトランジスタTR１４に
よりしや断される。

従つて、励振パルスはダイオードＤ１、MOS
−FET Ｔ１を通つて超音波振動素子Xtalに加え
られ、励振が行われる。

ここで、アイソレーシヨンを考えてみると、前
述したようにダイオードのアイソレーシヨンはそ
の端子間容量、またMOS−FETのアイソレーシ
ヨンはドレイン・ソース間容量により定まるもの
で、この容量分を短時間に吸収できるようにして
ｆ点のVhへのレベル回復を行わせ、ダイオード
のオフを高速に行い、Vhレベルへの回復後は正
電位Vhをしや断してMOS−FET Ｔ１によるし
や断を行うようにすれば正電位Vhの長時間の印
加を防ぐことができる。そのためには制御信号が
ＬレベルからＨレベルに変るときにその立上りに
同期した短いパルスをゲート制御信号としてゲー
ト制御信号入力端子ｇに入力することによりトラ
ンジスタTR１５を短い時間、オンさせ、バイア
ス抵抗Ｒ１５，Ｒ１６で定まるバイアス電圧のも
とで決定される定電流をトランジスタTR１４よ
りダイオードＤ１のカソード側に流す。これによ
りｆ点でのVhレベルへの急速な回復が可能にな
る。

第６図は本発明による高圧スイツチシステムの
１例でｓ１〜ｓ１２８は前記高圧スイツチ回路
（例えば第５図で示したもの）であり、これら128
個の高圧スイツチ回路ｓ１〜ｓ１２８それぞれの
出力端子ｂ１〜ｂ１２８にそれぞれ超音波振動素
子Ｘ１〜Ｘ１２８が接続されている。ａ１〜ａ１
２８は各々入力端子でこれら入力端子はそれぞれ
ａ１〜ａ１２８が独立しており、それぞれに高圧
の励振パルスが供給される。これらの高圧スイツ
チをオンにするかオフにするかは、制御信号入力
端子ｃ１〜ｃ１２８によつて決定され、それぞれ
のデータは128ビツトシフトレジスタRGによつ
て行われる。高圧スイツチ回路ｓ１〜ｓ１２８の
端子ｅ１〜ｅ１２８には直流電圧Vhが加えられ、
端子ｄ１には制御するための電圧Vbが加えられ
る。ｇ１〜ｇ１２８には高圧スイツチがオンから
オフに変わるとき高速になるようなスピードアツ
プパルスが加えられる。尚、上記端子ａ１〜ａ１
２８，ｂ１〜ｂ１２８，ｃ１〜ｃ１２８，ｄ１〜
ｄ１２８，ｅ１〜ｅ１２８，ｇ１〜ｇ１２８はそ
れぞれ第５図のａ，ｂ，ｃ，ｄ，ｅ，ｇに対応す
るものである。

第７図は本発明による高圧スイツチシステムの
動作を示すタイミングチヤートである。128ビツ
トシフトレジスタRGは内部ラツチ付でクロツク
信号（第７図ａ）に同期したデータ信号（第７図
ｂ）が１２８のクロツク順に蓄えられ、このデー
タは128のクロツクを受けると該128番目のクロツ
クに同期したストローブ（STROBE）信号（第
７図ｃ）によつて出力端子ｃ１〜ｃ１２８に出力
される。（この波形は第７図ｄ，ｅに128チヤンネ
ル中の代表としてｃ１，ｃ２を表示しておく。第
７図ｆに示すｆ点の波形は、高圧スイツチがオン
からオフに変わるとき長い時定数を持つがオフか
らオンのときは短い時定数によることを示してい
る。そこで第７図ｇに示すようにゲート制御信号
入力端子ｇにストローブ信号に同期して、長い時
定数を十分カバーできるようなパルス、（スピー
ドアツプ；SPEED UP PULSE）を供給する。
このパルスはデータがＨレベルのときは、第５図
のゲート回路Ｇ１を通つてトランジスタTR１５
をオンしてトランジスタTR１４に電流を流す。
データがＬレベルのときはゲート回路Ｇ１でパル
スは阻止されて、トランジスタTR１５はオフと
なり、従つてトランジスタTR１４もオフとな
る。

従つて回路の消費電力は非常に少なくて済む。

前のデータがＨレベルで今回もＨレベルデータ
のときはゲート回路Ｇ１をパルスは通過するので
トランジスタTR１５はオンされるが、ｆ点の電
位はほとんどVhレベルに到達していることから
トランジスタTR１４にはほとんど電流は流れな
い。

このように本発明によれば高アイソレーシヨン
のスイツチ回路を得ることができるようになり画
像の品質をより向上させることができる。また超
音波振動素子に直流高電圧が加わることがないの
で、寄生振動による画像の劣化抑制ができる。ま
た、超音波振動素子に高直流電圧が加わることが
ないので安全であり、更には入力側から見た入力
容量を小さくすることができるため、多くのチヤ
ンネルを入力共通で使うことができる。また、静
動作時の消費電力を小さくすることができる他、
スイツチング時間を早くすることができるように
なる。

［発明の効果］ 以上詳述したように本発明は高電圧信号を通す
順方向接続されたダイオードと、このダイオード
のカソード側に接続され直流高電圧を該カソード
に印加するプルアツプ用の抵抗と、このプルアツ
プ用の抵抗に流れる電流を制御する制御手段と、
前記ダイオードのカソード側に接続され前記高電
圧信号のスイツチングを行つて高圧信号供給対象
である超音波振動素子に与える電界効果トランジ
スタとより構成し、電界効果トランジスタのスイ
ツチングによりダイオードのスイツチングを並行
して実施できるようにし、これによりダイオード
スイツチと電界効果トランジスタの長所を活か
し、短所を補うようにしたので、アイソレーシヨ
ンが良く、また、ダイオードを後段に電界効果ト
ランジスタを接続しているため、ダイオードに与
えるカツトオフ用の直流高電圧はこの電界効果ト
ランジスタによりカツトされ、従つて超音波振動
素子に直接加わることがなく、そのため寄生振動
による画像劣化を防止できるほか、安全性も高く
なり、スイツチングスピードを落とすことなく、
消費電力を少なくして発熱を防ぐなどの特徴を有
する高圧スイツチ回路を提供することができる。
特に、本発明ではダイオードスイツチと電界効果
トランジスタスイツチとを組み合わせた時に必要
となる高電圧プルアツプ抵抗（第４図および第５
図でのＲ１１）の発熱の問題、および高圧スイツ
チがオフになる時のスイツチング速度の改善を図
るため、プルアツプ用の抵抗に流れる電流を制御
する制御手段を設けてあり、プルアツプ抵抗の値
を小さくすることにより、ダイオードスイツチの
オフを早くすると定常電流が多く流れてプルアツ
プ抵抗および電界効果トランジスタの発熱の原因
になるのを、高圧スイツチをオフにするときの電
流をこの制御手段で制御することで、ダイオード
スイツチのスイツチ速度を落とすことなく、発熱
を抑制することができる。

【図面の簡単な説明】

第１図、第２図は従来回路の一例を示す図、第
３図は本発明の基本的構成を示す回路図、第４
図、第５図は本発明の他の実施例を示す回路図、
第６図は本発明による回路の応用例を示すブロツ
ク図、第７図はその動作を説明するためのタイム
チヤートである。 Ｄ１……ダイオード、Ｔ１……MOS−FET、
Ｒ１１〜Ｒ１７……抵抗、TR１１〜TR１５…
…トランジスタ、Ｇ１……ゲート回路、Ｃ１，Ｃ
２……コンデンサ。

Claims (1)

1. 【特許請求の範囲】 １ 高圧信号を通す順方向接続されたダイオード
   と、このダイオードのカソード側に接続され、直
   流高電圧を該カソードに印加するプルアツプ用の
   抵抗と、 このプルアツプ用の抵抗に流れる電流を制御す
   る制御手段と、 前記ダイオードのカソード側に接続され前記高
   電圧信号のスイツチングを行つて高圧信号供給対
   象に与える電界効果トランジスタとより構成した
   ことを特徴とする高圧スイツチ回路。