JPH047876A - Thin film transistor - Google Patents

Thin film transistor

Info

Publication number
JPH047876A
JPH047876A JP10990190A JP10990190A JPH047876A JP H047876 A JPH047876 A JP H047876A JP 10990190 A JP10990190 A JP 10990190A JP 10990190 A JP10990190 A JP 10990190A JP H047876 A JPH047876 A JP H047876A
Authority
JP
Japan
Prior art keywords
film
gate electrode
tantalum
source
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10990190A
Other languages
Japanese (ja)
Inventor
Masakatsu Sato
正勝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10990190A priority Critical patent/JPH047876A/en
Publication of JPH047876A publication Critical patent/JPH047876A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To improve the breakdown strength of a gate insulating film, and prevent the disconnection of source/drain electrodes, by pattern forming a gate electrode and a tantalum oxide film by selectively oxidizing a tantalum film. CONSTITUTION:A gate electrode 2 is patterned and formed by selectively oxidizing a tantalum film 3 stuck on an insulative substrate 1. Hence, differently from the case that the gate electrode is formed by eliminating an unnecessary Ta film, the Ta film 3 in the part except the gate electrode 2 is left as a Ta2O3 film. Hence a step-difference part is not formed between the gate electrode and the Ta2O3 film in the part except the gate electrode, so that the step coverage of a gate insulating film 4 and source/drain electrodes 7, 8, which are formed in order on the gate electrode and the Ta2O3 film, can be improved. Thereby the breakdown strength of the gate insulating film can be improved, and the disconnection of the source drain electrodes can be prevented.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は非晶質シリコンを使用した逆スタガード構造の
薄膜トランジスタに関し、特に、信頼性が高い薄膜トラ
ンジスタに関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a thin film transistor with an inverted staggered structure using amorphous silicon, and particularly to a highly reliable thin film transistor.

[従来の技術] 第3図は従来の逆スタガード構造のNチャネル薄膜トラ
ンジスタの一例を示す断面図である。
[Prior Art] FIG. 3 is a cross-sectional view showing an example of a conventional N-channel thin film transistor having an inverted staggered structure.

この第3図に示すように、ガラス基板11」二にはCr
、Ta又はNiCr等からなるゲート電極12がエツチ
ングによりパターン形成されている。
As shown in FIG. 3, the glass substrate 11'' is made of Cr.
A gate electrode 12 made of , Ta, NiCr, or the like is patterned by etching.

このゲート電極12及びガラス基板11上にはシリコン
酸化膜又はシリコン窒化膜等からなるゲート絶縁膜14
が被着されている。ゲート絶縁膜14上には真性半導体
である非晶質シリコン膜15が被着されていて、この非
晶質シリコン膜15はゲート電極12の直上域に凹部が
形成されている。
A gate insulating film 14 made of a silicon oxide film, a silicon nitride film, etc. is provided on the gate electrode 12 and the glass substrate 11.
is covered. An amorphous silicon film 15, which is an intrinsic semiconductor, is deposited on the gate insulating film 14, and a recessed portion is formed in the amorphous silicon film 15 directly above the gate electrode 12.

この凹部により分離される非晶質シリコン膜15の表面
の2領域には夫々N型不純物を高濃度に添加することに
よりN3型非晶質シリコン領域16が選択的に形成され
ている。このN+型非晶質シリコン領域16はソース・
ドレイン領域となる。
N3-type amorphous silicon regions 16 are selectively formed in two regions on the surface of the amorphous silicon film 15 separated by the recessed portions by doping N-type impurities at a high concentration. This N+ type amorphous silicon region 16 serves as a source.
This becomes the drain region.

更に N +型非晶質シリコン領域16上にはソース電
極17及びドレイン電極18が選択的に形成されている
Further, a source electrode 17 and a drain electrode 18 are selectively formed on the N + type amorphous silicon region 16.

[発明が解決しようとする課題] しかしながら、上述した従来の薄膜トランジスタにおい
ては、ゲート電極12の断面形状をテーパ状に加工する
ことが困難であるため、ゲート電極12の段差部により
ゲート絶縁膜14、ソース電極17及びドレイン電極1
8のステップカバレージが悪くなる。このため、ゲート
絶縁膜14の耐圧が低下すると共に、ソース電極17及
びドレイン電極18の断線により薄膜トランジスタの製
造歩留りが低下するという問題点がある。また、ガラス
基板11に含まれるアルカリ金属による汚染によってト
ランジスタ特性のドリフトを引き起こすという問題点が
ある。
[Problems to be Solved by the Invention] However, in the conventional thin film transistor described above, it is difficult to process the cross-sectional shape of the gate electrode 12 into a tapered shape. Source electrode 17 and drain electrode 1
8's step coverage becomes worse. Therefore, there are problems in that the withstand voltage of the gate insulating film 14 is lowered, and the manufacturing yield of the thin film transistor is lowered due to disconnection of the source electrode 17 and drain electrode 18. Further, there is a problem in that contamination by alkali metals contained in the glass substrate 11 causes drift in transistor characteristics.

本発明はかかる問題点に鑑みてなされたものであって、
ステップカバレージを改善することができると共に、絶
縁基板に含まれるアルカリ金属による汚染を防止するこ
とができる薄膜トランジスタを提供することを目的とす
る。
The present invention has been made in view of such problems, and includes:
An object of the present invention is to provide a thin film transistor that can improve step coverage and prevent contamination by alkali metals contained in an insulating substrate.

[課題を解決するための手段] 本発明に係る薄膜トランジスタは、絶縁基板上に被着さ
れたタンタル膜を選択的に酸化することによりパターン
形成されたゲート電極及びタンタル酸化膜と、このゲー
ト電極及び前記タンタル酸化膜上に被着されたゲート絶
縁膜と、このゲート絶縁膜上に被着された非晶質シリコ
ン膜と、この非晶質シリコン膜の表面に選択的に配置さ
れたソース・ドレイン領域と、このソース・ドレイン領
域上に設けられたソース・ドレイン電極とを有すること
を特徴とする。
[Means for Solving the Problems] A thin film transistor according to the present invention includes a gate electrode and a tantalum oxide film patterned by selectively oxidizing a tantalum film deposited on an insulating substrate, and a gate electrode and a tantalum oxide film. A gate insulating film deposited on the tantalum oxide film, an amorphous silicon film deposited on the gate insulating film, and a source/drain selectively disposed on the surface of the amorphous silicon film. and source/drain electrodes provided on the source/drain regions.

[作用コ 本発明においては、ゲート電極は絶縁基板上に被着され
たタンタル膜(Ta膜)を選択的に酸化することにより
パターン形成されている。このため、従来のように不要
なTa膜を除去することによりゲート電極を形成する場
合とは異なって、ゲート電極以外の部分のTa膜がタン
タル酸化膜(Ta203膜)として残留している。従っ
て、前記ゲート電極とそれ以外の部分のTa2O3膜と
の間に段差部が形成されることがないので、前記ゲート
電極及び前記Ta2O3膜上に順次形成されるゲート絶
縁膜及びソース・ドレイン電極のステップカバレージを
改善することができる。これにより、前記ゲート絶縁膜
の耐圧を向上させることができると共に、前記ソース・
ドレイン電極の断線等を防止することができ、薄膜トラ
ンジスタの製造歩留りを向上させることができる。
[Function] In the present invention, the gate electrode is patterned by selectively oxidizing a tantalum film (Ta film) deposited on an insulating substrate. Therefore, unlike the conventional case where the gate electrode is formed by removing unnecessary Ta film, the Ta film in the portion other than the gate electrode remains as a tantalum oxide film (Ta203 film). Therefore, since no step is formed between the gate electrode and the Ta2O3 film in other parts, the gate insulating film and the source/drain electrodes, which are sequentially formed on the gate electrode and the Ta2O3 film, Step coverage can be improved. Thereby, the withstand voltage of the gate insulating film can be improved, and the source
Disconnection of the drain electrode, etc. can be prevented, and the manufacturing yield of thin film transistors can be improved.

また、Ta膜及びTaz 03膜はNa等のアルカリ金
属に対してバリア性を有しているため、前記絶縁基板と
前記ゲート絶縁膜との間に前記ゲート電極(Ta膜)及
び前記Ta2O3膜を介在させることにより、絶縁基板
に含まれるアルカリ金属による汚染を防止することがで
きる。このため、トランジスタ特性のドリフトを防止す
ることができ、薄膜トランジスタの信頼性を向上させる
ことができる。更に、前記絶縁基板として、高価な無ア
ルカリガラス基板等を使用する必要がないので、製造コ
ストを低減することもできる。
Furthermore, since the Ta film and the Taz 03 film have barrier properties against alkali metals such as Na, the gate electrode (Ta film) and the Ta2O3 film are placed between the insulating substrate and the gate insulating film. By intervening, contamination by alkali metals contained in the insulating substrate can be prevented. Therefore, drift in transistor characteristics can be prevented, and reliability of the thin film transistor can be improved. Furthermore, since it is not necessary to use an expensive alkali-free glass substrate or the like as the insulating substrate, manufacturing costs can also be reduced.

なお、本発明においては、前記タンタル膜は膜厚が10
00乃至2000人であることが好ましい。また、前記
タンタル膜の選択的酸化処理は、前記タンタル膜上に被
着されたフォトレジスト膜をマスクとして前記タンタル
膜を選択的に陽極化成処理することが好ましい。この場
合、所望のゲート電極を容易に形成することができる。
In addition, in the present invention, the tantalum film has a film thickness of 10
Preferably, the number is 00 to 2000 people. Further, in the selective oxidation treatment of the tantalum film, it is preferable that the tantalum film is selectively anodized using a photoresist film deposited on the tantalum film as a mask. In this case, a desired gate electrode can be easily formed.

[実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。
[Embodiments] Next, embodiments of the present invention will be described with reference to the accompanying drawings.

第1図は本発明の第1の実施例に係るNチャネル薄膜ト
ランジスタを示す断面図である。
FIG. 1 is a sectional view showing an N-channel thin film transistor according to a first embodiment of the present invention.

第1図に示すように、先ず、ガラス基板1上に膜厚が例
えば1000乃至2000人のタンタル膜(Ta膜)を
被着し、フォトリソグラフィ技術を使用して前記Ta膜
上にフォトレジスト膜(図示せず)ヲパターン形成する
。そして、このフォトレジスト膜をバリアとして前記T
a膜を選択的に陽極化成処理することにより、ゲート電
極2及びTa2O3膜3がパターン形成されている。こ
のゲート電極2及びTa2O3膜3上にはゲート絶縁膜
4が被着されている。ゲート絶縁膜4上には非晶質シリ
コン膜5が被着されていて、この非晶質シリコン膜5は
ゲート電極2の直上域に凹部が形成されている。この凹
部により分離される非晶質シリコン膜5の表面の2領域
には夫々N型不純物を高濃度に添加することによりN+
型型具晶質シリコン領域6選択的に形成されている。こ
のN+型型具晶質シリコン領域6ソース・ドレイン領域
となる。更に、N++非晶質シリコン領域6上にはソー
ス電極7及びドレイン電極8が選択的に形成されている
As shown in FIG. 1, first, a tantalum film (Ta film) having a film thickness of, for example, 1,000 to 2,000 is deposited on a glass substrate 1, and a photoresist film is deposited on the Ta film using photolithography. (not shown) A pattern is formed. Then, using this photoresist film as a barrier, the T
The gate electrode 2 and the Ta2O3 film 3 are patterned by selectively anodizing the a film. A gate insulating film 4 is deposited on the gate electrode 2 and the Ta2O3 film 3. An amorphous silicon film 5 is deposited on the gate insulating film 4, and a recess is formed in the amorphous silicon film 5 directly above the gate electrode 2. The two regions on the surface of the amorphous silicon film 5 separated by this recess are doped with N+ impurities at a high concentration.
A molded concrete crystalline silicon region 6 is selectively formed. This N+ type crystalline silicon region 6 becomes a source/drain region. Furthermore, a source electrode 7 and a drain electrode 8 are selectively formed on the N++ amorphous silicon region 6.

このように構成される薄膜トランジスタにおいては、従
来のように不要なTa膜を除去してゲート電極を形成す
る場合とは異なって、ゲート電極2はTa膜を陽極化成
することによりパターン形成され、それ以外の部分のT
a膜がTa2O3膜3として残留している。このため、
ゲート電極2とそれ以外の部分のTa20a膜3との間
に段差部が形成されることがないので、ゲート電極2及
びTazO+膜3上に順次形成されるゲート絶縁膜4、
ソース電極7及びドレイン電極8のステップカバレージ
を改善することができる。これにより、ゲート絶縁膜4
の耐圧を向上させることができると共に、ソース電極7
及びドレイン電極8の段切れ等を防止することができ、
薄膜トランジスタの製造歩留りを向上させることができ
る。
In the thin film transistor constructed in this way, unlike the conventional case where the gate electrode is formed by removing unnecessary Ta film, the gate electrode 2 is patterned by anodizing the Ta film, and the gate electrode 2 is patterned by anodizing the Ta film. T in other parts
The a film remains as the Ta2O3 film 3. For this reason,
Since no step portion is formed between the gate electrode 2 and the Ta20a film 3 in other parts, the gate insulating film 4, which is sequentially formed on the gate electrode 2 and the TazO+ film 3,
The step coverage of the source electrode 7 and drain electrode 8 can be improved. As a result, the gate insulating film 4
The withstand voltage of the source electrode 7 can be improved.
And it is possible to prevent the drain electrode 8 from breaking, etc.
The manufacturing yield of thin film transistors can be improved.

また、Ta膜及びTa2O3膜はNa等のアルカリ金属
に対してバリア性を有しているため、ガラス基板1とゲ
ート絶縁膜4との間にゲート電極(Ta膜)2及びTa
2O3膜3を介在させることにより、ガラス基板1に含
まれるアルカリ金属による汚染を防止することができる
。このため、トランジスタ特性のドリフトを防止するこ
とができ、薄膜トランジスタの信頼性を向上させること
ができる。
Furthermore, since the Ta film and the Ta2O3 film have barrier properties against alkali metals such as Na, the gate electrode (Ta film) 2 and the Ta film are provided between the glass substrate 1 and the gate insulating film 4.
By interposing the 2O3 film 3, contamination by alkali metals contained in the glass substrate 1 can be prevented. Therefore, drift in transistor characteristics can be prevented, and reliability of the thin film transistor can be improved.

第2図は本発明の第2の実施例に係るNチャネル薄膜ト
ランジスタを示す断面図である。第2図において第1図
と同一物には同一符号を付してその部分の詳細な説明は
省略する。
FIG. 2 is a sectional view showing an N-channel thin film transistor according to a second embodiment of the present invention. In FIG. 2, the same parts as in FIG. 1 are given the same reference numerals, and detailed explanations of those parts will be omitted.

ガラス基板1上にTa膜を被着し、パターン形成された
フォトレジスト膜(図示せず)をバリアとしてこのTa
膜を選択的に陽極化成処理することにより、ゲート電極
2及びTa2O3膜3aがパターン形成されている。そ
して、前記フォトレジスト膜を除去した後、陽極化成に
よりゲート電極2の表面を酸化することにより、このゲ
ート電極2上にもTa2o3膜3aが形成されている。
A Ta film is deposited on the glass substrate 1, and this Ta film is coated using a patterned photoresist film (not shown) as a barrier.
The gate electrode 2 and the Ta2O3 film 3a are patterned by selectively anodizing the film. After removing the photoresist film, the surface of the gate electrode 2 is oxidized by anodization, thereby forming a Ta2O3 film 3a also on the gate electrode 2.

そして、このTa2O+膜3aの全面にゲート絶縁膜4
が形成されている。
A gate insulating film 4 is then formed on the entire surface of this Ta2O+ film 3a.
is formed.

本実施例においては、T a 203膜3aがゲート絶
縁膜の一部として使用されており、第1の実施例と同様
の効果が得られる。
In this embodiment, the Ta 203 film 3a is used as part of the gate insulating film, and the same effects as in the first embodiment can be obtained.

[発明の効果コ 以上説明したように本発明によれば、絶縁基板上に被着
されたタンタル膜を選択的に酸化することによりゲート
電極及びタンタル酸化膜がパターン形成されているから
、前記ゲート酸化膜及び前記タンタル酸化膜上に順次形
成されるゲート絶縁膜及びソース・ドレイン電極のステ
ップカバレージを改善することができる。従って、前記
ゲート絶縁膜の耐圧を向上させることができると共に、
前記ソース書ドレイン電極の断線等を防止することがで
き、薄膜トランジスタの製造歩留りを向上させることが
できる。
[Effects of the Invention] As explained above, according to the present invention, the gate electrode and the tantalum oxide film are patterned by selectively oxidizing the tantalum film deposited on the insulating substrate. It is possible to improve the step coverage of the gate insulating film and source/drain electrodes that are sequentially formed on the oxide film and the tantalum oxide film. Therefore, the withstand voltage of the gate insulating film can be improved, and
Disconnection of the source/drain electrode can be prevented, and the manufacturing yield of thin film transistors can be improved.

また、前記ゲート酸化膜及び前記タンタル酸化膜により
、絶縁基板に含まれるアルカリ金属による汚染を防止す
ることができる。従って、トランジスタ特性のドリフト
を防止することができ、薄膜トランジスタの信頼性を向
上させることができる。
Furthermore, the gate oxide film and the tantalum oxide film can prevent contamination caused by alkali metals contained in the insulating substrate. Therefore, drift in transistor characteristics can be prevented, and reliability of the thin film transistor can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例に係るNチャネル薄膜ト
ランジスタを示す断面図、第2図は本発明の第2の実施
例に係るNチャネル薄膜トランジスタを示す断面図、第
3図は従来の逆スタガード構造のNチャネル薄膜トラン
ジスタの一例を示す断面図である。 1.11;ガラス基板、2.12;ゲート電極、:3+
  3 a ; T a20G膜、4,14;ゲート絶
縁膜、5.15;非晶質シリコン膜、6.16;N+型
非晶質シリコン領域、7.17;ソース電極、s、is
;ドレイン電極
FIG. 1 is a cross-sectional view showing an N-channel thin film transistor according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view showing an N-channel thin film transistor according to a second embodiment of the present invention, and FIG. 1 is a cross-sectional view showing an example of an N-channel thin film transistor with an inverted staggered structure. 1.11; Glass substrate, 2.12; Gate electrode, : 3+
3 a; Ta20G film, 4, 14; gate insulating film, 5.15; amorphous silicon film, 6.16; N+ type amorphous silicon region, 7.17; source electrode, s, is
;Drain electrode

Claims (3)

【特許請求の範囲】[Claims] (1)絶縁基板上に被着されたタンタル膜を選択的に酸
化することによりパターン形成されたゲート電極及びタ
ンタル酸化膜と、このゲート電極及び前記タンタル酸化
膜上に被着されたゲート絶縁膜と、このゲート絶縁膜上
に被着された非晶質シリコン膜と、この非晶質シリコン
膜の表面に選択的に配置されたソース・ドレイン領域と
、このソース・ドレイン領域上に設けられたソース・ド
レイン電極とを有することを特徴とする薄膜トランジス
タ。
(1) A gate electrode and a tantalum oxide film patterned by selectively oxidizing a tantalum film deposited on an insulating substrate, and a gate insulating film deposited on the gate electrode and the tantalum oxide film. , an amorphous silicon film deposited on this gate insulating film, a source/drain region selectively placed on the surface of this amorphous silicon film, and a source/drain region provided on this source/drain region. A thin film transistor characterized by having source and drain electrodes.
(2)前記タンタル膜は膜厚が1000乃至2000Å
であることを特徴とする請求項1に記載の薄膜トランジ
スタ。
(2) The tantalum film has a thickness of 1000 to 2000 Å.
The thin film transistor according to claim 1, characterized in that:
(3)前記タンタル膜の選択的酸化処理は前記タンタル
膜上に被着されたフォトレジスト膜をマスクとして前記
タンタル膜を選択的に陽極化成処理するものであること
を特徴とする請求項1又は2のいずれか1項に記載の薄
膜トランジスタ。
(3) The selective oxidation treatment of the tantalum film is characterized in that the tantalum film is selectively anodized using a photoresist film deposited on the tantalum film as a mask. 2. The thin film transistor according to any one of 2.
JP10990190A 1990-04-25 1990-04-25 Thin film transistor Pending JPH047876A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10990190A JPH047876A (en) 1990-04-25 1990-04-25 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10990190A JPH047876A (en) 1990-04-25 1990-04-25 Thin film transistor

Publications (1)

Publication Number Publication Date
JPH047876A true JPH047876A (en) 1992-01-13

Family

ID=14522034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10990190A Pending JPH047876A (en) 1990-04-25 1990-04-25 Thin film transistor

Country Status (1)

Country Link
JP (1) JPH047876A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170806A (en) * 2017-05-26 2017-09-15 京东方科技集团股份有限公司 Gate electrode and preparation method thereof, array substrate manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150986A (en) * 1975-06-19 1976-12-24 Mitsubishi Electric Corp Fabrication method of semiconductor device
JPS58147069A (en) * 1982-02-25 1983-09-01 Sharp Corp Thin film transistor
JPS59100572A (en) * 1982-11-30 1984-06-09 Sharp Corp Thin film transistor
JPS6184065A (en) * 1984-10-01 1986-04-28 Oki Electric Ind Co Ltd Manufacturing method of thin film transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150986A (en) * 1975-06-19 1976-12-24 Mitsubishi Electric Corp Fabrication method of semiconductor device
JPS58147069A (en) * 1982-02-25 1983-09-01 Sharp Corp Thin film transistor
JPS59100572A (en) * 1982-11-30 1984-06-09 Sharp Corp Thin film transistor
JPS6184065A (en) * 1984-10-01 1986-04-28 Oki Electric Ind Co Ltd Manufacturing method of thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170806A (en) * 2017-05-26 2017-09-15 京东方科技集团股份有限公司 Gate electrode and preparation method thereof, array substrate manufacturing method
US11133196B2 (en) 2017-05-26 2021-09-28 Boe Technology Group Co., Ltd. Gate electrode and method for manufacturing the same, and method for manufacturing array substrate

Similar Documents

Publication Publication Date Title
JP3425201B2 (en) Thin film transistor and method of manufacturing the same
JP3019885B2 (en) Method for manufacturing field effect thin film transistor
KR0139573B1 (en) Dual channel thin film transistor and its manufacturing method
JPS5946107B2 (en) Manufacturing method of MIS type semiconductor device
KR930015077A (en) Manufacturing Method of Semiconductor Device
JPH10256554A (en) Thin film transistor and method of manufacturing the same
JPS62205664A (en) Manufacture of thin film transistor
JP2000294787A (en) Method for manufacturing semiconductor device
JPH0964364A (en) Method for manufacturing semiconductor device
JPH047876A (en) Thin film transistor
JPH10163501A (en) Insulated gate transistor
JPH05165059A (en) Method of manufacturing thin film transistor
JPH11340474A (en) Method for manufacturing thin film transistor
JP3587868B2 (en) Method for manufacturing thin film transistor
JP2621619B2 (en) Method for manufacturing thin film transistor
JP2001185724A (en) Method for manufacturing DMOS transistor
JPH09116161A (en) Thin film semiconductor device and method of manufacturing the same
JP4197270B2 (en) Method for manufacturing semiconductor integrated circuit
JPH09129890A (en) Polycrystalline semiconductor tft, its manufacture, and tft substrate
JPH07106582A (en) Manufacture of thin film transistor
JP3177360B2 (en) Method of manufacturing thin film transistor and thin film transistor
JPH04302438A (en) Thin-film transistor
JPH0265274A (en) Thin film transistor
JPH0353787B2 (en)
JPH09307115A (en) Thin film transistor