JPH047876A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH047876A JPH047876A JP10990190A JP10990190A JPH047876A JP H047876 A JPH047876 A JP H047876A JP 10990190 A JP10990190 A JP 10990190A JP 10990190 A JP10990190 A JP 10990190A JP H047876 A JPH047876 A JP H047876A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- tantalum
- source
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は非晶質シリコンを使用した逆スタガード構造の
薄膜トランジスタに関し、特に、信頼性が高い薄膜トラ
ンジスタに関する。
薄膜トランジスタに関し、特に、信頼性が高い薄膜トラ
ンジスタに関する。
［従来の技術］
第３図は従来の逆スタガード構造のＮチャネル薄膜トラ
ンジスタの一例を示す断面図である。
ンジスタの一例を示す断面図である。
この第３図に示すように、ガラス基板１１」二にはＣｒ
、Ｔａ又はＮｉＣｒ等からなるゲート電極１２がエツチ
ングによりパターン形成されている。
、Ｔａ又はＮｉＣｒ等からなるゲート電極１２がエツチ
ングによりパターン形成されている。
このゲート電極１２及びガラス基板１１上にはシリコン
酸化膜又はシリコン窒化膜等からなるゲート絶縁膜１４
が被着されている。ゲート絶縁膜１４上には真性半導体
である非晶質シリコン膜１５が被着されていて、この非
晶質シリコン膜１５はゲート電極１２の直上域に凹部が
形成されている。
酸化膜又はシリコン窒化膜等からなるゲート絶縁膜１４
が被着されている。ゲート絶縁膜１４上には真性半導体
である非晶質シリコン膜１５が被着されていて、この非
晶質シリコン膜１５はゲート電極１２の直上域に凹部が
形成されている。
この凹部により分離される非晶質シリコン膜１５の表面
の２領域には夫々Ｎ型不純物を高濃度に添加することに
よりＮ３型非晶質シリコン領域１６が選択的に形成され
ている。このＮ＋型非晶質シリコン領域１６はソース・
ドレイン領域となる。
の２領域には夫々Ｎ型不純物を高濃度に添加することに
よりＮ３型非晶質シリコン領域１６が選択的に形成され
ている。このＮ＋型非晶質シリコン領域１６はソース・
ドレイン領域となる。
更に Ｎ ＋型非晶質シリコン領域１６上にはソース電
極１７及びドレイン電極１８が選択的に形成されている
。
極１７及びドレイン電極１８が選択的に形成されている
。
［発明が解決しようとする課題］
しかしながら、上述した従来の薄膜トランジスタにおい
ては、ゲート電極１２の断面形状をテーパ状に加工する
ことが困難であるため、ゲート電極１２の段差部により
ゲート絶縁膜１４、ソース電極１７及びドレイン電極１
８のステップカバレージが悪くなる。このため、ゲート
絶縁膜１４の耐圧が低下すると共に、ソース電極１７及
びドレイン電極１８の断線により薄膜トランジスタの製
造歩留りが低下するという問題点がある。また、ガラス
基板１１に含まれるアルカリ金属による汚染によってト
ランジスタ特性のドリフトを引き起こすという問題点が
ある。
ては、ゲート電極１２の断面形状をテーパ状に加工する
ことが困難であるため、ゲート電極１２の段差部により
ゲート絶縁膜１４、ソース電極１７及びドレイン電極１
８のステップカバレージが悪くなる。このため、ゲート
絶縁膜１４の耐圧が低下すると共に、ソース電極１７及
びドレイン電極１８の断線により薄膜トランジスタの製
造歩留りが低下するという問題点がある。また、ガラス
基板１１に含まれるアルカリ金属による汚染によってト
ランジスタ特性のドリフトを引き起こすという問題点が
ある。
本発明はかかる問題点に鑑みてなされたものであって、
ステップカバレージを改善することができると共に、絶
縁基板に含まれるアルカリ金属による汚染を防止するこ
とができる薄膜トランジスタを提供することを目的とす
る。
ステップカバレージを改善することができると共に、絶
縁基板に含まれるアルカリ金属による汚染を防止するこ
とができる薄膜トランジスタを提供することを目的とす
る。
［課題を解決するための手段］
本発明に係る薄膜トランジスタは、絶縁基板上に被着さ
れたタンタル膜を選択的に酸化することによりパターン
形成されたゲート電極及びタンタル酸化膜と、このゲー
ト電極及び前記タンタル酸化膜上に被着されたゲート絶
縁膜と、このゲート絶縁膜上に被着された非晶質シリコ
ン膜と、この非晶質シリコン膜の表面に選択的に配置さ
れたソース・ドレイン領域と、このソース・ドレイン領
域上に設けられたソース・ドレイン電極とを有すること
を特徴とする。
れたタンタル膜を選択的に酸化することによりパターン
形成されたゲート電極及びタンタル酸化膜と、このゲー
ト電極及び前記タンタル酸化膜上に被着されたゲート絶
縁膜と、このゲート絶縁膜上に被着された非晶質シリコ
ン膜と、この非晶質シリコン膜の表面に選択的に配置さ
れたソース・ドレイン領域と、このソース・ドレイン領
域上に設けられたソース・ドレイン電極とを有すること
を特徴とする。
［作用コ
本発明においては、ゲート電極は絶縁基板上に被着され
たタンタル膜（Ｔａ膜）を選択的に酸化することにより
パターン形成されている。このため、従来のように不要
なＴａ膜を除去することによりゲート電極を形成する場
合とは異なって、ゲート電極以外の部分のＴａ膜がタン
タル酸化膜（Ｔａ２０３膜）として残留している。従っ
て、前記ゲート電極とそれ以外の部分のＴａ２Ｏ３膜と
の間に段差部が形成されることがないので、前記ゲート
電極及び前記Ｔａ２Ｏ３膜上に順次形成されるゲート絶
縁膜及びソース・ドレイン電極のステップカバレージを
改善することができる。これにより、前記ゲート絶縁膜
の耐圧を向上させることができると共に、前記ソース・
ドレイン電極の断線等を防止することができ、薄膜トラ
ンジスタの製造歩留りを向上させることができる。
たタンタル膜（Ｔａ膜）を選択的に酸化することにより
パターン形成されている。このため、従来のように不要
なＴａ膜を除去することによりゲート電極を形成する場
合とは異なって、ゲート電極以外の部分のＴａ膜がタン
タル酸化膜（Ｔａ２０３膜）として残留している。従っ
て、前記ゲート電極とそれ以外の部分のＴａ２Ｏ３膜と
の間に段差部が形成されることがないので、前記ゲート
電極及び前記Ｔａ２Ｏ３膜上に順次形成されるゲート絶
縁膜及びソース・ドレイン電極のステップカバレージを
改善することができる。これにより、前記ゲート絶縁膜
の耐圧を向上させることができると共に、前記ソース・
ドレイン電極の断線等を防止することができ、薄膜トラ
ンジスタの製造歩留りを向上させることができる。
また、Ｔａ膜及びＴａｚ ０３膜はＮａ等のアルカリ金
属に対してバリア性を有しているため、前記絶縁基板と
前記ゲート絶縁膜との間に前記ゲート電極（Ｔａ膜）及
び前記Ｔａ２Ｏ３膜を介在させることにより、絶縁基板
に含まれるアルカリ金属による汚染を防止することがで
きる。このため、トランジスタ特性のドリフトを防止す
ることができ、薄膜トランジスタの信頼性を向上させる
ことができる。更に、前記絶縁基板として、高価な無ア
ルカリガラス基板等を使用する必要がないので、製造コ
ストを低減することもできる。
属に対してバリア性を有しているため、前記絶縁基板と
前記ゲート絶縁膜との間に前記ゲート電極（Ｔａ膜）及
び前記Ｔａ２Ｏ３膜を介在させることにより、絶縁基板
に含まれるアルカリ金属による汚染を防止することがで
きる。このため、トランジスタ特性のドリフトを防止す
ることができ、薄膜トランジスタの信頼性を向上させる
ことができる。更に、前記絶縁基板として、高価な無ア
ルカリガラス基板等を使用する必要がないので、製造コ
ストを低減することもできる。
なお、本発明においては、前記タンタル膜は膜厚が１０
００乃至２０００人であることが好ましい。また、前記
タンタル膜の選択的酸化処理は、前記タンタル膜上に被
着されたフォトレジスト膜をマスクとして前記タンタル
膜を選択的に陽極化成処理することが好ましい。この場
合、所望のゲート電極を容易に形成することができる。
００乃至２０００人であることが好ましい。また、前記
タンタル膜の選択的酸化処理は、前記タンタル膜上に被
着されたフォトレジスト膜をマスクとして前記タンタル
膜を選択的に陽極化成処理することが好ましい。この場
合、所望のゲート電極を容易に形成することができる。
［実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図は本発明の第１の実施例に係るＮチャネル薄膜ト
ランジスタを示す断面図である。
ランジスタを示す断面図である。
第１図に示すように、先ず、ガラス基板１上に膜厚が例
えば１０００乃至２０００人のタンタル膜（Ｔａ膜）を
被着し、フォトリソグラフィ技術を使用して前記Ｔａ膜
上にフォトレジスト膜（図示せず）ヲパターン形成する
。そして、このフォトレジスト膜をバリアとして前記Ｔ
ａ膜を選択的に陽極化成処理することにより、ゲート電
極２及びＴａ２Ｏ３膜３がパターン形成されている。こ
のゲート電極２及びＴａ２Ｏ３膜３上にはゲート絶縁膜
４が被着されている。ゲート絶縁膜４上には非晶質シリ
コン膜５が被着されていて、この非晶質シリコン膜５は
ゲート電極２の直上域に凹部が形成されている。この凹
部により分離される非晶質シリコン膜５の表面の２領域
には夫々Ｎ型不純物を高濃度に添加することによりＮ＋
型型具晶質シリコン領域６選択的に形成されている。こ
のＮ＋型型具晶質シリコン領域６ソース・ドレイン領域
となる。更に、Ｎ＋＋非晶質シリコン領域６上にはソー
ス電極７及びドレイン電極８が選択的に形成されている
。
えば１０００乃至２０００人のタンタル膜（Ｔａ膜）を
被着し、フォトリソグラフィ技術を使用して前記Ｔａ膜
上にフォトレジスト膜（図示せず）ヲパターン形成する
。そして、このフォトレジスト膜をバリアとして前記Ｔ
ａ膜を選択的に陽極化成処理することにより、ゲート電
極２及びＴａ２Ｏ３膜３がパターン形成されている。こ
のゲート電極２及びＴａ２Ｏ３膜３上にはゲート絶縁膜
４が被着されている。ゲート絶縁膜４上には非晶質シリ
コン膜５が被着されていて、この非晶質シリコン膜５は
ゲート電極２の直上域に凹部が形成されている。この凹
部により分離される非晶質シリコン膜５の表面の２領域
には夫々Ｎ型不純物を高濃度に添加することによりＮ＋
型型具晶質シリコン領域６選択的に形成されている。こ
のＮ＋型型具晶質シリコン領域６ソース・ドレイン領域
となる。更に、Ｎ＋＋非晶質シリコン領域６上にはソー
ス電極７及びドレイン電極８が選択的に形成されている
。
このように構成される薄膜トランジスタにおいては、従
来のように不要なＴａ膜を除去してゲート電極を形成す
る場合とは異なって、ゲート電極２はＴａ膜を陽極化成
することによりパターン形成され、それ以外の部分のＴ
ａ膜がＴａ２Ｏ３膜３として残留している。このため、
ゲート電極２とそれ以外の部分のＴａ２０ａ膜３との間
に段差部が形成されることがないので、ゲート電極２及
びＴａｚＯ＋膜３上に順次形成されるゲート絶縁膜４、
ソース電極７及びドレイン電極８のステップカバレージ
を改善することができる。これにより、ゲート絶縁膜４
の耐圧を向上させることができると共に、ソース電極７
及びドレイン電極８の段切れ等を防止することができ、
薄膜トランジスタの製造歩留りを向上させることができ
る。
来のように不要なＴａ膜を除去してゲート電極を形成す
る場合とは異なって、ゲート電極２はＴａ膜を陽極化成
することによりパターン形成され、それ以外の部分のＴ
ａ膜がＴａ２Ｏ３膜３として残留している。このため、
ゲート電極２とそれ以外の部分のＴａ２０ａ膜３との間
に段差部が形成されることがないので、ゲート電極２及
びＴａｚＯ＋膜３上に順次形成されるゲート絶縁膜４、
ソース電極７及びドレイン電極８のステップカバレージ
を改善することができる。これにより、ゲート絶縁膜４
の耐圧を向上させることができると共に、ソース電極７
及びドレイン電極８の段切れ等を防止することができ、
薄膜トランジスタの製造歩留りを向上させることができ
る。
また、Ｔａ膜及びＴａ２Ｏ３膜はＮａ等のアルカリ金属
に対してバリア性を有しているため、ガラス基板１とゲ
ート絶縁膜４との間にゲート電極（Ｔａ膜）２及びＴａ
２Ｏ３膜３を介在させることにより、ガラス基板１に含
まれるアルカリ金属による汚染を防止することができる
。このため、トランジスタ特性のドリフトを防止するこ
とができ、薄膜トランジスタの信頼性を向上させること
ができる。
に対してバリア性を有しているため、ガラス基板１とゲ
ート絶縁膜４との間にゲート電極（Ｔａ膜）２及びＴａ
２Ｏ３膜３を介在させることにより、ガラス基板１に含
まれるアルカリ金属による汚染を防止することができる
。このため、トランジスタ特性のドリフトを防止するこ
とができ、薄膜トランジスタの信頼性を向上させること
ができる。
第２図は本発明の第２の実施例に係るＮチャネル薄膜ト
ランジスタを示す断面図である。第２図において第１図
と同一物には同一符号を付してその部分の詳細な説明は
省略する。
ランジスタを示す断面図である。第２図において第１図
と同一物には同一符号を付してその部分の詳細な説明は
省略する。
ガラス基板１上にＴａ膜を被着し、パターン形成された
フォトレジスト膜（図示せず）をバリアとしてこのＴａ
膜を選択的に陽極化成処理することにより、ゲート電極
２及びＴａ２Ｏ３膜３ａがパターン形成されている。そ
して、前記フォトレジスト膜を除去した後、陽極化成に
よりゲート電極２の表面を酸化することにより、このゲ
ート電極２上にもＴａ２ｏ３膜３ａが形成されている。
フォトレジスト膜（図示せず）をバリアとしてこのＴａ
膜を選択的に陽極化成処理することにより、ゲート電極
２及びＴａ２Ｏ３膜３ａがパターン形成されている。そ
して、前記フォトレジスト膜を除去した後、陽極化成に
よりゲート電極２の表面を酸化することにより、このゲ
ート電極２上にもＴａ２ｏ３膜３ａが形成されている。
そして、このＴａ２Ｏ＋膜３ａの全面にゲート絶縁膜４
が形成されている。
が形成されている。
本実施例においては、Ｔ ａ ２０３膜３ａがゲート絶
縁膜の一部として使用されており、第１の実施例と同様
の効果が得られる。
縁膜の一部として使用されており、第１の実施例と同様
の効果が得られる。
［発明の効果コ
以上説明したように本発明によれば、絶縁基板上に被着
されたタンタル膜を選択的に酸化することによりゲート
電極及びタンタル酸化膜がパターン形成されているから
、前記ゲート酸化膜及び前記タンタル酸化膜上に順次形
成されるゲート絶縁膜及びソース・ドレイン電極のステ
ップカバレージを改善することができる。従って、前記
ゲート絶縁膜の耐圧を向上させることができると共に、
前記ソース書ドレイン電極の断線等を防止することがで
き、薄膜トランジスタの製造歩留りを向上させることが
できる。
されたタンタル膜を選択的に酸化することによりゲート
電極及びタンタル酸化膜がパターン形成されているから
、前記ゲート酸化膜及び前記タンタル酸化膜上に順次形
成されるゲート絶縁膜及びソース・ドレイン電極のステ
ップカバレージを改善することができる。従って、前記
ゲート絶縁膜の耐圧を向上させることができると共に、
前記ソース書ドレイン電極の断線等を防止することがで
き、薄膜トランジスタの製造歩留りを向上させることが
できる。
また、前記ゲート酸化膜及び前記タンタル酸化膜により
、絶縁基板に含まれるアルカリ金属による汚染を防止す
ることができる。従って、トランジスタ特性のドリフト
を防止することができ、薄膜トランジスタの信頼性を向
上させることができる。
、絶縁基板に含まれるアルカリ金属による汚染を防止す
ることができる。従って、トランジスタ特性のドリフト
を防止することができ、薄膜トランジスタの信頼性を向
上させることができる。
第１図は本発明の第１の実施例に係るＮチャネル薄膜ト
ランジスタを示す断面図、第２図は本発明の第２の実施
例に係るＮチャネル薄膜トランジスタを示す断面図、第
３図は従来の逆スタガード構造のＮチャネル薄膜トラン
ジスタの一例を示す断面図である。 １．１１；ガラス基板、２．１２；ゲート電極、：３＋
３ ａ ； Ｔ ａ２０Ｇ膜、４，１４；ゲート絶
縁膜、５．１５；非晶質シリコン膜、６．１６；Ｎ＋型
非晶質シリコン領域、７．１７；ソース電極、ｓ、ｉｓ
；ドレイン電極
ランジスタを示す断面図、第２図は本発明の第２の実施
例に係るＮチャネル薄膜トランジスタを示す断面図、第
３図は従来の逆スタガード構造のＮチャネル薄膜トラン
ジスタの一例を示す断面図である。 １．１１；ガラス基板、２．１２；ゲート電極、：３＋
３ ａ ； Ｔ ａ２０Ｇ膜、４，１４；ゲート絶
縁膜、５．１５；非晶質シリコン膜、６．１６；Ｎ＋型
非晶質シリコン領域、７．１７；ソース電極、ｓ、ｉｓ
；ドレイン電極
Claims (3)
- （１）絶縁基板上に被着されたタンタル膜を選択的に酸
化することによりパターン形成されたゲート電極及びタ
ンタル酸化膜と、このゲート電極及び前記タンタル酸化
膜上に被着されたゲート絶縁膜と、このゲート絶縁膜上
に被着された非晶質シリコン膜と、この非晶質シリコン
膜の表面に選択的に配置されたソース・ドレイン領域と
、このソース・ドレイン領域上に設けられたソース・ド
レイン電極とを有することを特徴とする薄膜トランジス
タ。 - （２）前記タンタル膜は膜厚が１０００乃至２０００Å
であることを特徴とする請求項１に記載の薄膜トランジ
スタ。 - （３）前記タンタル膜の選択的酸化処理は前記タンタル
膜上に被着されたフォトレジスト膜をマスクとして前記
タンタル膜を選択的に陽極化成処理するものであること
を特徴とする請求項１又は２のいずれか１項に記載の薄
膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10990190A JPH047876A (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10990190A JPH047876A (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH047876A true JPH047876A (ja) | 1992-01-13 |
Family
ID=14522034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10990190A Pending JPH047876A (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH047876A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170806A (zh) * | 2017-05-26 | 2017-09-15 | 京东方科技集团股份有限公司 | 栅电极及其制作方法、阵列基板制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150986A (en) * | 1975-06-19 | 1976-12-24 | Mitsubishi Electric Corp | Fabrication method of semiconductor device |
| JPS58147069A (ja) * | 1982-02-25 | 1983-09-01 | Sharp Corp | 薄膜トランジスタ |
| JPS59100572A (ja) * | 1982-11-30 | 1984-06-09 | Sharp Corp | 薄膜トランジスタ |
| JPS6184065A (ja) * | 1984-10-01 | 1986-04-28 | Oki Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
-
1990
- 1990-04-25 JP JP10990190A patent/JPH047876A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150986A (en) * | 1975-06-19 | 1976-12-24 | Mitsubishi Electric Corp | Fabrication method of semiconductor device |
| JPS58147069A (ja) * | 1982-02-25 | 1983-09-01 | Sharp Corp | 薄膜トランジスタ |
| JPS59100572A (ja) * | 1982-11-30 | 1984-06-09 | Sharp Corp | 薄膜トランジスタ |
| JPS6184065A (ja) * | 1984-10-01 | 1986-04-28 | Oki Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170806A (zh) * | 2017-05-26 | 2017-09-15 | 京东方科技集团股份有限公司 | 栅电极及其制作方法、阵列基板制作方法 |
| US11133196B2 (en) | 2017-05-26 | 2021-09-28 | Boe Technology Group Co., Ltd. | Gate electrode and method for manufacturing the same, and method for manufacturing array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3425201B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3019885B2 (ja) | 電界効果型薄膜トランジスタの製造方法 | |
| KR0139573B1 (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| KR930015077A (ko) | 반도체장치의 제조방법 | |
| JPH10256554A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS62205664A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000294787A (ja) | 半導体装置の製造方法 | |
| JPH0964364A (ja) | 半導体装置の製造方法 | |
| JPH09162415A (ja) | 半導体装置およびその作製方法 | |
| JPH047876A (ja) | 薄膜トランジスタ | |
| JPH10163501A (ja) | 絶縁ゲイト型トランジスタ | |
| JPH05165059A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11340474A (ja) | 薄膜トランジスタの製造方法 | |
| JP3587868B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2621619B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001185724A (ja) | Ｄｍｏｓ型トランジスタの製造方法 | |
| JPH09116161A (ja) | 薄膜半導体装置およびその製造方法 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH07106582A (ja) | 薄膜トランジスタの製造方法 | |
| JP3177360B2 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JPH04302438A (ja) | 薄膜トランジスタ | |
| JPH0265274A (ja) | 薄膜トランジスタ | |
| JPH0353787B2 (ja) |