JPH0479436A - 回線切替方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回線切替方式に関し、特にディジタル無線通信
システムの現用回線と予備回線とを受端で切替える回線
切替方式に関する。

〔従来の技術〕

現用回線のほかに予備回線を有するディジタル無線通信
システムでは、現用回線の伝送品質が劣化すると、現用
回線と予備回線とを送端で並列接続して伝送すべきデー
タ信号を両回線によって並列に伝送し、その後、受端で
現用回線を予備回線に切替える。

ところで、現用回線と予備回線との間には伝搬遅延時間
に差があり、しかも、この伝搬遅延時間差は時間的にも
変動する。伝搬遅延時間差がデータ信号の］タイムスロ
ット長より大きくなると、両回線で伝送されてきた２つ
のデータ信号をそのまま受端で切替えれば、ビットの重
複やビット抜けが生じて、ビット誤り（ヒツト）が発生
する。

このビット誤りを避けるために、受端で両データ信号の
位相を比較し、１タイムスロツト長より大きければ位相
差を補正し、その後で回線切替を行うヒツトレスの回線
切替方式が知られている。

第２図は従来のかかる回線切替方式の一例を示すブロッ
ク図である。

現用回線で伝送されてきたデータ信号と予備回線で伝送
されてきたデータ信号とは、フレーム同期回路１ａ、ｌ
ｂ及び分離化回路２ａ、２ｂを経由してバッファ回路３
に入力する。バッファ回路３は、回線切替制御回路８に
制御されて、両人力データ信号の位相差が１タイムスロ
ツト以下になるように試行錯誤的に位相差を補正する。

位相合致判定回路７は、バッファ回路３が出力した両デ
ータ信号の位相差が１タイムスロツト以下であるかどう
かを判定する。判定結果が位相合致となるまで、回線切
替制御回路８はバッファ回路３に試行錯誤を継続させる
。判定結果が位相合致となると、回線切替制御回路８は
切替回路４を切替え、切替回路４の出力は現用回線経由
のデータ信号から予備回線経由のデータ信号に切替わる
。

上述した回線切替動作が完了する前に現用回線が断にな
ると、現用回線経由のデータ信号が無意味になり、ヒツ
トレスの回線切替もできなくなる。この場合、位相合致
判定回路７の判定結果は位相不合致のままになるので、
回線切替制御回路８は、バッファ回路３が試行錯誤でと
り得るすべての状態をとった後、切替回路４を強制的に
切替える。

ところで、位相合致判定回路７が判定結果を得るなめに
は、データ信号の１タイムスロツトより長いある時間を
必要とする。そのため、切替回路４が出力しているデー
タ信号のクロックに位相同期する電圧制御発振器５の出
力信号を分周器６で分周し、分周器６の出力信号の周期
で位相合致判定回路７が判定動作をするようＧこなって
いる。

〔発明が解決しようとする課題〕

上述した従来の回線切替方式は、回線切替動作が完了す
る前に現用回線の断等によって位相合致判定回路７の判
定結果が位相不合致のままになってしまうような事態に
おいても、位相合致判定回路７は分周器６の出力信号の
周期で判定動作を繰返し、この判定動作の周期でバッフ
ァ回路３がとり得る状態を試行錯誤的に１つずつ変化し
、とり得るすべての状態をとった後、切替回路４を切替
えるようになっているので、ヒツトレスの回線切替がで
きない事態においては回線切替に長い時間を要するとい
う欠点がある。

本発明の目的は、ヒツトレスの回線切替ができないほど
現用回線が劣化したとき回線切替を短時間で完了するこ
とができる回線切替方式を提供することにある。

〔課題を解決するための手段〕

〔課題を解決するための手段〕 本発明の回線切替方式は、互いに冗長関係にある２つの
無線回線で伝送されてきた２つのデータ信号のそれぞれ
についてフレーム同期を確立しフレーム同期外れのとき
アラーム信号を出力する２つのフレーム同期回路と、前
記２つの無線回線の間の伝搬遅延時間差による前記２つ
のデータ信号の間の位相差を補正するために前記２つの
データ信号のうち少くとも一方を可変に遅延させるバッ
ファ回路と、このバッファ回路により前記位相差を補正
１−た後の前記２つのデータ信号のうち一方を選択して
出力する切替回路と、この切替回路が出力したデータ信
号のクロックに位相同期する電圧制御発振器と、この電
圧制御発振器の出力を分周する分周器と、前記フレーム
同期回路が前記アラーム信号を出力すると前記電圧制御
発振器の出力信−りを選択して出力し前記アラーム信号
を出力していないときは前記分周器の出力信号を選択し
て出力するスイッチと、前記位相差を補正した後の前記
２つのデータ信号の位相が合致しているか否かを前記ス
イッチの出力信号の周期で判定する位相合致判定回路と
、この位相合致判定回路が位相不合致と判定したとき前
記バッファ回路の遅延を試行錯誤的に制御しこの試行錯
誤により位相合致ができないとき及び位相合致と判定し
たとき前記切替回路の選択を制御する回線切替制御回路
とを備えている。

又、本発明の回線切替方式は、前記２つのデータ信号に
多重化されている付加ビットを分離する２つの分離化回
路を含み、これら分離化回路を前記２つのフレーム同期
回路と前記バッファ回路との間に配置して構成してもよ
い。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図に示す実施例は、第２図に示す従来例にスイッチ
９を付加して構成されている。

スイッチ９は、フレーム同期回路１ａ、ｌｂがフレーム
同期外れのとき出力するアラーム信号Ａａ、Ａｂのどち
らも入力していないとき分周器６の出力信号を位相合致
判定回路７へ出力し、アラーム信号Ａａ又はＡｂが入力
すると電圧制御発振器５の出力信号を位相合致判定回路
７へ出力する。

現用回線の伝送品質が劣化すると、回線切替制御回路８
は回線切替動作を開始し、まず、送端（図示せず〉へ切
替制御信号を送り、現用回線と予備回線とを送端並列さ
せる。

その結果、伝送すべきデータ信号は現用、予備の両回線
で受端まで並列に伝送される。これら両回線で伝送され
てきた２つのデータ信号には、切替制御信号等の無線伝
送制御信号その他のイ」加ピットが多重化されており、
この多重化のためのフレームのフレーム同期ビットも多
重化されている。

フレーム同期回路１、ａ、１、ｂは、現用、予備の両回
線で伝送されてきた２−〕のデータ信号のそれぞれから
フレーム同期ビットを検出してフレーム同期を確立する
。分離化回路２ａ、２ｂは、フレーム同期回路１、ａ、
１、ｂで検出したフレーム同期ビットのタイミングに基
づき、伝送されてきた両データ信号から付加ビットやフ
レーム同期ピッ１〜を分離し、本来伝送されるべきデー
タ信号のみを出力する。フレーム同期回路１ａ、ｌｂは
、入力したデータ信号の品質が劣化してフレーム同期の
確立ができないとき、アラーム信号Ａａ、Ａｂを出力す
る。このとき、分離化回路２ａ、２ｂは、付加ビット等
の分離を行うことはできない。

回線切替動作が開始され、フレーム同期か外れるほどに
は現用回線（及び予備回線）の伝送品質が劣化していな
い状態では、スイッチ９にアラーム信号Ａａ、Ａｂは入
力せず、位相合致判定回路７に分周器６の出力信号が入
力している。

この状態で、第１図に示す実施例は第２図に示す従来例
と同様に動作し、ヒツトレスの回線切替を行う。すなわ
ち、この状態では、位相合致判定回路７は位相合致／不
合致の判定を正常に行うことができ、又、バッファ回路
３は現用、予備の両回線の間の伝搬遅延時間差を必ず補
償できるように構成されているので、バッファ回ｆｉ８
３　、位相合致判定回路７６回回線切替動作路８のルー
プで行われる試行錯誤的動作により、バッファ回路３が
出力する両データ信号の位相が合致する。回線切替制御
回路８は両データ信号の位相合致を確認して切替回路４
の出力を現用回線経内のデータ信号から予備回線経由の
データ信号に、ヒラ１〜レスに切替える。

＝９ コ０ さて、回線切替動作が開始され完了する前に現用回線の
伝送品質の劣化か進行し、現用回線側でフレーム同期が
外れる状態になると、アラーム信号Ａａ又はＡｂがスイ
ッチ９に入力し、位相合致判定回路７に電圧制御発振器
５の出力信号が直接入力する。

この状態では、現用回線経由のデータ信号に伝送誤りが
多く、位相合致判定回路７の判定結果は位相不合致のま
まになり、ヒツトレスの回線切替はできない。しかし、
この場合、位相合致判定回路７が判定を行う周期は電圧
制御発振器５の出力信号の周期になっており、分周器６
の出力信号の周期で行う判定の周期よりはるかに短くな
っている。従って、回線切替制御回路８はこの短い周期
でバッファ回路３にとり得る状態を次々ととらせ、とり
得るすべての状態をとらせた後、切替回路４を強制的に
切替える。

ヒツトレスの回線切替ができない場合における回線切替
時間を第１図の実施例と第２図の従来例とで比較すると
、第１図の実施例における回線切替時間は、分周器６の
分周比をｎとして、第２図の従来例における回線切替時
間の１　／　ｎに短縮される。

〔発明の効果〕

以上説明したように本発明は、フレーム同期が外れたと
き位相合致判定回路の判定周期を分周器の出力信号の周
期から電圧制御発振器の出力信号の周期に切替えること
により、従来の回線切替方式のヒツトレス切替の機能は
維持しながら、ヒツトレス切替ができないほどに現用回
線が劣化しなとき要する回線切替時間を短縮できる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は従来
の回線切替方式の一例のブロック図である。 ｌａ、ｌｂ・・・フレーム同期回路、２ａ、２ｂ・・・
分離化回路、３・・・バッファ回路、４・・・切替回路
、５・・・電圧制御発振器、６・・・分周器、７・・・
位相合致判定回路、８・・・回線切替制御回路、９・・
・スイッチ。

Claims (1)

1. 【特許請求の範囲】 １、互いに冗長関係にある２つの無線回線で伝送されて
   きた２つのデータ信号のそれぞれについてフレーム同期
   を確立しフレーム同期外れのときアラーム信号を出力す
   る２つのフレーム同期回路と、前記２つの無線回線の間
   の伝搬遅延時間差による前記２つのデータ信号の間の位
   相差を補正するために前記２つのデータ信号のうち少く
   とも一方を可変に遅延させるバッファ回路と、このバッ
   ファ回路により前記位相差を補正した後の前記２つのデ
   ータ信号のうち一方を選択して出力する切替回路と、こ
   の切替回路が出力したデータ信号のクロックに位相同期
   する電圧制御発振器と、この電圧制御発振器の出力を分
   周する分周器と、前記フレーム同期回路が前記アラーム
   信号を出力すると前記電圧制御発振器の出力信号を選択
   して出力し前記アラーム信号を出力していないときは前
   記分周器の出力信号を選択して出力するスイッチと、前
   記位相差を補正した後の前記２つのデータ信号の位相が
   合致しているか否かを前記スイッチの出力信号の周期で
   判定する位相合致判定回路と、この位相合致判定回路が
   位相不合致と判定したとき前記バッファ回路の遅延を試
   行錯誤的に制御しこの試行錯誤により位相合致ができな
   いとき及び位相合致と判定したとき前記切替回路の選択
   を制御する回線切替制御回路とを備えたことを特徴とす
   る回線切替方式。 ２、前記２つのデータ信号に多重化されている付加ビッ
   トを分離する２つの分離化回路を含み、これら分離化回
   路を前記２つのフレーム同期回路と前記バッファ回路と
   の間に配置したことを特徴とする請求項１記載の回線切
   替方式。