JPH0480539B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、厚膜導体の導体抵抗の低減化など
に適した厚膜集積回路およびその製造方法に関す
る。

〔従来の技術〕

従来、厚膜集積回路では、セラミツク板などか
らなる基板に、たとえば、銀およびパラジウム
（Ag、Pd）を含む導体ペーストの印刷、焼成に
よつて抵抗体の電極を成す厚膜導体が設置され、
この厚膜導体間に抵抗ペーストの印刷、焼成によ
つて抵抗体が設置される。この抵抗体の上にオー
バコートが施され、トリミングを経た後、抵抗体
などを保護するためにメツキレジスト層が設置さ
れ、メツキレジスト層から露出させた基板上にメ
ツキ処理によつて銅（Cu）皮膜が形成され、特
定の回路パターンが形成される。そして、Cu皮
膜が形成された厚膜集積回路には、選択的にエツ
チングレジスト層が設置され、エツチングレジス
ト層から露出させた部分のエツチング処理の後、
ソルダーレジスト層が設置されている。

また、このようなメツキ処理によるCu皮膜に
よつて回路パターンが形成された厚膜集積回路に
対し、Ag、Pdを含む導体ペーストの印刷、焼成
による厚膜導体によつて回路パターンが形成され
た厚膜集積回路が実用化されている。

〔発明が解決しようとする課題〕

ところで、基板上にメツキ処理によつて直接
Cuメツキが施された厚膜集積回路では、Cu皮膜
上にエツチングレジスト層などを施してエツチン
グを行い、回路パターンが形成されており、レジ
スト印刷では、フアインラインが得難く、エツチ
ング工程が増し、製造処理時間が長くなる欠点が
あつた。そして、Cu皮膜では、ICとの間のワイ
ヤボンデイング処理に特定の技術を要するなど、
ワイヤボンデイング処理が厄介になるという欠点
があつた。

また、Ag、Pdを含む導体ペースト印刷、焼成
による厚膜導体によつて回路パターンが形成され
た厚膜集積回路では、厚膜導体上に半田を設置す
ると、半田食われなどの経時的劣化が生ずるおそ
れがある。たとえば、厚膜導体上に半田を固着し
て150℃程度の高温雰囲気に数百時間放置すると、
半田中のスズ（Sn）が厚膜導体に拡散され、ま
た、厚膜導体中のAgが半田中に拡散される。半
田中のSnが厚膜導体に拡散されると、半田とし
ての固着強度が低下し、また、厚膜導体中のAg
が半田中に拡散されると、厚膜導体からAgが抜
けるため、厚膜導体としての厚膜強度が低下す
る。

そこで、この発明は、厚膜導体が持つ導体抵抗
の低減化および経時的劣化の防止とともに、ワイ
ヤボンデイング処理の容易化を実現した厚膜集積
回路およびその製造方法の提供を目的とする。

〔課題を解決するための手段〕

この発明の厚膜集積回路は、基板上に設置され
る任意の回路素子と導体ワイヤを以て接続すべき
厚膜導体に選択的に導電性皮膜を設置し、この導
電性皮膜が設置されていない部分と前記回路素子
との間に前記導体ワイヤを接続したものである。

また、この発明の厚膜集積回路は、前記厚膜導
体は銀およびパラジウムを含む導体ペーストによ
つて構成し、この厚膜導体上に導電性皮膜として
銅皮膜を設置することができる。

次に、この発明の厚膜集積回路の製造方法は、
基板上に設置される任意の回路素子と導体ワイヤ
を以て接続すべき厚膜導体に設定された接続部に
レジスト層を設置し、このレジスト層から露出さ
せた前記厚膜導体上にメツキ処理によつて導電性
皮膜を設置し、前記レジスト層を剥離させて前記
基板上に前記回路素子を設置し、この回路素子と
前記レジスト層を剥離させた前記厚膜導体の前記
接続部との間に前記導体ワイヤを接続するもので
ある。

〔作用〕

この発明の厚膜集積回路では、基板に設置され
た厚膜導体に導電性被膜が設置されているので、
厚膜導体からなる導体回路の抵抗率が導電性被膜
によつて低減化される。そして、厚膜導体上に導
電性皮膜を設置すると、厚膜導体に対して導電性
皮膜が半田などに対する保護膜としても機能し、
厚膜導体と半田との直接の接触を避けることがで
きるので、厚膜導体の半田食われなど経時的な劣
化が防止される。また、基板上に回路素子を設置
するとともに、レジスト層を剥離した部分の厚膜
導体と回路素子との間に導体ワイヤを接続するの
で、導電性皮膜の特性を何等考慮することなく、
厚膜導体と回路素子との間の電気的な接続を導体
ワイヤを以て行うことができる。

そして、厚膜導体はAg、Pdを含む導体ペース
トによつて形成し、厚膜導体上に導電性皮膜とし
てCu皮膜を設置すれば、Cuに対してPdが触媒と
して機能するため、特別なメツキ処理のための操
作を要することなく、Cuメツキが可能なメツキ
液に厚膜導体が形成されている基板を浸漬するだ
けでCu皮膜が容易に形成される。そして、Cu皮
膜が設置されていない厚膜導体の部分と回路素子
との間を導体ワイヤで溶接によつて容易に接続す
ることができる。

また、Ag、Pdを含む導体ペーストを用いて形
成された厚膜導体に、Cu皮膜からなる導電性皮
膜を保護膜として設置すると、半田を設置した場
合に厚膜導体に対する半田中のSnの拡散、半田
に対する厚膜導体中のAgの拡散が防止され、経
時的な劣化から半田や厚膜導体を保護し、接続の
信頼性が維持される。

次に、この発明の厚膜集積回路の製造方法で
は、基板に設置された厚膜導体の一部を覆うレジ
スト層を設置し、レジスト層から露出させた厚膜
導体の部分にメツキ処理によつて導電性皮膜を設
置すれば、従来のようなエツチング処理が不要に
なるとともに、厚膜導体の導体抵抗の低減処理が
容易に行え、処理時間の短縮が可能になる。そし
て、レジスト層によつて覆われた厚膜導体から、
レジスト層を剥離した後、基板上に回路素子を設
置するとともに、レジスト層を剥離した部分の厚
膜導体と回路素子との間に導体ワイヤが接続され
る。

〔実施例〕

第１図はこの発明の厚膜集積回路の実施例を示
す。

セラミツクやアルミナなどの絶縁性材料を以て
形成された基板２の表裏面には、特定の回路パタ
ーンに従つて選択的に特定の間隔を設けて複数条
の厚膜導体４，６が設置され、厚膜導体４側に
は、ICなどの回路素子を設置する設置エリヤ８
が設定されている。この設置エリヤ８は、厚膜導
体４を設置しない基板２のスペースによつて設定
されている。この設置エリヤ８の周縁部分におけ
る厚膜導体４には、一定の範囲で回路素子との接
続を図るための接続部としてボンデイングパツド
部９が設定されている。このボンデイングパツド
部９に設定された部分を除く厚膜導体４，６の表
面には、高い導電性を持つCuなどの金属からな
る導電性皮膜１２が選択的に形成されている。

また、設置エリヤ８では、回路素子としてのベ
アチツプ１４が接着剤１６を以て固着され、ベア
チツプ１４の電極部１８とボンデイングパツド部
９との間には、高い導電性を持つAu、Alなどの
金属からなる導体ワイヤ２０が溶接によつて接続
され、両者間の電気的な接続が図られている。

そして、基板２の表面には、ベアチツプ１４を
覆う樹脂コート２２が導電性皮膜１２で覆われた
厚膜導体４に跨がつて、ベアチツプ１４が樹脂コ
ート２２によつて保護さてれている。

また、厚膜導体４側は、導電性皮膜１２の上に
選択的にソルダーレジスト層２４が設置されてい
るが、厚膜導体６側には、半田付けの便宜のため
ソルダーレジスト層は設置されていない。

このように構成すれば、厚膜導体４，６の表面
が導電性皮膜１２によつて覆われ、その表面の保
護が図られるとともに、導体回路の抵抗の低減化
が図られる。また、厚膜導体４，６にAg、Pdを
含むPd−Ag系導体ペーストが用いられ、導電性
皮膜１２がCu皮膜で形成される場合には、Cu皮
膜が拡散防止機として機能することになり、厚膜
導体４，６に対する半田中のSnの拡散、または、
半田に対する厚膜導体４，６中のAgの拡散を防
止することができ、半田食われなどの固着強度の
低下や導体回路の信頼性の低下を防止することが
できる。

また、ボンデイングパツド部９には、導電性皮
膜１２が形成されていないので、厚膜導体４に設
置される導電性皮膜１２の特性を考慮する必要が
ない。たとえば、Cu皮膜ではワイヤボンデイン
グ性を高めるために、ニツケルメツキ、金メツキ
などの酸化防止処理が必要となるが、選択的に厚
膜導体４を露出させることにより、Pd−Ag系導
体ペーストからなる厚膜導体４に対する導体ワイ
ヤ２０の接続を容易に行うことができる。

次に、第２図ないし第４図は、この発明の厚膜
集積回路の製造方法の実施例を工程順に示す。

第２図のＡに示すように、基板２は、たとえ
ば、セラミツクやアルミナなどの絶縁性材料で形
成されている。

次に、第２図のＢに示すように、この基板２の
表裏面には、たとえば、Ag、Pdを含むPd−Ag
系導体ペーストからなる厚膜導体４，６が、特定
の導電パターンに従つて印刷、焼成によつて選択
的に設置されている。すなわち、基板２の表面側
には、ベアチツプ１４の設置エリヤ８を残して複
数条の厚膜導体４が設置されている。そして、厚
膜導体４，６が設置された基板２の表裏面には、
回路上必要な厚膜抵抗体や厚膜コンデンサなどの
厚膜素子が設置される。

次に、基板２の表面には、たとえば、第２図の
Ｃおよび第３図に示すように、設置エリア８とと
もに設置エリヤ８に臨む厚膜導体４の一部に設定
されたボンデイングパツド部９を覆つてメツキレ
ジスト層１０が選択的に施され、メツキ処理部分
が選択される。この場合、厚膜導体４，６の図示
していない部分を被覆し、メツキ処理部分を必要
に応じて選択することができる。

次に、このメツキレジスト層１０が設置された
基板２の厚膜導体４，６には、無電解メツキ処
理、電解メツキ処理などによつて導電性皮膜１２
が設置される。たとえば、導電性皮膜としてCu
皮膜を形成するには、Cuメツキのために選択さ
れたCuメツキ液に浸漬され、第２図のＤに示す
ように、厚膜導体４，６の表面にCuのメツキ層
である導電性皮膜１２が選択的に設置される。厚
膜導体４の端部には、メツキ処理を施されないボ
ンデイングパツド部９が形成されることになる。

ところで、厚膜導体４，６にAg−Pd導体ペー
ストが用いられた場合には、メツキレジスト層１
０から露出しているPdがCuに対して触媒として
機能するので、厚膜導体４，６上にCuが効果的
に付着し、Cu皮膜からなる導電性皮膜１２が効
率よく形成される。この場合、Cu皮膜のメツキ
厚は、任意に設定される。

そして、このような導電性皮膜１２が設置され
た基板２は、メツキレジスト層１０を剥離する剥
離液に浸漬され、メツキレジスト層１０の剥離が
行われる。したがつて、メツキレジスト層１０
は、剥離処理を考慮し、剥離液との関係でレジス
ト材を選定することが必要である。

次に、設置エリヤ８および厚膜導体４のボンデ
イングパツド部９からメツキレジスト層１０が除
かれ、設置エリヤ８には、第４図のＥに示すよう
に、回路素子としてのベアチツプ１４が接着剤１
６を以て設置される。

次に、第４図のＦに示すように、ベアチツプ１
４の電極部１８と、厚膜導体４に設定されたボン
デイングパツド部９との間は、導体ワイヤ２０が
溶接によつて接続される。

次に、第４図のＧに示すように、ベアチツプ１
４を覆う樹脂コート２２が設置され、樹脂コート
２２は導電性皮膜１２の設置部分を覆う範囲に設
定する。この結果、厚膜導体４の露出部分である
ボンデイングパツド部９が保護される。

次に、半田付け部分などを残してソルダーレジ
スト層２４が選択的に形成され、第１図に示した
厚膜集積回路が形成される。

このように厚膜導体４の端部にボンデイングパ
ツド部９としての非メツキ部分を設定することに
よつて、Ag、Pdを含む導体部分を露出させて置
くと、導体ワイヤ２０として金線またはアルミニ
ウム線を用いた場合、Cu皮膜に対するような特
殊な技術を要することがなく、溶接が容易にな
り、溶接作業の簡略化とともに溶接時間の短縮化
を図ることができる。

この厚膜集積回路の製造方法において、回路パ
ターンが中途で分断されていても、導電性皮膜１
２の形成に無電解メツキを用いた場合には電流を
流す必要がないので、厚膜導体４，６上に導電性
皮膜１２を均等に形成することができる利点があ
るが、場合によつては回路パターンに連続性が有
り、あるいは、導電性皮膜１２を形成すべき回路
パターンに電気的な接続が可能であれば、電解メ
ツキを用いることも可能であり、同様に導電性皮
膜１２を形成することもできる。また、電解メツ
キと無電解メツキとを併用することも可能であ
る。

なお、実施例では厚膜導体４，６にAg、Pdを
含む導体ペーストを用いて、Cuからなる導電性
皮膜１２を設置する場合について説明したが、こ
の発明は、Cuなどの導体ペーストを用いて形成
された厚膜導体上にCu皮膜以外の導電性皮膜を
設置する場合にも適用できる。

また、実施例では回路素子としてベアチツプを
用いた例を示したが、この発明は、ベアチツプ以
外のワイヤボンデイング処理を必要とする素子を
用いる場合にも適用することができる。

〔発明の効果〕

この発明の厚膜集積回路によれば、基板に設置
された厚膜導体に導電性皮膜を設置したので、導
電性皮膜によつて導体回路の抵抗率の低減化を図
ることができるとともに、導電性皮膜によつて厚
膜導体を保護することができ、厚膜導体の半田食
われなど経時的な劣化を防止できる。

また、厚膜導体にAg、Pdを含む導体ペースト
を用いてCuからなる導電性皮膜を設置すれば、
半田付を設置した場合に厚膜導体に対する半田中
のSnの拡散、半田に対する厚膜導体中のAgの拡
散を防止でき、経時的な劣化から半田や厚膜導体
を保護でき、集積回路の信頼性を高めることがで
きる。

そして、この発明の厚膜集積回路の製造方法に
よれば、基板に設置された厚膜導体の一部を覆う
レジスト層を設置するので、レジスト層から露出
させた厚膜導体の部分にメツキ処理によつて導電
性皮膜を容易に設置することができる。

【図面の簡単な説明】

第１図はこの発明の厚膜集積回路の実施例を示
す断面図、第２図ないし第４図はこの発明の厚膜
集積回路の製造方法の実施例を示す図である。 ２……基板、４……厚膜導体、９……ボンデイ
ングパツド部（接続部）、１０……メツキレジス
ト層（レジスト層）、１２……導電性皮膜、１４
……ベアチツプ（回路素子）、２０……導体ワイ
ヤ。

Claims (1)

1. 【特許請求の範囲】 １ 基板上に設置される任意の回路素子と導体ワ
   イヤを以て接続すべき厚膜導体に選択的に導電性
   皮膜を設置し、この導電性皮膜が設置されていな
   い部分と前記回路素子との間に前記導体ワイヤを
   接続した厚膜集積回路。 ２ 前記厚膜導体は銀およびパラジウムを含む導
   体ペーストによつて構成し、この厚膜導体上に導
   電性皮膜として銅皮膜を設置した請求項１記載の
   厚膜集積回路。 ３ 基板上に設置される任意の回路素子と導体ワ
   イヤを以て接続すべき厚膜導体に設定された接続
   部にレジスト層を設置し、このレジスト層から露
   出させた前記厚膜導体上にメツキ処理によつて導
   電性皮膜を設置し、前記レジスト層を剥離させて
   前記基板上に前記回路素子を設置し、この回路素
   子と前記レジスト層を剥離させた前記厚膜導体の
   前記接続部との間に前記導体ワイヤを接続する厚
   膜集積回路の製造方法。