JPH0480926A - Formation of oxide insulating film - Google Patents

Formation of oxide insulating film

Info

Publication number
JPH0480926A
JPH0480926A JP2195174A JP19517490A JPH0480926A JP H0480926 A JPH0480926 A JP H0480926A JP 2195174 A JP2195174 A JP 2195174A JP 19517490 A JP19517490 A JP 19517490A JP H0480926 A JPH0480926 A JP H0480926A
Authority
JP
Japan
Prior art keywords
insulating film
oxygen
film
oxide
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2195174A
Other languages
Japanese (ja)
Other versions
JP2945946B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2195174A priority Critical patent/JP2945946B2/en
Priority to DE69125323T priority patent/DE69125323T2/en
Priority to EP91306729A priority patent/EP0468758B1/en
Publication of JPH0480926A publication Critical patent/JPH0480926A/en
Priority to US08/250,344 priority patent/US5665210A/en
Priority to US08/857,556 priority patent/US6144057A/en
Application granted granted Critical
Publication of JP2945946B2 publication Critical patent/JP2945946B2/en
Priority to US09/620,968 priority patent/US7335570B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To enable a high quality oxide insulating film to be formed by a method wherein a gaseous oxide in the ratio exceeding specific range to an inert gas is used for the sputtering process to form the title oxide insulating film. CONSTITUTION:A tantalum oxide film is formed on a silicon semiconductor and then an electrode is formed on the tantalum oxide film by electron beam evaporation process while the results of detected electrical characteristics are as shown in the figures. Within the figures, the slip from the ideal value of the flat band voltage in the less volume of Ar gas than oxidative gas i.e., not exceeding 25 minal % is reduced. A lower side electrode 2 is formed on a substrate 1 by sputtering process of Ar only in an island shape and then an insulating film 8 of tantalum oxide is formed on the electrode 2 next Al as an upper side electrode 4 is formed by Al evaporation process to complete a capacitor. In said procedures, since the breakdown strength is increased when the oxygen number during the film formation process is rapidly decreased at the voluminal % of Ar exceeding 25%, Ar is to be added at the voluminal % during the film formation process not exceeding 25% generally to oxygen of 100%, while in the ratio of specific dielectric constant to oxygen, the oxygen % is the, higher the better.

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、半導体集積回路のキャパシタの誘電体膜、ま
たは層間絶縁膜またはアクティブ型液晶デイスプレィの
絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜等の
絶縁膜をスパッタ法で形成する作製方法に関する。
Detailed Description of the Invention "Field of Industrial Application" The present invention is applicable to dielectric films of capacitors in semiconductor integrated circuits, interlayer insulating films, gate insulating films of insulated gate field effect transistors of active liquid crystal displays, etc. The present invention relates to a manufacturing method for forming an insulating film by sputtering.

「従来の技術」 化学的気相法等によって作製された絶縁体膜を利用して
アクティブ素子または半導体集積回路、または誘電体膜
を利用したキャパシタか広く注目されている。
"Prior Art" Active elements or semiconductor integrated circuits using insulating films fabricated by chemical vapor deposition or the like, or capacitors using dielectric films are attracting wide attention.

この絶縁膜(キャパシタの誘電体膜も絶縁性であるため
単に絶縁膜または絶縁体膜という)は、従来は化学的気
相法等を用いて形成されるので、その作製雰囲気温度が
最高で450°Cと低温て形成でき、安価なソーダガラ
ス、ホウケイ酸ガラス等を基板として用いることができ
る。
This insulating film (simply referred to as an insulating film or an insulating film because the dielectric film of the capacitor is also insulative) has conventionally been formed using a chemical vapor phase method, etc., so the maximum atmospheric temperature for its production is 450°C. It can be formed at a low temperature of °C, and inexpensive soda glass, borosilicate glass, etc. can be used as the substrate.

かかる低温にて絶縁物を作製する他の方法として、プラ
ズマCVD法や100%〜80%のAr原子をスパッタ
用気体として用いたスパッタリング法が知られている。
As other methods for producing an insulator at such low temperatures, a plasma CVD method and a sputtering method using 100% to 80% Ar atoms as a sputtering gas are known.

これはAr等の不活性ガスがターゲット材料をたたきだ
す確率(スパッタリングイールド)が高い為であった。
This is because there is a high probability that an inert gas such as Ar will knock out the target material (sputtering yield).

本発明者らが、スパッタリング法によって作製された絶
縁膜の特性について鋭意検討した結果、絶縁膜の性能を
示す下側の被形成面子なわち下側電極活性層と成膜され
た絶縁膜界面との界面準位がアルゴンの量できわめて大
きく変(1していることがわかった。特にその極端な例
として、キャパシタまたはゲイト絶縁物として酸化タン
タルを用いる場合、タンタルが安定のためこC成分の金
属成分(Ta成分)がクラスタ(5〜50人C粒径の粒
の群)を発生する。このクラスタおよO下地表面の損傷
による絶縁膜中の固定電荷の数を反映するフラットバン
ド電圧の理想値よりのズしく悪化)が、また絶縁耐圧の
低下かスパッタリング時のArガスの割合に大きく依存
することを見ました。
As a result of intensive studies on the characteristics of insulating films produced by sputtering, the inventors found that the lower formed surface, that is, the interface between the lower electrode active layer and the deposited insulating film, indicates the performance of the insulating film. It was found that the interface level of The metal component (Ta component) generates clusters (groups of grains with a grain size of 5 to 50 C).The flat band voltage, which reflects the number of fixed charges in the insulating film due to the clusters and damage to the O underlying surface, It was also seen that the decrease in dielectric strength or the proportion of Ar gas used during sputtering greatly depends on the drop in dielectric strength.

更に光CVD法によってキャパシタの誘電体膜を作製す
ることが試みられている。下地材料の半導体または電極
材料との反応損傷がなく、2X10”eV−’ cm−
2程度の界面準位密度が得られているが、膜作製に必要
とする時間が長く(成膜速度が非常に遅い)、工業的な
応用には不向きであった。また水素か用いられ、ホット
エレクトロン効果を誘発するため、長期特性に問題かあ
った。
Furthermore, attempts have been made to fabricate a dielectric film for a capacitor using a photo-CVD method. No reaction damage with underlying semiconductor or electrode material, 2X10"eV-' cm-
Although an interface state density of about 2 has been obtained, the time required for film formation is long (the film formation rate is very slow), making it unsuitable for industrial applications. In addition, hydrogen was used, which induced the hot electron effect, so there were problems with long-term properties.

F本発明の目的」 本発明は従来の問題点を解決する方法であり、良好な特
性の酸化タンタル、酸化チタン、チタン酸バリウム、チ
タン酸鉛等の金属酸化物絶縁膜を膜中に金属のクラスタ
、ピンホール等かなく、かつ低温プロセスで水素を用い
ることなく作製する方法を提供するものである。
FObjects of the Invention The present invention is a method for solving the problems of the prior art, and consists of a metal oxide insulating film made of tantalum oxide, titanium oxide, barium titanate, lead titanate, etc. having good properties. The present invention provides a method of manufacturing without clusters, pinholes, etc., and without using hydrogen in a low-temperature process.

「発明の構成」 本発明の構成は、酸化タンタル、酸化チタン等の誘電体
、チタン酸バリウム等の強誘電体等の金属酸化膜の作製
方法に関する。
[Structure of the Invention] The structure of the present invention relates to a method for manufacturing a metal oxide film such as a dielectric material such as tantalum oxide or titanium oxide, or a ferroelectric material such as barium titanate.

本発明は、かかる絶縁膜をスパッタリング法にて行う。In the present invention, such an insulating film is formed by a sputtering method.

スパッタリングに用いる気体を酸化物、例えば酸素がア
ルゴン等の不活性ガスに対し75体積%以上さらに好ま
しくは不活性気体をまったく用いない酸化物気体、特に
酸素のみの条件下で金属酸化物または金属のターゲット
のスパッタリングを行い、酸化物絶縁膜を積層法で作製
することを特徴とするものである。
The gas used for sputtering is an oxide gas, for example, an oxide gas containing 75% by volume or more of oxygen based on an inert gas such as argon, and more preferably an oxide gas that does not use any inert gas, especially a metal oxide or metal under conditions of only oxygen. This method is characterized by sputtering a target and producing an oxide insulating film by a layering method.

またスパッタリングはスパッタガスを成膜された被膜の
成分の一部とする気体、例えば酸化タンタル膜にあって
は、酸素を100%または80〜100体積%として、
酸化タンタルのターゲットを高周波(RF)スパッタ法
を用いて行う。するとターゲット材料か飛翔中にこのス
パッタ用気体である酸素と酸化反応をより完全に行わし
めることができる。
In sputtering, the sputtering gas is a gas that is part of the components of the deposited film, for example, in the case of tantalum oxide films, oxygen is 100% or 80 to 100% by volume.
Radio frequency (RF) sputtering is performed using a tantalum oxide target. Then, the oxidation reaction between the target material and oxygen, which is the sputtering gas, can be more completely carried out while the target material is in flight.

更にこれを助長するため、これに加えてハロゲン元素を
含む気体を酸化物気体に対し0.2〜20体積%同時に
混入することにより、酸化珪化物に同時に不本意で導入
されるアルカリイオンの中和、不対結合手の中和をも可
能としたものである。
In order to further promote this, in addition to this, by simultaneously mixing 0.2 to 20% by volume of a gas containing a halogen element to the oxide gas, the alkali ions that are involuntarily introduced into the silicide oxide are removed. It also made it possible to neutralize the sum and unpaired bonds.

本発明に用いられるスパッタリング法としてRFスパッ
タ、直流スパッタ等いずれの方法も使用できるが、スパ
ッタリングターゲットが導電率の悪い酸化物、例えばT
a205等の金属酸化物の場合、安定した放電を持続す
るために13.56MHzの高周波RFマグネトロンス
パッタ法を用いることが好ましい。
As the sputtering method used in the present invention, any method such as RF sputtering or DC sputtering can be used, but the sputtering target is an oxide with poor conductivity, such as T.
In the case of metal oxides such as A205, it is preferable to use a 13.56 MHz high frequency RF magnetron sputtering method in order to maintain stable discharge.

酸化物気体としては、酸素(0□)、オゾン(03)、
亜酸化窒素(N20)等を挙げることができる。特にオ
ゾンや酸素を使用した場合、酸化物絶縁膜中に取り込ま
れる不用な原子が存在しないので、非常に良好なビンホ
ールガ存在しない、誘電損傷の少ない、また絶縁耐圧の
ばらつきか大きくない絶縁膜を被形成面上に得ることが
できた。
Oxide gases include oxygen (0□), ozone (03),
Examples include nitrous oxide (N20). In particular, when ozone or oxygen is used, there are no unnecessary atoms incorporated into the oxide insulating film, so the insulating film can be coated with a very good insulating film that does not contain any vinyl oxides, has little dielectric damage, and does not have large variations in dielectric strength. could be obtained on the formed surface.

酸化物絶縁膜として、酸化タンタル、酸化チタンが代表
的なものである。また強誘電体酸化物としてチタン酸バ
リウム、チタン酸鉛が主なものである。これらに添加す
るためのハロゲン元素用には、弗化物気体としては弗化
窒素(NF、、 N2F、)、弗化水素(HF)、弗素
(F2)、フロンガスを用い得る。
Typical oxide insulating films include tantalum oxide and titanium oxide. In addition, barium titanate and lead titanate are the main ferroelectric oxides. For the halogen element to be added to these, nitrogen fluoride (NF, N2F,), hydrogen fluoride (HF), fluorine (F2), or fluorocarbon gas can be used as the fluoride gas.

化学的に分解しやすく、かつ取り扱いが容易なNF3が
用いやすい。塩化物気体としては、四塩化炭素(CC1
4)、塩素(C12)、塩化水素(MCI)等を用い得
る。
NF3 is easy to use because it is easy to chemically decompose and easy to handle. As a chloride gas, carbon tetrachloride (CC1
4), chlorine (C12), hydrogen chloride (MCI), etc. can be used.

またこれら例えば弗化窒素の量は、酸化物気体例えば酸
素に対して0.2〜20体積%とした。これらハロゲン
元素は熱処理によって酸化物絶縁物中のナトリウム等の
アルカリイオンとの中和、金属の不対結合との中和に有
効であるが、同時に多量すぎると、絶縁膜の主成分を気
体とする可能性を内在するためよくない。一般には被膜
中には全元素数の0.01〜5原子%のハロゲン元素を
混入させた。
Further, the amount of nitrogen fluoride, for example, was 0.2 to 20% by volume relative to the oxide gas, for example, oxygen. These halogen elements are effective in neutralizing alkali ions such as sodium in oxide insulators and neutralizing unpaired bonds in metals through heat treatment, but if they are used in too large a quantity, the main components of the insulating film become gaseous. This is not good because it has the inherent possibility of Generally, a halogen element is mixed in the coating in an amount of 0.01 to 5 at % of the total number of elements.

スパッタ用の気体としてのオゾンの使用は、オゾンかO
ラジカルに分解されやす(、単位面積当たりのOラジカ
ル発生量が多く、成膜速度向上に寄与することができた
。
The use of ozone as a gas for sputtering is either ozone or O
It was easily decomposed into radicals (the amount of O radicals generated per unit area was large, contributing to an improvement in the film formation rate).

以下に実施例により本発明の詳細な説明する。The present invention will be explained in detail below using Examples.

「実施例1」 シリコン半導体上に酸化タンタル膜を本発明方法で形成
し、その上に1mmφのアルミニウム電極を電子ビーム
蒸着で形成し、電気特性を調べた結果を第2図に示す。
"Example 1" A tantalum oxide film was formed on a silicon semiconductor by the method of the present invention, an aluminum electrode of 1 mm diameter was formed thereon by electron beam evaporation, and the electrical characteristics were investigated. The results are shown in FIG.

第2図は上記MIS(アルミニウム金属−酸化タンタル
の絶縁膜−シリコン半導体)構造とした時のC−■特性
におけるフラットバンド電圧のズレ(ΔVFB)の特性
を示す。
FIG. 2 shows the flat band voltage deviation (ΔVFB) characteristic in the C-■ characteristic when the MIS (aluminum metal-tantalum oxide insulating film-silicon semiconductor) structure is used.

Arガス100%に比べて、Arガスの量を酸化性ガス
(第3図では酸素)の量より少なく、25体積%以下と
するとフラットバンド電圧の理想値からのズレが減少し
ていることがわかる。
Compared to 100% Ar gas, when the amount of Ar gas is less than the amount of oxidizing gas (oxygen in Figure 3) and is 25% by volume or less, the deviation of the flat band voltage from the ideal value is reduced. Recognize.

BT (バイアス−温度)処理を施し、ゲイト電極側に
負のバイアス電圧を2 xlo6V/cm 、 150
°Cて30分加え、さらに同一条件下で正のバイアス電
圧を加えた。それらの差すなわちフラットバンド電圧の
ズレ(ΔVFB)はIOVもあった。しかしこの成膜を
100%酸素で行うと0.5v以下しかなかった。さら
にこれにハロゲン元素を少しでも添加すると、その値は
さらに数分の−に急激に減少した。
Perform BT (bias-temperature) treatment and apply a negative bias voltage of 2 x lo6 V/cm to the gate electrode side, 150
°C for 30 minutes, and a positive bias voltage was further applied under the same conditions. The difference between them, that is, the deviation in flat band voltage (ΔVFB), was also IOV. However, when this film was formed using 100% oxygen, the voltage was only 0.5V or less. Furthermore, when even a small amount of halogen element was added to this, the value further rapidly decreased to - several minutes.

これらのことより、スパッタリングにより成膜時に反応
雰囲気下に存在する活性化されたAr原子が、絶縁膜の
膜質に影響を与えており、できるだけAr原子の存在を
減らしてスパッタリング成膜することが望ましいことが
判明した。
From these facts, activated Ar atoms present in the reaction atmosphere during film formation by sputtering affect the film quality of the insulating film, and it is desirable to reduce the presence of Ar atoms as much as possible when forming a film by sputtering. It has been found.

その理由としては、Arイオンのためスパッタ中に膜成
分の一つである金属と酸素との反応をArが邪魔をし、
化学量論的に十分合致した(Ta2に対し05からの割
合とミクロのレベルでも満たされる)金属酸化物が構成
されない。またArイオンまたは活性化されたAr原子
が界面に衝突して、界面での損傷、欠陥を形成し、固定
電荷発生の原因となっていることが考えられる。
The reason for this is that Ar ions interfere with the reaction between metal, which is one of the film components, and oxygen during sputtering.
A metal oxide with sufficient stoichiometry (the ratio of 05 to Ta2 is satisfied even at the micro level) is not formed. It is also conceivable that Ar ions or activated Ar atoms collide with the interface, causing damage or defects at the interface, and causing the generation of fixed charges.

「実施例2」 第1図に本発明の絶縁膜の作製工程を示す。"Example 2" FIG. 1 shows the manufacturing process of the insulating film of the present invention.

本実施例においては、基板材料として安価なブロッキン
グ層を有するソーダガラスを基板(1)として用いた。
In this example, soda glass having a blocking layer, which is inexpensive as a substrate material, was used as the substrate (1).

この基板(1)上にArのみのスパッタ法により下側電
極(2)をアイランド状に形成し、第1図(A)の状態
を得る。
A lower electrode (2) is formed in the form of an island on this substrate (1) by sputtering using only Ar to obtain the state shown in FIG. 1(A).

その作製条件は以下の通りであった。The manufacturing conditions were as follows.

基板温度      350°C 反応時圧力     0.06torrRfパワー(1
3,56MHz)  100 Wターゲット     
金属タンタル 使用ガス      Ar 膜厚        2000人 またアイランド状に形成する際、実施例ではメタルマス
クを使用したが、公知のフォトリソグラフィ技術を使用
してもよい。
Substrate temperature 350°C Reaction pressure 0.06 torrRf power (1
3,56MHz) 100W target
Metallic tantalum Gas used: Ar Film thickness: 2000 In addition, when forming the island shape, a metal mask was used in the embodiment, but a known photolithography technique may be used.

この上に本発明方法による酸化タンタルの絶縁膜を作製
した。その条件を以下に示す。
A tantalum oxide insulating film was formed thereon by the method of the present invention. The conditions are shown below.

ターゲット Ta20599.99% 反応ガス  02100体積%〜 0体積%Ar   
   O体積%〜100体積%反応圧力       
0.05torrRfパワー        500W 基板温度       100’c 基板ターゲツト間距離 150mm 次に、上側電極(4)としてAIを電子ビーム蒸着法に
より形成し、キャパシタを完成させた。
Target Ta20599.99% Reaction gas 02100% by volume ~ 0% by volume Ar
O volume % ~ 100 volume % reaction pressure
0.05 torr Rf power 500 W Substrate temperature 100'C Distance between substrate targets 150 mm Next, AI was formed as the upper electrode (4) by electron beam evaporation to complete the capacitor.

Arガスを25%以下の割合で混合した雰囲気下で絶縁
膜を作成する場合には、ターゲットと基板との距離をA
rガス0%で作製する場合より長くすることで、Arガ
ス0%で作製する場合とほぼ同様の膜質の絶縁膜を得る
ことが可能である。さらにArガス25%以下の割合で
混合して形成したゲイト絶縁膜に対し、エキシマレーザ
光を照射し、フラッシュアニールを施し、膜中に取り入
れた弗素等のハロゲン元素を活性化し、珪素の不完全結
合手と中和させ、膜中の固定電荷の発生原因を取り除く
ことも可能であった。
When creating an insulating film in an atmosphere containing Ar gas at a ratio of 25% or less, the distance between the target and the substrate should be set to A.
By making the length longer than when fabricating with 0% R gas, it is possible to obtain an insulating film with almost the same quality as when fabricating with 0% Ar gas. Furthermore, the gate insulating film formed by mixing Ar gas at a ratio of 25% or less is irradiated with excimer laser light and subjected to flash annealing to activate the halogen elements such as fluorine incorporated into the film and remove the imperfections of silicon. It was also possible to neutralize the bonds and eliminate the cause of fixed charges in the membrane.

第3図は、この酸素をさらに増加させていった時の絶縁
耐圧を示す。1mmφのAl電極とし、そのリーク電流
か1μAを越えた時とした。
FIG. 3 shows the dielectric strength when the oxygen content is further increased. An Al electrode with a diameter of 1 mm was used, and the leakage current exceeded 1 μA.

試料によりバラツキかあるため、図中においてはX(中
央の・印)、σ(分散シグマ値)(上下限)を示す。こ
の耐圧は成膜中の酸素の数か25%以上となると急減し
高くなり、またσ値も小さくなってきた。そのためアル
ゴンの添加は成膜時25体積%以下、一般には100%
の酸素とし、さらにこれに加えてNF3等を酸素に対し
て0.2〜10体積%とした方がよかった。
Since there are variations depending on the sample, in the figure, X (mark in the center) and σ (dispersion sigma value) (upper and lower limits) are shown. This breakdown voltage suddenly decreases and becomes higher when the number of oxygen atoms in the film becomes 25% or more, and the σ value also becomes small. Therefore, the addition of argon is 25% by volume or less during film formation, generally 100%.
It would have been better to use 0.2 to 10% by volume of NF3 or the like to oxygen in addition to this.

かかる条件下での比誘電率の酸素との割合の特性を第4
図に示す。やはり酸素の量が多くなるとバラツキが減少
し、好ましいものであった。
The characteristics of the ratio of dielectric constant to oxygen under such conditions are shown in the fourth section.
As shown in the figure. As expected, as the amount of oxygen increases, the variation decreases, which is preferable.

また、スパッタリングに用いる材料は全て高純度のもの
が好ましい。例えば、スパッタリングターゲットは4N
以上の酸化タンタル、酸化チタン、チタン酸バリウム、
チタン酸鉛か最も好ましい。
Furthermore, all materials used for sputtering are preferably of high purity. For example, the sputtering target is 4N
Tantalum oxide, titanium oxide, barium titanate,
Lead titanate is most preferred.

しかし金属のタンタル、チタンを用いてもスパッタ条件
を注意すれば、酸化成膜速度を第2図と同様な特性を得
ることか可能であるか、その時は加速電圧を小さくする
ため成膜速度を1/4程度にしなければならなかった。
However, even if metals such as tantalum and titanium are used, if the sputtering conditions are carefully selected, is it possible to obtain the same characteristics as shown in Figure 2 for the oxide film formation rate? I had to reduce it to about 1/4.

酸素は100〜90体積%とすることが好ましい。同様
にスパッタリンク′に使用するガスも高純度(5N以上
)の物を用い、不純物が絶縁膜中に混入することを極力
避けた。
The oxygen content is preferably 100 to 90% by volume. Similarly, a gas of high purity (5N or higher) was used for the sputter link' to prevent impurities from entering the insulating film as much as possible.

「実施例3」 第5図に本発明の他の実施例を示す。"Example 3" FIG. 5 shows another embodiment of the invention.

この実施例のl Tr/Cel lのDRAM(ダイナ
ミックメモリ)の1つのセルの作製に本発明を用いたも
のである。図面において、半導体基板には1つのゲイト
型電界効果トランジスタ(20)がソースまたはドレイ
ン(8)、ドレインまたはソース(9)、ゲイト電極(
7)、ゲイト絶縁膜(6)として構成されている。
The present invention was used to fabricate one cell of a DRAM (dynamic memory) of lTr/Cel l in this example. In the drawing, one gate type field effect transistor (20) is formed on a semiconductor substrate with a source or drain (8), a drain or source (9), a gate electrode (
7) and is configured as a gate insulating film (6).

更にこのトランジスタの一方のドレインまたはソース(
9)には下側電極(10)、酸化タンタルの誘電体(1
1)、上側電極(12)よりなるキャパシタ(21)を
直列させて設けている。これらの外周辺には埋置した絶
縁膜(5)を存せしめている。この構造はスタックド型
DRAMのメモリセルの形状を示している。 この図面
でキャパシタの誘電体膜(11)は本発明の酸化タンタ
ルのターゲットを酸素のスパッタ法で被膜形成した。こ
の酸化タンタルの比誘電率が27もあり、周波数特性が
高周波まで優れているため、酸化珪素被膜(比誘電数3
.8)と比べて大きい蓄積容量を得ることかできる。
Furthermore, one drain or source of this transistor (
9) includes a lower electrode (10) and a tantalum oxide dielectric (1).
1) A capacitor (21) consisting of an upper electrode (12) is provided in series. A buried insulating film (5) is left on the outer periphery of these. This structure shows the shape of a memory cell of a stacked DRAM. In this drawing, the dielectric film (11) of the capacitor was formed by coating the tantalum oxide target of the present invention by oxygen sputtering. This tantalum oxide has a dielectric constant of 27 and has excellent frequency characteristics up to high frequencies, so it
.. 8), a larger storage capacity can be obtained.

またこの絶縁ゲイト型電界効果トランジスタ(20)の
ゲイト絶縁膜は熱酸化法による酸化珪素または酸化珪素
の100%酸素を用いたスパッタ法の酸化珪素を用いた
。しかしこの保護膜を酸化タンタルにしても、シリコン
半導体との界面準位は2X1010cm−2Lかなく、
良好であった。
The gate insulating film of this insulated gate field effect transistor (20) is made of silicon oxide produced by thermal oxidation or by sputtering using 100% oxygen of silicon oxide. However, even if this protective film is made of tantalum oxide, the interface level with the silicon semiconductor is only 2X1010cm-2L,
It was good.

またこのキャパシタ(21)の下側電極(10)はリン
が添加されたシリコン半導体を用いて形成した。
Further, the lower electrode (10) of this capacitor (21) was formed using a silicon semiconductor doped with phosphorus.

しかしこの電極材料は金属タンタル、タングステン、チ
タン、モリブデンであっても、これらのシリサイドであ
ってもよい。
However, this electrode material may be metal tantalum, tungsten, titanium, molybdenum, or a silicide thereof.

この実施例では、この下側電極(lO)上に実施例1ま
たは実施例2て示した如く、酸化タンタル膜(11)を
本発明方法のスパッタ法で形成した。更にこの上に上側
電極(12)をアルミニウムまたは金属タンタルとアル
ミニウムの多層膜で形成してキャパシタ(21)を構成
させた。酸化タンタルの厚さは300〜3000人とし
た。代表的には500〜1Soo人、例えば1000人
とした。しかしこれは酸化珪素等では比誘電率か小さい
ため、メモリセルとしては厚さを約30人に薄くしなけ
ればならない。しかし本発明方法で形成した酸化タンタ
ルは比誘電率か大きいため、その厚さは例えば1000
人とすることかできる。結果として絶縁性に優れ、また
ピンホールの存在を少なくすることが可能となった。
In this example, a tantalum oxide film (11) was formed on the lower electrode (lO) by the sputtering method of the present invention as shown in Example 1 or Example 2. Furthermore, an upper electrode (12) was formed on top of this using aluminum or a multilayer film of metal tantalum and aluminum to constitute a capacitor (21). The thickness of tantalum oxide was 300 to 3000. Typically, there are 500 to 1000 people, for example 1000 people. However, since silicon oxide and the like have a low dielectric constant, the thickness must be reduced to about 30 mm for a memory cell. However, since the tantalum oxide formed by the method of the present invention has a high dielectric constant, its thickness is, for example, 1000 mm.
I can do things with people. As a result, it has excellent insulation properties, and it has become possible to reduce the presence of pinholes.

このため第5図において、絶縁ゲイト型電界効果トラン
ジスタのチャネル長を0.1〜1μm例えば0.5μm
としてもよく、さらにITr/Ce1lの大きさで20
μm口の中に1つのメモリ(1ビツト)を作製すること
ができた。
Therefore, in FIG. 5, the channel length of the insulated gate field effect transistor is set to 0.1 to 1 μm, for example 0.5 μm.
In addition, the size of ITr/Ce1l is 20
One memory (1 bit) could be created in the μm port.

またこの酸化タンタルの形成の際、水素をまったく含ま
ないスパッタ法で形成し、加えてその上下の電極をも水
素を含まないスパッタ法で形成するため、その成膜中の
水素がその後の熱処理でゲイト絶縁膜にまでドリフト(
拡散)し、ホットキャリアのトラップセンタになってし
まうことを防ぐことも可能となった。
In addition, when forming this tantalum oxide, it is formed by a sputtering method that does not contain any hydrogen, and in addition, the upper and lower electrodes are also formed by a sputtering method that does not contain hydrogen, so the hydrogen in the film is removed during the subsequent heat treatment. Drift to the gate insulating film (
This also makes it possible to prevent hot carriers from becoming a trap center.

「実施例4」 第6図はダイナミックメモリのセルを一対(2ピツト)
を構成して設けたものである。
"Example 4" Figure 6 shows a pair of dynamic memory cells (2 pits)
It is configured and provided.

図面において、半導体基板(1)、埋置したフィルド絶
縁膜(5)、半導体表面に凸状に形成したドレインまた
はソース(9)およびその上に導体の電極・リード(1
9)を有する。この側面に、酸化珪素膜(6)をゲイト
絶縁膜として構成せしめた。異方性エツチングにより一
対のゲイト電極(7)、 (7”)を有せしめ、ソース
またはドレイン(8)、 (8°)を設けている。チャ
ネル形成領域(15)、 (15°)へのホウ素のイオ
ン注入は、ゲイト電極(7)、 (7’ )の形成の前
に凸状の領域(9)、 (19)とフィールド絶縁膜(
5)とをマスクとしてlXl0”〜5 xlO”cm−
3の濃度に形成した。そしてその後ソースまたはドレイ
ン(8)。
In the drawing, a semiconductor substrate (1), a buried insulating film (5), a drain or source (9) formed in a convex shape on the semiconductor surface, and a conductor electrode/lead (1) are shown on the semiconductor substrate (1).
9). A silicon oxide film (6) was formed on this side surface as a gate insulating film. A pair of gate electrodes (7), (7'') are formed by anisotropic etching, and a source or drain (8), (8°) is provided. Boron ion implantation is performed on the convex regions (9), (19) and the field insulating film (7') before forming the gate electrodes (7), (7').
5) and as a mask, lXl0"~5xlO"cm-
It was formed to a concentration of 3. and then the source or drain (8).

(8°)を1×101g〜1×1021cm−3の濃度
にイオン注入法により作製した。キャパシタ(21)は
下側電極(10)、酸化タンタルの誘電体(11)、上
側電極(12)を実施例1.2に従い実施例3と同様に
形成した。
(8°) was prepared by ion implantation at a concentration of 1 x 101 g to 1 x 1021 cm-3. The capacitor (21) had a lower electrode (10), a tantalum oxide dielectric (11), and an upper electrode (12) formed in the same manner as in Example 3 according to Example 1.2.

10〜20μm口の大きさに2つのビットを構成するI
 Tr/Ce1lを作ることができた。
I constitute two bits with a mouth size of 10-20μm
We were able to create Tr/Ce1l.

またホットキャリアのトラップセンタをゲイト絶縁膜中
に形成させる要因の水素を用いないために、0.1〜1
μmのチャネル長でも安定にトランジスタ特性を得るこ
とができた。
In addition, in order to avoid using hydrogen, which causes hot carrier trap centers to form in the gate insulating film,
Even with a channel length of μm, stable transistor characteristics could be obtained.

「効果」 これらはすべてスパッタにより酸素または酸化物気体を
従来知られているアルゴンが主たる気体の逆にアルゴン
を零または25%以下にすることにより、良質な絶縁膜
を作ることができることを実験的に発見した事実に基づ
く。
"Effects" All of these are based on experiments that show that a high-quality insulating film can be created by sputtering oxygen or oxide gas to reduce the amount of argon to zero or less than 25%, contrary to the conventionally known main gas, argon. Based on facts discovered in

本発明方法により、低温プロセスのみて非常に特性の良
い薄膜トランジスタを容易に形成することができた。
By the method of the present invention, a thin film transistor with very good characteristics could be easily formed using only a low temperature process.

またゲイト絶縁膜中に存在するホットキャリアおよび固
定電荷の発生原因を減らすことができたので、長期的な
使用において特性変化の少ない信頼性の良いトランジス
タ、キャパシタを提供することか可能となった。
Furthermore, since the causes of hot carriers and fixed charges existing in the gate insulating film can be reduced, it has become possible to provide highly reliable transistors and capacitors with little change in characteristics during long-term use.

本発明に用いるキャパシタまたは絶縁ゲイト型トランジ
スタの形状はスタガー型を用いず、逆スタガー型または
縦チャネル型のトランジスタを用いてもよい。またトラ
ンジスタの珪素に非単結晶ではなく単結晶を用いたモノ
リシック■cの一部に用いられる絶縁ゲイト型電界効果
トランジスタとしてもよい。
The shape of the capacitor or insulated gate transistor used in the present invention does not need to be staggered, but may be an inverted staggered or vertical channel transistor. Alternatively, it may be an insulated gate field effect transistor used as a part of a monolithic transistor (1c) using single crystal silicon rather than non-single crystal silicon for the transistor.

またキャパシタも一層の誘電体のキャパシタではなく積
層型の多層構造としてもよく、また電極を上下で挟む構
造ではなく左右で挟む横並べ方式%式%
In addition, the capacitor may have a multi-layered structure instead of a single dielectric capacitor, and the electrodes may be arranged side by side instead of being sandwiched between the top and bottom.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例の作製工程を示す。 第2図、第3図、第4図は絶縁膜作製時における酸素と
Arガスとの割合と電気特性との関係を示す。 第5図、第6図は本発明方法を用いたダイナミックメモ
リセルである半導体装置の実施例を示す。
FIG. 1 shows the manufacturing process of an embodiment of the present invention. FIG. 2, FIG. 3, and FIG. 4 show the relationship between the ratio of oxygen and Ar gas and the electrical characteristics during the fabrication of the insulating film. 5 and 6 show an embodiment of a semiconductor device which is a dynamic memory cell using the method of the present invention.

Claims (1)

【特許請求の範囲】 1、酸化性気体が不活性気体に対し75体積%以上の雰
囲気下でスパッタリング法によって金属酸化物絶縁膜を
形成することを特徴とする酸化物絶縁膜作製方法。 2、特許請求の範囲第1項において、酸化性気体である
酸素が100体積%の割合で存在する雰囲気下でキャパ
シタの誘電体膜またはゲイト絶縁膜等の絶縁膜をスパッ
タリング法により形成することを特徴とする酸化物絶縁
膜作製方法。
[Scope of Claims] 1. A method for producing an oxide insulating film, which comprises forming a metal oxide insulating film by sputtering in an atmosphere in which an oxidizing gas is 75% by volume or more based on an inert gas. 2. Claim 1 states that an insulating film such as a dielectric film of a capacitor or a gate insulating film is formed by sputtering in an atmosphere containing 100% by volume of oxygen, which is an oxidizing gas. Features of oxide insulating film manufacturing method.
JP2195174A 1990-07-24 1990-07-24 Method for manufacturing oxide insulating film Expired - Fee Related JP2945946B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2195174A JP2945946B2 (en) 1990-07-24 1990-07-24 Method for manufacturing oxide insulating film
DE69125323T DE69125323T2 (en) 1990-07-24 1991-07-24 Methods of making insulating films, capacitors, and semiconductor devices
EP91306729A EP0468758B1 (en) 1990-07-24 1991-07-24 Method of forming insulating films, capacitances, and semiconductor devices
US08/250,344 US5665210A (en) 1990-07-24 1994-05-27 Method of forming insulating films, capacitances, and semiconductor devices
US08/857,556 US6144057A (en) 1990-07-24 1997-05-16 Semiconductor memory device including a field effect transistor
US09/620,968 US7335570B1 (en) 1990-07-24 2000-07-20 Method of forming insulating films, capacitances, and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2195174A JP2945946B2 (en) 1990-07-24 1990-07-24 Method for manufacturing oxide insulating film

Publications (2)

Publication Number Publication Date
JPH0480926A true JPH0480926A (en) 1992-03-13
JP2945946B2 JP2945946B2 (en) 1999-09-06

Family

ID=16336676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2195174A Expired - Fee Related JP2945946B2 (en) 1990-07-24 1990-07-24 Method for manufacturing oxide insulating film

Country Status (1)

Country Link
JP (1) JP2945946B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9631712B2 (en) 2011-11-16 2017-04-25 Ntn Corporation Electric linear actuator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057634A (en) * 1983-09-08 1985-04-03 Agency Of Ind Science & Technol Formation of surface protective film
JPS6223117A (en) * 1985-07-23 1987-01-31 Matsushita Electric Ind Co Ltd Selective formation of oxide film
JPS62298119A (en) * 1986-06-18 1987-12-25 Hitachi Ltd Semiconductor device
JPH01171275A (en) * 1987-12-25 1989-07-06 Matsushita Graphic Commun Syst Inc Manufacture of thin film transistor
JPH0247256A (en) * 1988-06-22 1990-02-16 Boc Group Inc:The Formation of an oxide coating by reactive-sputtering

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057634A (en) * 1983-09-08 1985-04-03 Agency Of Ind Science & Technol Formation of surface protective film
JPS6223117A (en) * 1985-07-23 1987-01-31 Matsushita Electric Ind Co Ltd Selective formation of oxide film
JPS62298119A (en) * 1986-06-18 1987-12-25 Hitachi Ltd Semiconductor device
JPH01171275A (en) * 1987-12-25 1989-07-06 Matsushita Graphic Commun Syst Inc Manufacture of thin film transistor
JPH0247256A (en) * 1988-06-22 1990-02-16 Boc Group Inc:The Formation of an oxide coating by reactive-sputtering

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9631712B2 (en) 2011-11-16 2017-04-25 Ntn Corporation Electric linear actuator

Also Published As

Publication number Publication date
JP2945946B2 (en) 1999-09-06

Similar Documents

Publication Publication Date Title
US5665210A (en) Method of forming insulating films, capacitances, and semiconductor devices
JPH04192526A (en) Film formation method
JP2903134B2 (en) Semiconductor device
KR100588888B1 (en) Manufacturing method of capacitor having tantalum oxide film as insulating film
JP3308513B2 (en) Method for manufacturing insulating gate type semiconductor device
JP3179779B2 (en) Method for manufacturing nitride insulating film
JP3308512B2 (en) Insulated gate semiconductor device and method of manufacturing the same
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
US7335570B1 (en) Method of forming insulating films, capacitances, and semiconductor devices
JP2945946B2 (en) Method for manufacturing oxide insulating film
JP3658254B2 (en) Insulated gate type semiconductor device and manufacturing method thereof
JP3119988B2 (en) Method for manufacturing semiconductor device
JP3155270B2 (en) Method for manufacturing metal oxide insulating film
JP3197531B2 (en) Method for manufacturing semiconductor device
JP3349475B2 (en) Method for manufacturing semiconductor device
JP3143610B2 (en) Thin film insulated gate type semiconductor device and method of manufacturing the same
KR100388203B1 (en) Method for manufactruing capacitor in semiconductor device
KR100882090B1 (en) Capacitor Manufacturing Method of Semiconductor Device
JP3350652B2 (en) Method for manufacturing dynamic memory
KR100492992B1 (en) The method for fabricating capacitor of semiconductor device
JP3340407B2 (en) Insulating coating and semiconductor device
KR100347534B1 (en) Method of manufacturing a capacitor in a semiconductor device
JP3340406B2 (en) Method for manufacturing semiconductor device
JP3340429B2 (en) Semiconductor device
JP3340425B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees