JPH0480926A - 酸化物絶縁膜の作製方法 - Google Patents

酸化物絶縁膜の作製方法

Info

Publication number
JPH0480926A
JPH0480926A JP2195174A JP19517490A JPH0480926A JP H0480926 A JPH0480926 A JP H0480926A JP 2195174 A JP2195174 A JP 2195174A JP 19517490 A JP19517490 A JP 19517490A JP H0480926 A JPH0480926 A JP H0480926A
Authority
JP
Japan
Prior art keywords
insulating film
oxygen
film
oxide
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2195174A
Other languages
English (en)
Other versions
JP2945946B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2195174A priority Critical patent/JP2945946B2/ja
Priority to DE69125323T priority patent/DE69125323T2/de
Priority to EP91306729A priority patent/EP0468758B1/en
Publication of JPH0480926A publication Critical patent/JPH0480926A/ja
Priority to US08/250,344 priority patent/US5665210A/en
Priority to US08/857,556 priority patent/US6144057A/en
Application granted granted Critical
Publication of JP2945946B2 publication Critical patent/JP2945946B2/ja
Priority to US09/620,968 priority patent/US7335570B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、半導体集積回路のキャパシタの誘電体膜、ま
たは層間絶縁膜またはアクティブ型液晶デイスプレィの
絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜等の
絶縁膜をスパッタ法で形成する作製方法に関する。
「従来の技術」 化学的気相法等によって作製された絶縁体膜を利用して
アクティブ素子または半導体集積回路、または誘電体膜
を利用したキャパシタか広く注目されている。
この絶縁膜(キャパシタの誘電体膜も絶縁性であるため
単に絶縁膜または絶縁体膜という)は、従来は化学的気
相法等を用いて形成されるので、その作製雰囲気温度が
最高で450°Cと低温て形成でき、安価なソーダガラ
ス、ホウケイ酸ガラス等を基板として用いることができ
る。
かかる低温にて絶縁物を作製する他の方法として、プラ
ズマCVD法や100%〜80%のAr原子をスパッタ
用気体として用いたスパッタリング法が知られている。
これはAr等の不活性ガスがターゲット材料をたたきだ
す確率(スパッタリングイールド)が高い為であった。
本発明者らが、スパッタリング法によって作製された絶
縁膜の特性について鋭意検討した結果、絶縁膜の性能を
示す下側の被形成面子なわち下側電極活性層と成膜され
た絶縁膜界面との界面準位がアルゴンの量できわめて大
きく変(1していることがわかった。特にその極端な例
として、キャパシタまたはゲイト絶縁物として酸化タン
タルを用いる場合、タンタルが安定のためこC成分の金
属成分(Ta成分)がクラスタ(5〜50人C粒径の粒
の群)を発生する。このクラスタおよO下地表面の損傷
による絶縁膜中の固定電荷の数を反映するフラットバン
ド電圧の理想値よりのズしく悪化)が、また絶縁耐圧の
低下かスパッタリング時のArガスの割合に大きく依存
することを見ました。
更に光CVD法によってキャパシタの誘電体膜を作製す
ることが試みられている。下地材料の半導体または電極
材料との反応損傷がなく、2X10”eV−’ cm−
2程度の界面準位密度が得られているが、膜作製に必要
とする時間が長く(成膜速度が非常に遅い)、工業的な
応用には不向きであった。また水素か用いられ、ホット
エレクトロン効果を誘発するため、長期特性に問題かあ
った。
F本発明の目的」 本発明は従来の問題点を解決する方法であり、良好な特
性の酸化タンタル、酸化チタン、チタン酸バリウム、チ
タン酸鉛等の金属酸化物絶縁膜を膜中に金属のクラスタ
、ピンホール等かなく、かつ低温プロセスで水素を用い
ることなく作製する方法を提供するものである。
「発明の構成」 本発明の構成は、酸化タンタル、酸化チタン等の誘電体
、チタン酸バリウム等の強誘電体等の金属酸化膜の作製
方法に関する。
本発明は、かかる絶縁膜をスパッタリング法にて行う。
スパッタリングに用いる気体を酸化物、例えば酸素がア
ルゴン等の不活性ガスに対し75体積%以上さらに好ま
しくは不活性気体をまったく用いない酸化物気体、特に
酸素のみの条件下で金属酸化物または金属のターゲット
のスパッタリングを行い、酸化物絶縁膜を積層法で作製
することを特徴とするものである。
またスパッタリングはスパッタガスを成膜された被膜の
成分の一部とする気体、例えば酸化タンタル膜にあって
は、酸素を100%または80〜100体積%として、
酸化タンタルのターゲットを高周波(RF)スパッタ法
を用いて行う。するとターゲット材料か飛翔中にこのス
パッタ用気体である酸素と酸化反応をより完全に行わし
めることができる。
更にこれを助長するため、これに加えてハロゲン元素を
含む気体を酸化物気体に対し0.2〜20体積%同時に
混入することにより、酸化珪化物に同時に不本意で導入
されるアルカリイオンの中和、不対結合手の中和をも可
能としたものである。
本発明に用いられるスパッタリング法としてRFスパッ
タ、直流スパッタ等いずれの方法も使用できるが、スパ
ッタリングターゲットが導電率の悪い酸化物、例えばT
a205等の金属酸化物の場合、安定した放電を持続す
るために13.56MHzの高周波RFマグネトロンス
パッタ法を用いることが好ましい。
酸化物気体としては、酸素(0□)、オゾン(03)、
亜酸化窒素(N20)等を挙げることができる。特にオ
ゾンや酸素を使用した場合、酸化物絶縁膜中に取り込ま
れる不用な原子が存在しないので、非常に良好なビンホ
ールガ存在しない、誘電損傷の少ない、また絶縁耐圧の
ばらつきか大きくない絶縁膜を被形成面上に得ることが
できた。
酸化物絶縁膜として、酸化タンタル、酸化チタンが代表
的なものである。また強誘電体酸化物としてチタン酸バ
リウム、チタン酸鉛が主なものである。これらに添加す
るためのハロゲン元素用には、弗化物気体としては弗化
窒素(NF、、 N2F、)、弗化水素(HF)、弗素
(F2)、フロンガスを用い得る。
化学的に分解しやすく、かつ取り扱いが容易なNF3が
用いやすい。塩化物気体としては、四塩化炭素(CC1
4)、塩素(C12)、塩化水素(MCI)等を用い得
る。
またこれら例えば弗化窒素の量は、酸化物気体例えば酸
素に対して0.2〜20体積%とした。これらハロゲン
元素は熱処理によって酸化物絶縁物中のナトリウム等の
アルカリイオンとの中和、金属の不対結合との中和に有
効であるが、同時に多量すぎると、絶縁膜の主成分を気
体とする可能性を内在するためよくない。一般には被膜
中には全元素数の0.01〜5原子%のハロゲン元素を
混入させた。
スパッタ用の気体としてのオゾンの使用は、オゾンかO
ラジカルに分解されやす(、単位面積当たりのOラジカ
ル発生量が多く、成膜速度向上に寄与することができた
。
以下に実施例により本発明の詳細な説明する。
「実施例1」 シリコン半導体上に酸化タンタル膜を本発明方法で形成
し、その上に1mmφのアルミニウム電極を電子ビーム
蒸着で形成し、電気特性を調べた結果を第2図に示す。
第2図は上記MIS(アルミニウム金属−酸化タンタル
の絶縁膜−シリコン半導体)構造とした時のC−■特性
におけるフラットバンド電圧のズレ(ΔVFB)の特性
を示す。
Arガス100%に比べて、Arガスの量を酸化性ガス
(第3図では酸素)の量より少なく、25体積%以下と
するとフラットバンド電圧の理想値からのズレが減少し
ていることがわかる。
BT (バイアス−温度)処理を施し、ゲイト電極側に
負のバイアス電圧を2 xlo6V/cm 、 150
°Cて30分加え、さらに同一条件下で正のバイアス電
圧を加えた。それらの差すなわちフラットバンド電圧の
ズレ(ΔVFB)はIOVもあった。しかしこの成膜を
100%酸素で行うと0.5v以下しかなかった。さら
にこれにハロゲン元素を少しでも添加すると、その値は
さらに数分の−に急激に減少した。
これらのことより、スパッタリングにより成膜時に反応
雰囲気下に存在する活性化されたAr原子が、絶縁膜の
膜質に影響を与えており、できるだけAr原子の存在を
減らしてスパッタリング成膜することが望ましいことが
判明した。
その理由としては、Arイオンのためスパッタ中に膜成
分の一つである金属と酸素との反応をArが邪魔をし、
化学量論的に十分合致した(Ta2に対し05からの割
合とミクロのレベルでも満たされる)金属酸化物が構成
されない。またArイオンまたは活性化されたAr原子
が界面に衝突して、界面での損傷、欠陥を形成し、固定
電荷発生の原因となっていることが考えられる。
「実施例2」 第1図に本発明の絶縁膜の作製工程を示す。
本実施例においては、基板材料として安価なブロッキン
グ層を有するソーダガラスを基板(1)として用いた。
この基板(1)上にArのみのスパッタ法により下側電
極(2)をアイランド状に形成し、第1図(A)の状態
を得る。
その作製条件は以下の通りであった。
基板温度      350°C 反応時圧力     0.06torrRfパワー(1
3,56MHz)  100 Wターゲット     
金属タンタル 使用ガス      Ar 膜厚        2000人 またアイランド状に形成する際、実施例ではメタルマス
クを使用したが、公知のフォトリソグラフィ技術を使用
してもよい。
この上に本発明方法による酸化タンタルの絶縁膜を作製
した。その条件を以下に示す。
ターゲット Ta20599.99% 反応ガス  02100体積%〜 0体積%Ar   
   O体積%〜100体積%反応圧力       
0.05torrRfパワー        500W 基板温度       100’c 基板ターゲツト間距離 150mm 次に、上側電極(4)としてAIを電子ビーム蒸着法に
より形成し、キャパシタを完成させた。
Arガスを25%以下の割合で混合した雰囲気下で絶縁
膜を作成する場合には、ターゲットと基板との距離をA
rガス0%で作製する場合より長くすることで、Arガ
ス0%で作製する場合とほぼ同様の膜質の絶縁膜を得る
ことが可能である。さらにArガス25%以下の割合で
混合して形成したゲイト絶縁膜に対し、エキシマレーザ
光を照射し、フラッシュアニールを施し、膜中に取り入
れた弗素等のハロゲン元素を活性化し、珪素の不完全結
合手と中和させ、膜中の固定電荷の発生原因を取り除く
ことも可能であった。
第3図は、この酸素をさらに増加させていった時の絶縁
耐圧を示す。1mmφのAl電極とし、そのリーク電流
か1μAを越えた時とした。
試料によりバラツキかあるため、図中においてはX(中
央の・印)、σ(分散シグマ値)(上下限)を示す。こ
の耐圧は成膜中の酸素の数か25%以上となると急減し
高くなり、またσ値も小さくなってきた。そのためアル
ゴンの添加は成膜時25体積%以下、一般には100%
の酸素とし、さらにこれに加えてNF3等を酸素に対し
て0.2〜10体積%とした方がよかった。
かかる条件下での比誘電率の酸素との割合の特性を第4
図に示す。やはり酸素の量が多くなるとバラツキが減少
し、好ましいものであった。
また、スパッタリングに用いる材料は全て高純度のもの
が好ましい。例えば、スパッタリングターゲットは4N
以上の酸化タンタル、酸化チタン、チタン酸バリウム、
チタン酸鉛か最も好ましい。
しかし金属のタンタル、チタンを用いてもスパッタ条件
を注意すれば、酸化成膜速度を第2図と同様な特性を得
ることか可能であるか、その時は加速電圧を小さくする
ため成膜速度を1/4程度にしなければならなかった。
酸素は100〜90体積%とすることが好ましい。同様
にスパッタリンク′に使用するガスも高純度(5N以上
)の物を用い、不純物が絶縁膜中に混入することを極力
避けた。
「実施例3」 第5図に本発明の他の実施例を示す。
この実施例のl Tr/Cel lのDRAM(ダイナ
ミックメモリ)の1つのセルの作製に本発明を用いたも
のである。図面において、半導体基板には1つのゲイト
型電界効果トランジスタ(20)がソースまたはドレイ
ン(8)、ドレインまたはソース(9)、ゲイト電極(
7)、ゲイト絶縁膜(6)として構成されている。
更にこのトランジスタの一方のドレインまたはソース(
9)には下側電極(10)、酸化タンタルの誘電体(1
1)、上側電極(12)よりなるキャパシタ(21)を
直列させて設けている。これらの外周辺には埋置した絶
縁膜(5)を存せしめている。この構造はスタックド型
DRAMのメモリセルの形状を示している。 この図面
でキャパシタの誘電体膜(11)は本発明の酸化タンタ
ルのターゲットを酸素のスパッタ法で被膜形成した。こ
の酸化タンタルの比誘電率が27もあり、周波数特性が
高周波まで優れているため、酸化珪素被膜(比誘電数3
.8)と比べて大きい蓄積容量を得ることかできる。
またこの絶縁ゲイト型電界効果トランジスタ(20)の
ゲイト絶縁膜は熱酸化法による酸化珪素または酸化珪素
の100%酸素を用いたスパッタ法の酸化珪素を用いた
。しかしこの保護膜を酸化タンタルにしても、シリコン
半導体との界面準位は2X1010cm−2Lかなく、
良好であった。
またこのキャパシタ(21)の下側電極(10)はリン
が添加されたシリコン半導体を用いて形成した。
しかしこの電極材料は金属タンタル、タングステン、チ
タン、モリブデンであっても、これらのシリサイドであ
ってもよい。
この実施例では、この下側電極(lO)上に実施例1ま
たは実施例2て示した如く、酸化タンタル膜(11)を
本発明方法のスパッタ法で形成した。更にこの上に上側
電極(12)をアルミニウムまたは金属タンタルとアル
ミニウムの多層膜で形成してキャパシタ(21)を構成
させた。酸化タンタルの厚さは300〜3000人とし
た。代表的には500〜1Soo人、例えば1000人
とした。しかしこれは酸化珪素等では比誘電率か小さい
ため、メモリセルとしては厚さを約30人に薄くしなけ
ればならない。しかし本発明方法で形成した酸化タンタ
ルは比誘電率か大きいため、その厚さは例えば1000
人とすることかできる。結果として絶縁性に優れ、また
ピンホールの存在を少なくすることが可能となった。
このため第5図において、絶縁ゲイト型電界効果トラン
ジスタのチャネル長を0.1〜1μm例えば0.5μm
としてもよく、さらにITr/Ce1lの大きさで20
μm口の中に1つのメモリ(1ビツト)を作製すること
ができた。
またこの酸化タンタルの形成の際、水素をまったく含ま
ないスパッタ法で形成し、加えてその上下の電極をも水
素を含まないスパッタ法で形成するため、その成膜中の
水素がその後の熱処理でゲイト絶縁膜にまでドリフト(
拡散)し、ホットキャリアのトラップセンタになってし
まうことを防ぐことも可能となった。
「実施例4」 第6図はダイナミックメモリのセルを一対(2ピツト)
を構成して設けたものである。
図面において、半導体基板(1)、埋置したフィルド絶
縁膜(5)、半導体表面に凸状に形成したドレインまた
はソース(9)およびその上に導体の電極・リード(1
9)を有する。この側面に、酸化珪素膜(6)をゲイト
絶縁膜として構成せしめた。異方性エツチングにより一
対のゲイト電極(7)、 (7”)を有せしめ、ソース
またはドレイン(8)、 (8°)を設けている。チャ
ネル形成領域(15)、 (15°)へのホウ素のイオ
ン注入は、ゲイト電極(7)、 (7’ )の形成の前
に凸状の領域(9)、 (19)とフィールド絶縁膜(
5)とをマスクとしてlXl0”〜5 xlO”cm−
3の濃度に形成した。そしてその後ソースまたはドレイ
ン(8)。
(8°)を1×101g〜1×1021cm−3の濃度
にイオン注入法により作製した。キャパシタ(21)は
下側電極(10)、酸化タンタルの誘電体(11)、上
側電極(12)を実施例1.2に従い実施例3と同様に
形成した。
10〜20μm口の大きさに2つのビットを構成するI
 Tr/Ce1lを作ることができた。
またホットキャリアのトラップセンタをゲイト絶縁膜中
に形成させる要因の水素を用いないために、0.1〜1
μmのチャネル長でも安定にトランジスタ特性を得るこ
とができた。
「効果」 これらはすべてスパッタにより酸素または酸化物気体を
従来知られているアルゴンが主たる気体の逆にアルゴン
を零または25%以下にすることにより、良質な絶縁膜
を作ることができることを実験的に発見した事実に基づ
く。
本発明方法により、低温プロセスのみて非常に特性の良
い薄膜トランジスタを容易に形成することができた。
またゲイト絶縁膜中に存在するホットキャリアおよび固
定電荷の発生原因を減らすことができたので、長期的な
使用において特性変化の少ない信頼性の良いトランジス
タ、キャパシタを提供することか可能となった。
本発明に用いるキャパシタまたは絶縁ゲイト型トランジ
スタの形状はスタガー型を用いず、逆スタガー型または
縦チャネル型のトランジスタを用いてもよい。またトラ
ンジスタの珪素に非単結晶ではなく単結晶を用いたモノ
リシック■cの一部に用いられる絶縁ゲイト型電界効果
トランジスタとしてもよい。
またキャパシタも一層の誘電体のキャパシタではなく積
層型の多層構造としてもよく、また電極を上下で挟む構
造ではなく左右で挟む横並べ方式%式%
【図面の簡単な説明】
第1図は本発明の実施例の作製工程を示す。 第2図、第3図、第4図は絶縁膜作製時における酸素と
Arガスとの割合と電気特性との関係を示す。 第5図、第6図は本発明方法を用いたダイナミックメモ
リセルである半導体装置の実施例を示す。

Claims (1)

  1. 【特許請求の範囲】 1、酸化性気体が不活性気体に対し75体積%以上の雰
    囲気下でスパッタリング法によって金属酸化物絶縁膜を
    形成することを特徴とする酸化物絶縁膜作製方法。 2、特許請求の範囲第1項において、酸化性気体である
    酸素が100体積%の割合で存在する雰囲気下でキャパ
    シタの誘電体膜またはゲイト絶縁膜等の絶縁膜をスパッ
    タリング法により形成することを特徴とする酸化物絶縁
    膜作製方法。
JP2195174A 1990-07-24 1990-07-24 酸化物絶縁膜の作製方法 Expired - Fee Related JP2945946B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2195174A JP2945946B2 (ja) 1990-07-24 1990-07-24 酸化物絶縁膜の作製方法
DE69125323T DE69125323T2 (de) 1990-07-24 1991-07-24 Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
EP91306729A EP0468758B1 (en) 1990-07-24 1991-07-24 Method of forming insulating films, capacitances, and semiconductor devices
US08/250,344 US5665210A (en) 1990-07-24 1994-05-27 Method of forming insulating films, capacitances, and semiconductor devices
US08/857,556 US6144057A (en) 1990-07-24 1997-05-16 Semiconductor memory device including a field effect transistor
US09/620,968 US7335570B1 (en) 1990-07-24 2000-07-20 Method of forming insulating films, capacitances, and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2195174A JP2945946B2 (ja) 1990-07-24 1990-07-24 酸化物絶縁膜の作製方法

Publications (2)

Publication Number Publication Date
JPH0480926A true JPH0480926A (ja) 1992-03-13
JP2945946B2 JP2945946B2 (ja) 1999-09-06

Family

ID=16336676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2195174A Expired - Fee Related JP2945946B2 (ja) 1990-07-24 1990-07-24 酸化物絶縁膜の作製方法

Country Status (1)

Country Link
JP (1) JP2945946B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9631712B2 (en) 2011-11-16 2017-04-25 Ntn Corporation Electric linear actuator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057634A (ja) * 1983-09-08 1985-04-03 Agency Of Ind Science & Technol 表面保護膜形成方法
JPS6223117A (ja) * 1985-07-23 1987-01-31 Matsushita Electric Ind Co Ltd 酸化膜の選択形成方法
JPS62298119A (ja) * 1986-06-18 1987-12-25 Hitachi Ltd 半導体装置
JPH01171275A (ja) * 1987-12-25 1989-07-06 Matsushita Graphic Commun Syst Inc 薄膜トランジスタの製造方法
JPH0247256A (ja) * 1988-06-22 1990-02-16 Boc Group Inc:The 反応形スパッタリングによる酸化物膜の形成

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057634A (ja) * 1983-09-08 1985-04-03 Agency Of Ind Science & Technol 表面保護膜形成方法
JPS6223117A (ja) * 1985-07-23 1987-01-31 Matsushita Electric Ind Co Ltd 酸化膜の選択形成方法
JPS62298119A (ja) * 1986-06-18 1987-12-25 Hitachi Ltd 半導体装置
JPH01171275A (ja) * 1987-12-25 1989-07-06 Matsushita Graphic Commun Syst Inc 薄膜トランジスタの製造方法
JPH0247256A (ja) * 1988-06-22 1990-02-16 Boc Group Inc:The 反応形スパッタリングによる酸化物膜の形成

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9631712B2 (en) 2011-11-16 2017-04-25 Ntn Corporation Electric linear actuator

Also Published As

Publication number Publication date
JP2945946B2 (ja) 1999-09-06

Similar Documents

Publication Publication Date Title
US5665210A (en) Method of forming insulating films, capacitances, and semiconductor devices
JPH04192526A (ja) 被膜形成方法
JP2903134B2 (ja) 半導体装置
KR100588888B1 (ko) 절연막으로서 산화 탄탈막을 갖는 커패시터의 제조방법
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3179779B2 (ja) 窒化物絶縁膜の作製方法
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
US7335570B1 (en) Method of forming insulating films, capacitances, and semiconductor devices
JP2945946B2 (ja) 酸化物絶縁膜の作製方法
JP3658254B2 (ja) 絶縁ゲイト型半導体装置及びその作製方法
JP3119988B2 (ja) 半導体装置の作製方法
JP3155270B2 (ja) 金属酸化物絶縁膜の作製方法
JP3197531B2 (ja) 半導体装置の作製方法
JP3349475B2 (ja) 半導体装置の作製方法
JP3143610B2 (ja) 薄膜絶縁ゲイト型半導体装置およびその作製方法
KR100388203B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
JP3350652B2 (ja) ダイナミックメモリの作製方法
KR100492992B1 (ko) 반도체장치의커패시터형성방법
JP3340407B2 (ja) 絶縁被膜および半導体装置
KR100347534B1 (ko) 반도체 소자의 캐패시터 제조방법
JP3340406B2 (ja) 半導体装置の作製方法
JP3340429B2 (ja) 半導体装置
JP3340425B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees