JPH0480947A - Electronic circuit design equipment - Google Patents
Electronic circuit design equipmentInfo
- Publication number
- JPH0480947A JPH0480947A JP2195712A JP19571290A JPH0480947A JP H0480947 A JPH0480947 A JP H0480947A JP 2195712 A JP2195712 A JP 2195712A JP 19571290 A JP19571290 A JP 19571290A JP H0480947 A JPH0480947 A JP H0480947A
- Authority
- JP
- Japan
- Prior art keywords
- block
- blocks
- wiring area
- common wiring
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子回路の設計を自動的に行う電子回路設計
装置に利用され、特に、集積回路のレイアウト設計で、
ブロック間の接続配線方法を改善した電子回路設計装置
に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is applicable to an electronic circuit design device that automatically designs an electronic circuit, and in particular, in the layout design of an integrated circuit.
The present invention relates to an electronic circuit design device that improves the connection wiring method between blocks.
本発明は、レイアウトされたブロック間の接続配線を自
動的に行う手段を備えた電子回路設計装置において、
接続対象の二つのブロック間に共通の配線領域(チャネ
ル)がある場合、この共通配線領域に接する各ブロック
の辺に接続配線の端子位置決めを行うことにより、
配線領域の有効活用化によるチップ面積の縮小化を図っ
たものである。The present invention provides an electronic circuit design apparatus equipped with means for automatically performing connection wiring between laid-out blocks, and when there is a common wiring area (channel) between two blocks to be connected, this common wiring area By positioning the terminals of the connection wiring on the sides of each block that are in contact with the block, the chip area is reduced by making effective use of the wiring area.
第5図は従来の電子回路設計装置の一例を示すブロック
構成図である。FIG. 5 is a block diagram showing an example of a conventional electronic circuit design apparatus.
本従来例は、プロセッサ(CPU)51、メモリ(ME
M)52、キーボード(KB)54、デイスプレィ (
CRT)55、および入出力インタフェース(Ilo)
53を備え、メモリ52に蓄積されたデータベースを用
い、キーボード54より電子回路の設計データを入力し
、プロセッサ51にて処理を行い入出力インタフェース
53を介して設計図面およびデータを出力する。This conventional example includes a processor (CPU) 51, a memory (ME
M) 52, keyboard (KB) 54, display (
CRT) 55, and input/output interface (Ilo)
53, electronic circuit design data is inputted from a keyboard 54 using a database stored in a memory 52, processed by a processor 51, and outputted as design drawings and data via an input/output interface 53.
第6図は従来例のプロセッサに含まれるブロック間接続
配線部を示すブロック構成図である。FIG. 6 is a block diagram showing an inter-block connection wiring section included in a conventional processor.
本従来例は、複数のブロック、およびこれらブロック間
の配線領域とを含む電子回路のレイアウト情報と、接続
情報とにより、接続の対象となる二つのブロックを選択
するブロック選択手段1と、対象となる二つのブロック
の重心を算出しこれら二つの重心を結ぶ直線上に接続端
子の位置決めを行う重心算出端子位置決め手段2とを備
えている。This conventional example includes a block selection means 1 that selects two blocks to be connected based on layout information of an electronic circuit including a plurality of blocks and wiring areas between these blocks, and connection information. The center of gravity calculation terminal positioning means 2 calculates the center of gravity of two blocks and positions the connection terminal on a straight line connecting these two centers of gravity.
次に、本従来例の動作について第7図に示す流れ図を更
新して説明する。Next, the operation of this conventional example will be explained by updating the flowchart shown in FIG.
ブロック選択手段1により、接続情報から接続がある二
つのブロックを選択しくステップ511)重心算出端子
位置決め手段2により、各ブロックの重心を算出しくス
テップ512) 、各ブロックの重心を結ぶ直線とブロ
ックとの交点を求め、相手ブロックとの距離が短くなる
ような交点に接続端子を設定する(ステップ513)。The block selection means 1 selects two connected blocks based on the connection information.Step 511) The center of gravity calculation terminal positioning means 2 calculates the center of gravity of each block.Step 512) The straight line connecting the center of gravity of each block and the block. Find the intersection of , and set the connection terminal at the intersection where the distance to the other block is shortened (step 513).
次に、本従来例による具体的な設計例について説明する
。Next, a specific design example according to this conventional example will be explained.
ブロックの配置位置とブロック間の接続情報が与えられ
たとき、ブロックにおける端子位置を求釣る際、第8図
の設計例(1)に示すように、ブロック11の重心16
とブロック12の重心17とを直線22で結び、この直
線22とブロック11との交点18および19と、ブロ
ック12との交点20および21とを求め、相手のブロ
ックとの距離が短くなるような交点、すなわち、ブロッ
ク11では交点19に、ブロック12では交点20に接
続端子を設定し、接続配線15を設定していた。この場
合、接続配線15は二つの配線領域13および14上を
通っていた。When the position of the block and the connection information between the blocks are given, when finding the terminal position in the block, as shown in design example (1) in Fig. 8, the center of gravity 16 of the block 11
and the center of gravity 17 of the block 12 with a straight line 22, find the intersections 18 and 19 between this straight line 22 and the block 11, and the intersections 20 and 21 with the block 12, and find the intersection points 18 and 19 between the straight line 22 and the block 11, and the intersections 20 and 21 with the block 12. Connection terminals were set at intersections, that is, intersections 19 in block 11 and intersections 20 in block 12, and connection wiring 15 was set. In this case, the connection wiring 15 passed over the two wiring regions 13 and 14.
第9図は本従来例による設計例(2)を示すレイアウト
図である。この設計例(2)は、五つのブロック30〜
36と、五つの配線領域38〜42とが配置されたレイ
アウトにおいて、ブロック30とブロック36との間に
接続配線を設定したものである。FIG. 9 is a layout diagram showing a design example (2) according to this conventional example. This design example (2) has five blocks 30~
In this layout, connection wiring is set between block 30 and block 36 in a layout in which block 36 and five wiring areas 38 to 42 are arranged.
この場合は、第9図に示すように、ブロック30とブロ
ック36との重心を直線43で結び、この直線43とブ
ロック30との交点46および47と、ブロック36と
の交点44および45とを求め、相手のブロックとの距
離が短くなるような交点、すなわち、ブロック36では
交点44にブロック30では交点46にそれぞれ接続端
子を設定し、接続配線37を設定していた。この場合接
続配線37は、五つの配線領域38.39.40.41
および42上を通っていた。In this case, as shown in FIG. 9, the centers of gravity of the blocks 30 and 36 are connected by a straight line 43, and the intersections 46 and 47 of this straight line 43 and the block 30 are connected to the intersections 44 and 45 of the block 36. The connection terminals are set at the intersections where the distance from the other block is shortened, that is, the intersections 44 and 46 for the block 36 and the intersection 46 for the block 30, respectively, and the connection wiring 37 is set. In this case, the connection wiring 37 is divided into five wiring areas 38, 39, 40, 41
and 42.
前述した従来の電子回路設計装置におけるブロック間の
接続配線方法では、各ブロックの配置関係のみを考慮し
、ブロックと配線領域との位置関係を全く考慮していな
いため、ブロックにおける各端子位置を決め概略の接続
配線を求める際、この概略の接続配線が二つ以上の配線
領域を必要とすることがあり、回路規模が大となり、例
えば半導体集積回路のチップ面積が増大する欠点があっ
た。In the connection wiring method between blocks in the conventional electronic circuit design equipment described above, only the placement relationship of each block is considered, and the positional relationship between the block and the wiring area is not considered at all, so it is difficult to determine the position of each terminal in the block. When determining a general connection wiring, this general connection wiring may require two or more wiring areas, which has the drawback of increasing the circuit scale and, for example, increasing the chip area of a semiconductor integrated circuit.
本発明の目的は、前記の欠点を除去することにより、回
路規模の増大を防ぎ、例えば半導体集積回路のチップ面
積を縮小できる電子回路設計装置を提供することにある
。SUMMARY OF THE INVENTION An object of the present invention is to provide an electronic circuit design apparatus that can prevent an increase in circuit scale and reduce the chip area of a semiconductor integrated circuit, for example, by eliminating the above-mentioned drawbacks.
本発明は、複数のブロックと、矩形分割されたブロック
間の配線領域とを含む電子回路のレイアウト図上でブロ
ック間接続を施す対象となる二つのブロックを選択する
ブロック選択手段と、対象となる二つのブロックの重心
を算出し、これら重心を結ぶ直線上に接続端子の位置決
めを行う重心算出端子位置決め手段とを備えた電子回路
設計装置において、前記対象となる二つのブロックが共
通の配線領域を有しているかどうかを検出し、共通の配
線領域を有しているときにはこの共通の配線領域に接す
る各ブロックの辺に接続端子の位置決めを行う共通配線
領域検出端子位置決め手段を備えたことを特徴とする。The present invention provides block selection means for selecting two blocks to which inter-block connections are to be made on a layout diagram of an electronic circuit including a plurality of blocks and wiring areas between rectangularly divided blocks; In an electronic circuit design apparatus, the electronic circuit design apparatus is equipped with a center of gravity calculation terminal positioning means for calculating the center of gravity of two blocks and positioning a connecting terminal on a straight line connecting these centers of gravity. A common wiring area detection terminal positioning means is provided for detecting whether or not the block has a common wiring area, and positioning the connecting terminal on the side of each block that is in contact with the common wiring area when the block has a common wiring area. shall be.
また、本発明は、前記重心算出端子位置決め手段は、前
記共通配線領域検出端子位置決め手段で共通の配線領域
を有しないと判定されたブロックについて接続端子の位
置決約を行う手段を含むことが好ましい。Further, in the present invention, it is preferable that the center of gravity calculation terminal positioning means includes means for determining the position of the connection terminal for the block determined by the common wiring area detection terminal positioning means to have no common wiring area. .
本発明では、ブロック間の配置位置とブロック間の接続
情報が与えられ、対象とする二つのブロック間の接続配
線を設定する場合、まず、二つのブロックが共通の配線
領域を有しているかどうかを検出し、共通の配線領域を
有しているときには、この共通の配線領域に接する各ブ
ロックの辺に接続端子の位置決めを行い、共通の配線領
域上に接続配線を設定する。そして、共通の配線領域を
有しないブロックについては従来の重心を求める処理方
法で行う。In the present invention, when the arrangement positions between blocks and the connection information between the blocks are given and the connection wiring between the two blocks is set, the first step is to determine whether the two blocks have a common wiring area. is detected, and if the block has a common wiring area, connection terminals are positioned on the sides of each block that are in contact with the common wiring area, and connection wiring is set on the common wiring area. For blocks that do not have a common wiring area, the conventional processing method for determining the center of gravity is performed.
従って、対象となる二つのブロックが共通の配線領域を
有している場合は、使用する配線領域は共通の配線領域
のみに限定されるため、他の配線領域は配線領域として
は不要になり、削除を含む有効活用が可能となり、結果
として回路の大きさが小となり、例えば半導体集積回路
のチップ面積を縮小することができる。Therefore, if the two target blocks have a common wiring area, the wiring area to be used is limited to the common wiring area, and other wiring areas are unnecessary as wiring areas. Effective utilization including deletion becomes possible, and as a result, the size of the circuit becomes smaller, and for example, the chip area of a semiconductor integrated circuit can be reduced.
以下、本発明の実施例について図面を参照して説明する
。Embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例を示すブロック構成図で、ブ
ロック間接続配線部を示す。なお、全体の構成は第5図
に示した従来例と同じである。FIG. 1 is a block diagram showing an embodiment of the present invention, and shows an inter-block connection wiring section. Note that the overall configuration is the same as the conventional example shown in FIG.
本実施例は、複数のブロックおよびブロック間の配線領
域とを含む電子回路のレイアウト情報と接続情報とによ
り接続の対象となる二つのブロックを選択するブロック
選択手段1と、対象となる二つのブロックの重心を算出
し、これら重心を結ぶ直線上に接続端子の位置決めを行
う重心算出端子位置決め手段2とを備えた電子回路設計
装置において、
本発明の特徴とするところの、
前記対象となる二つのブロックが共通の配線領域を有し
ているかどうかを検出し、共通の配線領域を有している
ときにはこの共通の配線領域に接する各ブロックの辺に
接続端子の位置決めを行う共通配線領域検出端子位置決
め手段3を備えている。This embodiment includes a block selection means 1 that selects two blocks to be connected based on layout information and connection information of an electronic circuit including a plurality of blocks and wiring areas between the blocks; A center of gravity calculation terminal positioning means 2 for calculating the center of gravity of the center of gravity and positioning the connection terminal on a straight line connecting these centers of gravity. Common wiring area detection terminal positioning that detects whether blocks have a common wiring area and, if they have a common wiring area, positions connection terminals on the sides of each block that touch this common wiring area Means 3 is provided.
そして、重心算出端子位置決め手段2は、共通配線領域
検出端子位置決め手段3で共通の配線領域を有しないと
判定されたブロックについて接続端子の位置決めを行う
手段を含み、共通配線領域検出端子位置決め手段3の後
に接続される。The center of gravity calculation terminal positioning means 2 includes means for positioning connection terminals for blocks determined by the common wiring area detection terminal positioning means 3 to have no common wiring area, and the common wiring area detection terminal positioning means 3 connected after.
次に、本実施例の動作について第2図に示す流れ図を参
照して説明する。Next, the operation of this embodiment will be explained with reference to the flowchart shown in FIG.
まず、ブロック選択手段1により、接続要求がある二つ
のブロックの選択処理を行う(ステップSl)。次に、
共通配線領域検出端子位置決め手段3により、この二つ
のブロックが共通の配線領域に接するかの判断処理を行
い(ステップS2)、共通の配線領域に接する二つのブ
ロックについて、共通の配線領域に接する各ブロックの
辺に接続端子を設定する(ステップS3)。そして、ス
テップS2において、共通の配線領域に接していないと
判定されたブロックについては、重心算出端子位置決め
手段2により、重心を求める重心算出処理を行い(ステ
ップS4)、従来の端子位置決め方法である各ブロック
の重心を結ぶ線とブロックとの交点に接続端子を設定す
る(ステップS5)。First, the block selection means 1 performs a process of selecting two blocks with connection requests (step Sl). next,
The common wiring area detection terminal positioning means 3 performs a process of determining whether these two blocks are in contact with a common wiring area (step S2), and for each of the two blocks that are in contact with a common wiring area, Connection terminals are set on the sides of the block (step S3). Then, in step S2, for the blocks that are determined not to be in contact with the common wiring area, the center of gravity calculation terminal positioning means 2 performs a center of gravity calculation process to obtain the center of gravity (step S4), using the conventional terminal positioning method. A connection terminal is set at the intersection of the block and a line connecting the center of gravity of each block (step S5).
次に、本実施例による具体的な設計例について説明する
。Next, a specific design example according to this embodiment will be explained.
第3図は本実施例による設計例(1)を示すレイアウト
図で、従来例の第8図に対応する。FIG. 3 is a layout diagram showing a design example (1) according to this embodiment, and corresponds to FIG. 8 of the conventional example.
接続要求があるブロック11とブロック12とを選択す
る。この二つのブロックは共通の配線領域13に接する
ため、ブロック11と配線領域13とが接するブロック
11の下辺、ならびにブロック12と配線領域13とが
接するブロック12の上辺に接続端子を設定し、接続配
線15aを設定する。Blocks 11 and 12 with connection requests are selected. Since these two blocks are in contact with a common wiring area 13, connection terminals are set on the lower side of block 11 where block 11 and wiring area 13 are in contact, and on the upper side of block 12 where block 12 and wiring area 13 are in contact. The wiring 15a is set.
この場合、接続配線15aは配線領域13シか使用して
おらず、従来必要とした斜線を施して示した配線領域1
4は不要となり他に有効に使えるようになる。In this case, only the wiring area 13 is used for the connection wiring 15a, and the wiring area 1 shown with diagonal lines, which was required in the conventional method, is used.
4 becomes unnecessary and can be used effectively for other purposes.
第4図は本実施例による設計例(2)を示すレイアウト
図で、従来例の第9図に対応する。FIG. 4 is a layout diagram showing a design example (2) according to this embodiment, and corresponds to FIG. 9 of the conventional example.
第4図に示すように、ブロック30とブロック36との
接続端子位置を求める際、この二つのブロックは共通の
配線領域38に接するため、ブロック30と配線領域3
8とが接するブロック30の下辺、ならびにブロック3
6と配線領域3Bとが接するブロック36の上辺にそれ
ぞれ接続端子を設定し、接続配線37aを設定する。As shown in FIG. 4, when determining the connection terminal position between block 30 and block 36, since these two blocks touch a common wiring area 38, block 30 and wiring area 36
8 and the lower side of block 30 in contact with block 3
Connecting terminals are respectively set on the upper side of the block 36 where the wiring area 3B and the wiring area 3B are in contact with each other, and the connecting wiring 37a is set.
この設計例(2)では、一つの配線領域38だけが使用
され、従来必要とした斜線を施して示した配線領域39
.40.41および42が不要となり他に有効に使える
ようになる。In this design example (2), only one wiring area 38 is used, and the wiring area 39 shown with diagonal lines, which was conventionally required.
.. 40, 41 and 42 become unnecessary and can be effectively used for other purposes.
以上説明したように、本発明は、あらかじめブロックの
配置位置と接続情報が与えられたとき、ブロックにおけ
る接続端子位置を求める際、共通の配線領域に二つのブ
ロックが接するときは、共通の配線領域に接する各ブロ
ックの辺に接続端子を設定することにより、各ブロック
の配線領域との位置関係を考慮した接続端子位置を求め
ることが可能となり、配線領域が有効に使用され、回路
規模の増大の押さえ、例えば半導体集積回路のチップ面
積の縮小が図れる効果がある。As explained above, in the present invention, when the arrangement position and connection information of the block are given in advance, when determining the connection terminal position in the block, when two blocks touch a common wiring area, the common wiring area By setting connection terminals on the sides of each block that are in contact with the block, it is possible to determine the connection terminal position taking into account the positional relationship with the wiring area of each block, which allows the wiring area to be used effectively and reduces the increase in circuit scale. For example, the chip area of a semiconductor integrated circuit can be reduced.
第1図は本発明の一実施例のブロック間配線接続部を示
すブロック構成図。
第2図はその動作を示す流れ図。
第3図は本実施例による設計例(1)を示すレイアウト
図。
第4図は本実施例による設計例(2)を示すレイアウト
図。
第5図は実施例および従来例を示すブロック構成図。
第6図は従来例のブロック間接続配線部を示すブロック
構成図。
第7図はその動作を示す流れ図。
第8図は本従来例による設計例(1)を示すレイアウト
図。
第9図は本従来例による設計例(2)を示すレイアウト
図。
1・・・ブロック選択手段、2・・・重心算出端子位置
決め手段、3・・・共通配線領域検出端子位置決め手段
、10〜12.30〜36・・・ブロック、13.14
.38〜42・・・配線領域、15.15a 、 37
.37a・・・接続配線、16.17・・・重心、18
〜21.44〜47・・・交点、22.43・・・直線
、51・・・プロセッサ (CPU)、52・・・メモ
リ (MEM)53・・・人出力インタフェース(Il
o) 、54・・・キーボード(KB) 、55・・・
デイスプレィ (CRT)、81〜S5.311〜31
3・・・ステップ。FIG. 1 is a block configuration diagram showing an inter-block wiring connection section according to an embodiment of the present invention. FIG. 2 is a flowchart showing the operation. FIG. 3 is a layout diagram showing a design example (1) according to this embodiment. FIG. 4 is a layout diagram showing a design example (2) according to this embodiment. FIG. 5 is a block diagram showing an embodiment and a conventional example. FIG. 6 is a block configuration diagram showing a conventional inter-block connection wiring section. FIG. 7 is a flowchart showing the operation. FIG. 8 is a layout diagram showing a design example (1) according to this conventional example. FIG. 9 is a layout diagram showing a design example (2) according to this conventional example. DESCRIPTION OF SYMBOLS 1...Block selection means, 2...Gravity center calculation terminal positioning means, 3...Common wiring area detection terminal positioning means, 10-12.30-36...Blocks, 13.14
.. 38-42... Wiring area, 15.15a, 37
.. 37a... Connection wiring, 16.17... Center of gravity, 18
~21.44~47...Intersection, 22.43...Line, 51...Processor (CPU), 52...Memory (MEM) 53...Human output interface (Il)
o), 54...Keyboard (KB), 55...
Display (CRT), 81~S5.311~31
3...Step.
Claims (1)
線領域とを含む電子回路のレイアウト図上でブロック間
接続を施す対象となる二つのブロックを選択するブロッ
ク選択手段と、 対象となる二つのブロックの重心を算出し、これら重心
を結ぶ直線上に接続端子の位置決めを行う重心算出端子
位置決め手段と を備えた電子回路設計装置において、 前記対象となる二つのブロックが共通の配線領域を有し
ているかどうかを検出し、共通の配線領域を有している
ときにはこの共通の配線領域に接する各ブロックの辺に
接続端子の位置決めを行う共通配線領域検出端子位置決
め手段 を備えたことを特徴とする電子回路設計装置。 2、前記重心算出端子位置決め手段は、前記共通配線領
域検出端子位置決め手段で共通の配線領域を有しないと
判定されたブロックについて接続端子の位置決めを行う
手段を含む請求項1記載の電子回路設計装置。[Claims] 1. Block selection means for selecting two blocks to be connected between blocks on a layout diagram of an electronic circuit including a plurality of blocks and a wiring area between rectangularly divided blocks; , an electronic circuit design device comprising a center of gravity calculation terminal positioning means for calculating the center of gravity of two target blocks and positioning a connecting terminal on a straight line connecting these centers of gravity, wherein the two target blocks are common. A common wiring area detection terminal positioning means is provided for detecting whether the block has a wiring area of An electronic circuit design device characterized by: 2. The electronic circuit design apparatus according to claim 1, wherein the center of gravity calculation terminal positioning means includes means for positioning connection terminals for blocks determined by the common wiring area detection terminal positioning means to have no common wiring area. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195712A JP2946668B2 (en) | 1990-07-23 | 1990-07-23 | Electronic circuit design equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195712A JP2946668B2 (en) | 1990-07-23 | 1990-07-23 | Electronic circuit design equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0480947A true JPH0480947A (en) | 1992-03-13 |
| JP2946668B2 JP2946668B2 (en) | 1999-09-06 |
Family
ID=16345724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195712A Expired - Fee Related JP2946668B2 (en) | 1990-07-23 | 1990-07-23 | Electronic circuit design equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946668B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023530875A (en) * | 2020-07-02 | 2023-07-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Semiconductor circuit design and unit pinout |
-
1990
- 1990-07-23 JP JP2195712A patent/JP2946668B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023530875A (en) * | 2020-07-02 | 2023-07-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Semiconductor circuit design and unit pinout |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2946668B2 (en) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939681A (en) | Circuit simulation method for semiconductor device including field effect transistors | |
| US20190251224A1 (en) | Method for legalizing mixed-cell height standard cells of ic | |
| JPH0480947A (en) | Electronic circuit design equipment | |
| JP2858677B2 (en) | Semiconductor integrated circuit mask layout method | |
| JP3076460B2 (en) | Automatic placement priority determination method and apparatus | |
| JP2703061B2 (en) | Automatic design method of semiconductor integrated circuit | |
| JPH04148376A (en) | Hierarchical arrangement processing system for printed circuit | |
| JP2829072B2 (en) | LSI wiring change method | |
| JP2715931B2 (en) | Semiconductor integrated circuit design support method | |
| JP3024241B2 (en) | Automatic placement and routing system for integrated circuits | |
| JP3095308B2 (en) | Electrical component approximate position determination device | |
| JP3064066B2 (en) | IC pattern design system | |
| JP2885635B2 (en) | Design method of semiconductor integrated circuit | |
| JPH03154363A (en) | Hierarchical arranging and processing system | |
| JP3134838B2 (en) | Wiring device between blocks | |
| JPH07182393A (en) | Printed circuit board design system | |
| JP2002203001A (en) | Power supply wiring design equipment | |
| JP2004030228A (en) | LSI simulator and simulation method | |
| JPH02217967A (en) | Parts arrangement system for printed wiring board design system | |
| JPH0661352A (en) | Method of automatic layout and wiring for lsi | |
| JPH04144254A (en) | Integrated circuit wiring design method | |
| JPH05175336A (en) | Integrated circuit | |
| JPH05335418A (en) | Retrieving method of minimum line width part in layout design of semiconductor integrated circuit | |
| JPH04178774A (en) | Delay time calculating device for lsi | |
| JPH01102920U (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |