JPH0481144B2 - - Google Patents
Info
- Publication number
- JPH0481144B2 JPH0481144B2 JP3212784A JP3212784A JPH0481144B2 JP H0481144 B2 JPH0481144 B2 JP H0481144B2 JP 3212784 A JP3212784 A JP 3212784A JP 3212784 A JP3212784 A JP 3212784A JP H0481144 B2 JPH0481144 B2 JP H0481144B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- frequency
- signal
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は連続波及びパルス変調された高周波
入力信号の搬送周波数を迅速に測定するデイジタ
ル化瞬時周波数測定装置に関するものである。
入力信号の搬送周波数を迅速に測定するデイジタ
ル化瞬時周波数測定装置に関するものである。
従来この種の装置としては第１図に示すものが
あつた。第１図において、１は高周波信号入力端
子、２は被測定周波数帯域を決定するためのバン
ドパスフイルタ、３は高周波信号を分配するｎ分
配回路、４ａは２分配器、５ａは遅延時間τの遅
延回路、５ｂは遅延時間2τの遅延回路、５ｃは遅
延時間2n-1・τの遅延回路、７はＩ／Ｑ位相弁別
回路６ａの出力を量子化するゼロクロススライサ
ー回路、８はサンプリングパルス発生回路１２ａ
で作成した高周波入力信号に同期したサンプリン
グパルスによりゼロクロススライサー回路７の量
子化出力を一時記憶するラツチ回路、９は各々の
ラツチ回路８のデイジタル出力を、例えばバイナ
リーのデイジタルコードの形で周波数測定結果と
して変換、出力するデイジタル出力回路で、１４
はその出力端子である。
あつた。第１図において、１は高周波信号入力端
子、２は被測定周波数帯域を決定するためのバン
ドパスフイルタ、３は高周波信号を分配するｎ分
配回路、４ａは２分配器、５ａは遅延時間τの遅
延回路、５ｂは遅延時間2τの遅延回路、５ｃは遅
延時間2n-1・τの遅延回路、７はＩ／Ｑ位相弁別
回路６ａの出力を量子化するゼロクロススライサ
ー回路、８はサンプリングパルス発生回路１２ａ
で作成した高周波入力信号に同期したサンプリン
グパルスによりゼロクロススライサー回路７の量
子化出力を一時記憶するラツチ回路、９は各々の
ラツチ回路８のデイジタル出力を、例えばバイナ
リーのデイジタルコードの形で周波数測定結果と
して変換、出力するデイジタル出力回路で、１４
はその出力端子である。
第１図より明らかなように分配回路４ａからラ
ツチ回路８迄は並列に複数チヤンネルを有する構
成である。なお、各チヤンネルの共通部として、
１０は高周波入力信号を検波、増幅する回路、１
１はそのビデオ出力を基準電圧入力端子１３に印
加した電圧を基準として比較量子化するスライサ
ー回路で、１２ａはその量子化出力により入力信
号の到来タイミングを得て前述したサンプリング
パルスを一定基準で発生するサンプリングパルス
発生回路である。
ツチ回路８迄は並列に複数チヤンネルを有する構
成である。なお、各チヤンネルの共通部として、
１０は高周波入力信号を検波、増幅する回路、１
１はそのビデオ出力を基準電圧入力端子１３に印
加した電圧を基準として比較量子化するスライサ
ー回路で、１２ａはその量子化出力により入力信
号の到来タイミングを得て前述したサンプリング
パルスを一定基準で発生するサンプリングパルス
発生回路である。
また、第２図にＩ／Ｑ位相弁別回路６ａの一例
を示す。第２図において、第１図と同一符号は同
一または相当部分を示す。２０は同相２分配回
路、２１は0゜／90゜ハイブリツド回路、２２は終
端回路、２３ａ〜２３ｄは特性の揃つた検波回
路、２４は差動ビデオ増幅回路である。
を示す。第２図において、第１図と同一符号は同
一または相当部分を示す。２０は同相２分配回
路、２１は0゜／90゜ハイブリツド回路、２２は終
端回路、２３ａ〜２３ｄは特性の揃つた検波回
路、２４は差動ビデオ増幅回路である。
次に従来技術の動作について説明する。
第１図において、入力端子１に入力した高周波
信号はｎ分配回路３および２分配回路４ａによつ
て均等に第１チヤンネル〜第ｎチヤンネルに同相
分配される。以下、第１チヤンネルについて説明
する。第２図において、分配された高周波入力信
号１５は VA(t)＝Psinωt で表わされるものとする。一方、遅延時間τを有
する遅延回路５ａを通つた高周波信号１６は VB(t)＝Psinω（ｔ＋τ） となり、VA(t)に対して2πτ（は高周波入力信号
の搬送周波数）だけ位相差を持つことになる。こ
の両信号はＩ／Ｑ位相弁別回路６ａにより互いに
位相合成され検波されて V1＝１／２ｋ・P2・（１＋cosθ）＝Ｋ／２（１＋cosθ
） V2＝１／２ｋ・P2・（１−cosθ）＝Ｋ／２（１−cosθ
） V3＝１／２ｋ・P2・（１＋sinθ）＝Ｋ／２（１＋sinθ
） V4＝１／２ｋ・P2・（１−sinθ）＝Ｋ／２（１−sinθ
） となることは周知の通りである。
信号はｎ分配回路３および２分配回路４ａによつ
て均等に第１チヤンネル〜第ｎチヤンネルに同相
分配される。以下、第１チヤンネルについて説明
する。第２図において、分配された高周波入力信
号１５は VA(t)＝Psinωt で表わされるものとする。一方、遅延時間τを有
する遅延回路５ａを通つた高周波信号１６は VB(t)＝Psinω（ｔ＋τ） となり、VA(t)に対して2πτ（は高周波入力信号
の搬送周波数）だけ位相差を持つことになる。こ
の両信号はＩ／Ｑ位相弁別回路６ａにより互いに
位相合成され検波されて V1＝１／２ｋ・P2・（１＋cosθ）＝Ｋ／２（１＋cosθ
） V2＝１／２ｋ・P2・（１−cosθ）＝Ｋ／２（１−cosθ
） V3＝１／２ｋ・P2・（１＋sinθ）＝Ｋ／２（１＋sinθ
） V4＝１／２ｋ・P2・（１−sinθ）＝Ｋ／２（１−sinθ
） となることは周知の通りである。
但し、ｋは回路損失を含む検波回路の効率であ
り、Ｋ＝ｋ・P2である。
り、Ｋ＝ｋ・P2である。
さらに、前記出力V1〜V4は差動ビデオ増幅回
路２４により、 Ｉ＝Kcosθ Ｑ＝Ksinθ 但し、θ＝2πτ に変換され第３図に示すように入力搬送周波数に
比例した正弦曲線Ｉ，Ｑを得る。この出力ビデオ
の極正を0Vを中心として、第１図のゼロクロス
スライサー回路７により判別し、量子化すれば、
遅延回路５ａの遅延時間の逆数（１／τ）に相当
する１周期の周波数範囲をちようど２等分するこ
とができる。
路２４により、 Ｉ＝Kcosθ Ｑ＝Ksinθ 但し、θ＝2πτ に変換され第３図に示すように入力搬送周波数に
比例した正弦曲線Ｉ，Ｑを得る。この出力ビデオ
の極正を0Vを中心として、第１図のゼロクロス
スライサー回路７により判別し、量子化すれば、
遅延回路５ａの遅延時間の逆数（１／τ）に相当
する１周期の周波数範囲をちようど２等分するこ
とができる。
以下、同様に第２チヤンネルから第ｎチヤンネ
ル迄の遅延時間を第１チヤンネルに比べて２倍、
４倍、８倍…2n-1倍にとればｎチヤンネル目の量
子化出力は遅延時間τの逆数（１／τ）の周波数
範囲を２×2n-1等分することになる。
ル迄の遅延時間を第１チヤンネルに比べて２倍、
４倍、８倍…2n-1倍にとればｎチヤンネル目の量
子化出力は遅延時間τの逆数（１／τ）の周波数
範囲を２×2n-1等分することになる。
第４図に３チヤンネル構成のＩ／Ｑ量子化出力
の組合せを示す。第４図において“１”は第３図
の１／Ｑビデオ出力が各々正極性の場合を示し、
“０”は負極性の場合を示すものとする。第１チ
ヤンネル及び第３チヤンネル（ｎチヤンネル構成
の時は第ｎチヤンネル）についてはＩ／Ｑ出力を
共に使用し第２チヤンネル（ｎチヤンネル構成の
時は第２チヤンネル〜第（ｎ−１）チヤンネルの
全てのチヤンネル）についてはＩ出力のみを第４
図の組合せのように使用し、計５ビツトの出力デ
ータを構成する。その結果、第４図の真理値表に
示すように各分割帯域に対応したビツト出力を得
ることになりコード変換を行つて所定のデイジタ
ル出力で周波数測定結果を得ることができる。但
し、デイジタル出力は各回路が非常に広帯域特性
を有していれば１／τで繰り返し同じデイジタル
出力を得ることになるため本装置の入力には測定
すべき帯域を決定するバンドパスフイルタ２を入
れる必要がある。なお、第４図の真理値表の中で
“−”の記号はそのビツト出力を使用しないこと
を意味する。というのは、第４図ａの斜線を施し
た部分は、ゼロクロススライサー回路７の出力が
高周波信号と共に入力する受信機雑音等により
“１”又は“０”の両出力を示す可能性がある部
分（不感域）で第１、第２チヤンネルについて
“−”を使用すれば不感域部分の周波数分割帯域
について、大きな周波数測定誤差を生じるためで
ある。また、この部分は周波数測定結果を得るた
めに特に使用する必要のない部分でもある。但
し、第３チヤンネルの不感域による最小周波数分
割精度の誤差が生じることは避けられない。
の組合せを示す。第４図において“１”は第３図
の１／Ｑビデオ出力が各々正極性の場合を示し、
“０”は負極性の場合を示すものとする。第１チ
ヤンネル及び第３チヤンネル（ｎチヤンネル構成
の時は第ｎチヤンネル）についてはＩ／Ｑ出力を
共に使用し第２チヤンネル（ｎチヤンネル構成の
時は第２チヤンネル〜第（ｎ−１）チヤンネルの
全てのチヤンネル）についてはＩ出力のみを第４
図の組合せのように使用し、計５ビツトの出力デ
ータを構成する。その結果、第４図の真理値表に
示すように各分割帯域に対応したビツト出力を得
ることになりコード変換を行つて所定のデイジタ
ル出力で周波数測定結果を得ることができる。但
し、デイジタル出力は各回路が非常に広帯域特性
を有していれば１／τで繰り返し同じデイジタル
出力を得ることになるため本装置の入力には測定
すべき帯域を決定するバンドパスフイルタ２を入
れる必要がある。なお、第４図の真理値表の中で
“−”の記号はそのビツト出力を使用しないこと
を意味する。というのは、第４図ａの斜線を施し
た部分は、ゼロクロススライサー回路７の出力が
高周波信号と共に入力する受信機雑音等により
“１”又は“０”の両出力を示す可能性がある部
分（不感域）で第１、第２チヤンネルについて
“−”を使用すれば不感域部分の周波数分割帯域
について、大きな周波数測定誤差を生じるためで
ある。また、この部分は周波数測定結果を得るた
めに特に使用する必要のない部分でもある。但
し、第３チヤンネルの不感域による最小周波数分
割精度の誤差が生じることは避けられない。
以上、各チヤンネルのビツト出力と周波数分割
帯域との関係を説明したが、各チヤンネルのビツ
ト出力は第５図に示すタイミング関係で得られ
る。すなわち、入力信号を検波増幅回路１０によ
り検知し、スライサー回路１１によつて量子化出
力に変換した後、その立上り時間を基準に各々τ
＋△τ、2τ＋△τ、4τ＋△τ、遅らせたラツチ回
路８のサンプリングパルスを作成し、入力信号と
遅延信号出力とが重畳している部分のＩ／Ｑ量子
化出力を各々サンプリングホールドし、第３チヤ
ンネル目のサンプルが完了した時点で前述したデ
イジタル出力を得る。よつて３チヤンネル構成の
場合、少なくとも所定の分割精度（LSB）で周
波数測定結果を得るためには、4τ＋△τの入力パ
ルス幅が必要である。一般にｎチヤンネル構成で
は22・2n-1の精度で１／τの範囲を測定できる
が、そのために必要な入力信号パルス幅は
（2n-1）・τ＋△τである。なお、△τは短パルス
入力信号に対して所定の測定精度を得ることがで
きるようＩ／Ｑビデオの最大振幅状態が十分サン
プリングできることが必要で、かつ十分小さい方
が良いと言える。
帯域との関係を説明したが、各チヤンネルのビツ
ト出力は第５図に示すタイミング関係で得られ
る。すなわち、入力信号を検波増幅回路１０によ
り検知し、スライサー回路１１によつて量子化出
力に変換した後、その立上り時間を基準に各々τ
＋△τ、2τ＋△τ、4τ＋△τ、遅らせたラツチ回
路８のサンプリングパルスを作成し、入力信号と
遅延信号出力とが重畳している部分のＩ／Ｑ量子
化出力を各々サンプリングホールドし、第３チヤ
ンネル目のサンプルが完了した時点で前述したデ
イジタル出力を得る。よつて３チヤンネル構成の
場合、少なくとも所定の分割精度（LSB）で周
波数測定結果を得るためには、4τ＋△τの入力パ
ルス幅が必要である。一般にｎチヤンネル構成で
は22・2n-1の精度で１／τの範囲を測定できる
が、そのために必要な入力信号パルス幅は
（2n-1）・τ＋△τである。なお、△τは短パルス
入力信号に対して所定の測定精度を得ることがで
きるようＩ／Ｑビデオの最大振幅状態が十分サン
プリングできることが必要で、かつ十分小さい方
が良いと言える。
従来の装置は、以上のように構成されているの
で、周波数測定精度を向上させるためには、チヤ
ンネル数を増やす必要があり、チヤンネル増加と
共に被測定高周波パルス変調信号の入力パルス幅
は長いものが必要になる。従つて入力信号の到来
時間に対し、周波数測定結果は2n-1・τ＋△τの
後に出力することになる。また、逆にパルス幅が
短かくなればチヤンネル数で決定される有効な周
波数測定精度が十分に得られないという欠点があ
つた。
で、周波数測定精度を向上させるためには、チヤ
ンネル数を増やす必要があり、チヤンネル増加と
共に被測定高周波パルス変調信号の入力パルス幅
は長いものが必要になる。従つて入力信号の到来
時間に対し、周波数測定結果は2n-1・τ＋△τの
後に出力することになる。また、逆にパルス幅が
短かくなればチヤンネル数で決定される有効な周
波数測定精度が十分に得られないという欠点があ
つた。
この発明は上記のような従来の欠点を除去する
為になされたもので、複数チヤンネルの入力段に
逓倍回路を設け、次段のＩ／Ｑ位相弁別回路の出
力を遅延回路の遅延時間τ及び周波数逓倍次数Ｎ
（Ｎは整数）に比例し、上記パルス変調信号の搬
送周波数と共に変化せしめることにより、入力パ
ルス幅が短かくても精度の高い周波数測定結果が
得られるようにし、周波数測定精度が入力パルス
幅により制限されないデイジタル化瞬時周波数測
定装置を提供することを目的としている。
為になされたもので、複数チヤンネルの入力段に
逓倍回路を設け、次段のＩ／Ｑ位相弁別回路の出
力を遅延回路の遅延時間τ及び周波数逓倍次数Ｎ
（Ｎは整数）に比例し、上記パルス変調信号の搬
送周波数と共に変化せしめることにより、入力パ
ルス幅が短かくても精度の高い周波数測定結果が
得られるようにし、周波数測定精度が入力パルス
幅により制限されないデイジタル化瞬時周波数測
定装置を提供することを目的としている。
以下、この発明の一実施例を図について説明す
る。第６図において、第１図と同一符号のものは
同一または相当部分を示す。
る。第６図において、第１図と同一符号のものは
同一または相当部分を示す。
３０ｂ，３０ｃは2n-1逓倍回路、４ａ〜４ｃは
２分配回路、５ａは遅延時間τを有する遅延回
路、６ａ〜６ｃは２つの入力信号の位相差に比例
したビデオ振幅を有し、互いに90゜位相の異なる
Ｉ／Ｑビデオ出力を出力するＩ／Ｑ位相弁別回
路、７は上記Ｉ／Ｑ位相弁別回路６ａ〜６ｃの
Ｉ／Ｑビデオ出力の正負極性を“ゼロ”を基準と
して弁別、量子化するゼロクロススライサー回
路、８は後述するサンプリングパルス発生回路１
２ｂで作成した高周波入力信号の到来時間に同期
したサンプリングパルスにより上記ゼロクロスス
ライサー回路７の量子化出力を一時記憶するラツ
チ回路、９は各々のラツチ回路８のデイジタル出
力を例えばバイナリーのデイジタルコードの形で
周波数測定結果として変換、出力する回路で、１
４はその出力端子である。なお、１１はそのビデ
オ出力を基準電圧入力端子１３に印加した電圧を
基準として比較、量子化する回路、１２ｂはその
量子化出力の立上り、即ち入力信号の到来時間を
基準に前述したサンプリングパルスを一定の基準
で発生し、上記ラツチ回路８を制御する回路であ
る。なお、Ｉ／Ｑ位相弁別回路６ａ〜６ｃは第２
図に示すものと同じ動作をするものである。以上
のように第１図の構成に比べ２チヤンネル〜ｎチ
ヤンネル目に逓倍回路３０ｂ及び３０ｃが付加さ
れ、かつ後段の２分配回路４ｂ，４ｃ、遅延回路
５ａ及びＩ／Ｑ位相弁別回路６ｂ，６ｃの動作周
波数帯域がバンドパスフイルタ２に比べ、２倍…
2n-1倍になつている点と各チヤンネルの遅延回路
５ａの遅延時間が全てτで一定である点が大きな
相違点である。
２分配回路、５ａは遅延時間τを有する遅延回
路、６ａ〜６ｃは２つの入力信号の位相差に比例
したビデオ振幅を有し、互いに90゜位相の異なる
Ｉ／Ｑビデオ出力を出力するＩ／Ｑ位相弁別回
路、７は上記Ｉ／Ｑ位相弁別回路６ａ〜６ｃの
Ｉ／Ｑビデオ出力の正負極性を“ゼロ”を基準と
して弁別、量子化するゼロクロススライサー回
路、８は後述するサンプリングパルス発生回路１
２ｂで作成した高周波入力信号の到来時間に同期
したサンプリングパルスにより上記ゼロクロスス
ライサー回路７の量子化出力を一時記憶するラツ
チ回路、９は各々のラツチ回路８のデイジタル出
力を例えばバイナリーのデイジタルコードの形で
周波数測定結果として変換、出力する回路で、１
４はその出力端子である。なお、１１はそのビデ
オ出力を基準電圧入力端子１３に印加した電圧を
基準として比較、量子化する回路、１２ｂはその
量子化出力の立上り、即ち入力信号の到来時間を
基準に前述したサンプリングパルスを一定の基準
で発生し、上記ラツチ回路８を制御する回路であ
る。なお、Ｉ／Ｑ位相弁別回路６ａ〜６ｃは第２
図に示すものと同じ動作をするものである。以上
のように第１図の構成に比べ２チヤンネル〜ｎチ
ヤンネル目に逓倍回路３０ｂ及び３０ｃが付加さ
れ、かつ後段の２分配回路４ｂ，４ｃ、遅延回路
５ａ及びＩ／Ｑ位相弁別回路６ｂ，６ｃの動作周
波数帯域がバンドパスフイルタ２に比べ、２倍…
2n-1倍になつている点と各チヤンネルの遅延回路
５ａの遅延時間が全てτで一定である点が大きな
相違点である。
次にこの実施例の動作について説明する。第６
図において、入力端子１に入力した高周波信号を
ｎ分配回路３によつて均等にｎチヤンネルに分配
し、各チヤンネルは各々２分配回路４ａ〜４ｃ、
遅延回路５ａ及びＩ／Ｑ位相弁別回路６ａ〜６ｃ
に供給される。ここで第１チヤンネルのＩ／Ｑ位
相弁別回路６ａのＩ、Ｑビデオ出力が第３図で示
す１周期が１／τで入力信号の搬送波周波数に比
例して変化することは前述したとおりである。と
ころで第２チヤンネル〜第ｎチヤンネルに分配さ
れた入力信号は各々２倍、４倍、…2n-1倍の逓倍
次数で周波数逓倍されるため各チヤンネルのＩ／
Ｑ位相弁別回路のＩ、Ｑビデオ出力は入力信号の
搬送周波数に比例して各々次のように変化する。
図において、入力端子１に入力した高周波信号を
ｎ分配回路３によつて均等にｎチヤンネルに分配
し、各チヤンネルは各々２分配回路４ａ〜４ｃ、
遅延回路５ａ及びＩ／Ｑ位相弁別回路６ａ〜６ｃ
に供給される。ここで第１チヤンネルのＩ／Ｑ位
相弁別回路６ａのＩ、Ｑビデオ出力が第３図で示
す１周期が１／τで入力信号の搬送波周波数に比
例して変化することは前述したとおりである。と
ころで第２チヤンネル〜第ｎチヤンネルに分配さ
れた入力信号は各々２倍、４倍、…2n-1倍の逓倍
次数で周波数逓倍されるため各チヤンネルのＩ／
Ｑ位相弁別回路のＩ、Ｑビデオ出力は入力信号の
搬送周波数に比例して各々次のように変化する。
第１チヤンネルのＩビデオ出力I1＝K1cos2πτ
〃 Ｑ 〃 Q1＝K1sin2πτ
第２〃 Ｉ 〃
I2＝K2cos2π・（2）・τ 〃 Ｑ 〃
Q2＝K2sin2π・（2）・τ 〓 〓 第ｎ〃 Ｉ 〃
In＝Kncos2π・（2n-1・）・τ 〃 Ｑ 〃
Qn＝Kn sin2π・（2n-1・）・τ K1〜Knは定数 従つて、Ｉ／Ｑビデオの周期は第２チヤンネル
が１／2τ、第ｎチヤンネルが１／2n-1・τになる
ことから従来の例で前述したように遅延線を２
倍、４倍、…2n-1倍にしたと同じ結果が得られ
る。
I2＝K2cos2π・（2）・τ 〃 Ｑ 〃
Q2＝K2sin2π・（2）・τ 〓 〓 第ｎ〃 Ｉ 〃
In＝Kncos2π・（2n-1・）・τ 〃 Ｑ 〃
Qn＝Kn sin2π・（2n-1・）・τ K1〜Knは定数 従つて、Ｉ／Ｑビデオの周期は第２チヤンネル
が１／2τ、第ｎチヤンネルが１／2n-1・τになる
ことから従来の例で前述したように遅延線を２
倍、４倍、…2n-1倍にしたと同じ結果が得られ
る。
入力信号の搬送波周波数に対するＩ、Ｑビデオ
出力の周期と各ビツト出力の処理方法による所定
のデイジタル測定出力の関係等については前述し
たとおりである。が、第７図に示すように各チヤ
ンネルともサンプリングパルスは入力信号の到来
時間を基準にほぼτ＋△τで発生するようにし、
各チヤンネルの非遅延信号１５と遅延信号１６と
が重畳している時間のＩ、Ｑ量子化出力をサンプ
ルホールドして前述したデイジタル出力を得る。
出力の周期と各ビツト出力の処理方法による所定
のデイジタル測定出力の関係等については前述し
たとおりである。が、第７図に示すように各チヤ
ンネルともサンプリングパルスは入力信号の到来
時間を基準にほぼτ＋△τで発生するようにし、
各チヤンネルの非遅延信号１５と遅延信号１６と
が重畳している時間のＩ、Ｑ量子化出力をサンプ
ルホールドして前述したデイジタル出力を得る。
従つて、入力信号のパルス幅がτ＋△τ迄短か
くなつても長パルスと同じ測定精度の周波数測定
結果を得ることができると共に、入力信号の到来
時間に対してτ＋△τのわずかの遅れで周波数測
定結果を出力することができる。
くなつても長パルスと同じ測定精度の周波数測定
結果を得ることができると共に、入力信号の到来
時間に対してτ＋△τのわずかの遅れで周波数測
定結果を出力することができる。
なお、上記一実施例では、Ｉ／Ｑ位相弁別回路
６に、第２図で示す回路を用いたが、第８図のよ
うなミキサ回路を使用しても良い。
６に、第２図で示す回路を用いたが、第８図のよ
うなミキサ回路を使用しても良い。
なお、第８図において、第２図と同一符号は同
一又は相当部分を示す。
一又は相当部分を示す。
２５はミキサ、２６はローパスフイルタであ
る。さらに上記実施例では２チヤンネル目より各
チヤンネル毎に逓倍回路を設けたが、通常逓倍回
路は１個で2n-1逓倍出力が得られる為、共用化
し、デイプレクサー（分波器）により各チヤンネ
ルに必要な逓倍出力を分配しても良い。
る。さらに上記実施例では２チヤンネル目より各
チヤンネル毎に逓倍回路を設けたが、通常逓倍回
路は１個で2n-1逓倍出力が得られる為、共用化
し、デイプレクサー（分波器）により各チヤンネ
ルに必要な逓倍出力を分配しても良い。
以上のように、この発明によれば、入力パルス
幅に関係なく所定の周波数測定精度が得られるた
め、チヤンネル数の増加とともに短パルスについ
ても周波数測定精度を向上させることができる。
幅に関係なく所定の周波数測定精度が得られるた
め、チヤンネル数の増加とともに短パルスについ
ても周波数測定精度を向上させることができる。
第１図は従来のデイジタル化瞬時周波数測定装
置のブロツク図、第２図はＩ／Ｑ位相弁別回路の
一例を示すブロツク図、第３図は入力周波数に対
するＩ／Ｑビデオ出力と遅延時間との関係を示す
図、第４図はＩ／Ｑ量子化出力と処理方法からデ
イジタル測定出力結果を得ることを３チヤンネル
構成の場合について示した図、第５図は従来の装
置について３チヤンネル構成の場合の各部の時間
関係を示す図、第６図はこの発明の一実施例によ
るデイジタル化瞬時周波数測定装置のブロツク
図、第７図はこの発明の一実施例について各部の
時間関係を示す図、第８図はＩ／Ｑ位相弁別回路
の他の一例を示すブロツク図を示す。 ３……高周波信号ｎ分配回路、３０ｂ，３０ｃ
……周波数逓倍回路、４ａ〜４ｃ……２分配回
路、５ａ……遅延時間τを有する遅延回路、６ａ
〜６ｃ……Ｉ／Ｑ位相弁別回路、７……Ｉ／Ｑビ
デオ出力の極性を判別し量子化するゼロクロスス
ライサー回路、８……Ｉ／Ｑ量子化出力をサンプ
リングし一時記憶するラツチ回路、９……デイジ
タル出力回路、１０……入力信号を検波、増幅す
る回路、１１……１３に印加した電圧を基準に入
力信号ビデオの到来を検出するスライサー回路、
１２ｂ……サンプリングパルス発生制御回路。な
お、図中、同一符号は同一または相当部分を示
す。
置のブロツク図、第２図はＩ／Ｑ位相弁別回路の
一例を示すブロツク図、第３図は入力周波数に対
するＩ／Ｑビデオ出力と遅延時間との関係を示す
図、第４図はＩ／Ｑ量子化出力と処理方法からデ
イジタル測定出力結果を得ることを３チヤンネル
構成の場合について示した図、第５図は従来の装
置について３チヤンネル構成の場合の各部の時間
関係を示す図、第６図はこの発明の一実施例によ
るデイジタル化瞬時周波数測定装置のブロツク
図、第７図はこの発明の一実施例について各部の
時間関係を示す図、第８図はＩ／Ｑ位相弁別回路
の他の一例を示すブロツク図を示す。 ３……高周波信号ｎ分配回路、３０ｂ，３０ｃ
……周波数逓倍回路、４ａ〜４ｃ……２分配回
路、５ａ……遅延時間τを有する遅延回路、６ａ
〜６ｃ……Ｉ／Ｑ位相弁別回路、７……Ｉ／Ｑビ
デオ出力の極性を判別し量子化するゼロクロスス
ライサー回路、８……Ｉ／Ｑ量子化出力をサンプ
リングし一時記憶するラツチ回路、９……デイジ
タル出力回路、１０……入力信号を検波、増幅す
る回路、１１……１３に印加した電圧を基準に入
力信号ビデオの到来を検出するスライサー回路、
１２ｂ……サンプリングパルス発生制御回路。な
お、図中、同一符号は同一または相当部分を示
す。
Claims (1)
- １ 被測定高周波パルス変調信号をＮチヤンネル
に分配するＮ分配器と、分配器の第ｎチヤンネル
の被測定パルス変調信号を逓倍回路によりｎ（ｎ
は整数）逓倍した後、２分配して一方を遅延時間
τを有する遅延回路により遅延させ、これと他方
の非遅延信号とを位相合成して検波し両信号の位
相差に比例したビデオ振幅を有し、互いに90゜位
相の異なるＩ、Ｑビデオ出力を出力するＩ／Ｑ位
相弁別回路と、このＩ／Ｑ位相弁別回路のＩ、Ｑ
ビデオ出力の正、負の極性を各々判別するゼロク
ロススライサー回路と、このスライサー回路の出
力を上記被測定パルス変調信号の到来時間に同期
してサンプリングし、記憶する複数のラツチ回路
と、この複数のラツチ回路の出力からデイジタル
周波数測定結果を得るデイジタル出力回路と、入
力信号の到来タイミングに従つて上記ラツチ回路
における同期サンプリングのためのパルスを発生
するタイミングパルス発生制御回路とを備え、上
記被測定高周波パルス変調信号の搬送周波数をデ
イジタル表示により瞬時測定できるようにしたこ
とを特徴とするデイジタル化瞬時周波数測定装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212784A JPS60174957A (ja) | 1984-02-21 | 1984-02-21 | デイジタル化瞬時周波数測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212784A JPS60174957A (ja) | 1984-02-21 | 1984-02-21 | デイジタル化瞬時周波数測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60174957A JPS60174957A (ja) | 1985-09-09 |
| JPH0481144B2 true JPH0481144B2 (ja) | 1992-12-22 |
Family
ID=12350217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212784A Granted JPS60174957A (ja) | 1984-02-21 | 1984-02-21 | デイジタル化瞬時周波数測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60174957A (ja) |
-
1984
- 1984-02-21 JP JP3212784A patent/JPS60174957A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60174957A (ja) | 1985-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7945408B2 (en) | Time delay estimation | |
| US5159281A (en) | Digital demodulator using numerical processor to evaluate period measurements | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| US4893266A (en) | Alias tagging time domain to frequency domain signal converter | |
| US3617900A (en) | Digital frequency detecting system | |
| JPS61296843A (ja) | コ−ド化デイジタル・デ−タ用信号対雑音比指数生成装置および方法 | |
| CA1284179C (en) | Method and apparatus for simultaneous instantaneous signal frequency measurement | |
| US4559607A (en) | Arrangement to provide an accurate time-of-arrival indication for a plurality of received signals | |
| JPS6057727A (ja) | 角度変調されたアナログ信号を復調し、かつデイジタル信号に変換する装置 | |
| US4800388A (en) | Apparatus for measuring pulse compression ratio | |
| US4660162A (en) | Interpolation pulse duration modulated multiplier | |
| JPH0481144B2 (ja) | ||
| RU2033625C1 (ru) | Радиолокационный приемник сложных сигналов | |
| EP0197708A2 (en) | Digital zero IF circuit | |
| RU2225012C2 (ru) | Фазометр с гетеродинным преобразованием частоты | |
| EP0691748B1 (en) | Method for determination of errors in analogue-digital conversion | |
| US7206707B1 (en) | Wideband digital IFM receiver | |
| RU2317558C2 (ru) | Устройство измерения частоты | |
| JPS6134100B2 (ja) | ||
| RU2202853C2 (ru) | Устройство автоматического поиска сигналов радиостанций | |
| JPH0682500A (ja) | 周波数測定装置 | |
| JPS63196130A (ja) | 信号検出方式 | |
| RU2030757C1 (ru) | Устройство измерения временных интервалов в условиях помех | |
| SU1103162A1 (ru) | Способ измерени шума цифрового фильтра,осуществл ющего @ -точечное дискретное преобразование Фурье | |
| SU1061070A1 (ru) | Устройство дл измерени формы сигналов |