JPH048114A - Output forbidding circuit against excessive power supply voltage - Google Patents

Output forbidding circuit against excessive power supply voltage

Info

Publication number
JPH048114A
JPH048114A JP11087990A JP11087990A JPH048114A JP H048114 A JPH048114 A JP H048114A JP 11087990 A JP11087990 A JP 11087990A JP 11087990 A JP11087990 A JP 11087990A JP H048114 A JPH048114 A JP H048114A
Authority
JP
Japan
Prior art keywords
output
overvoltage
circuit
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11087990A
Other languages
Japanese (ja)
Inventor
Haruyoshi Matsui
晴佳 松井
Naoki Sakai
直樹 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd, Denso Ten Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP11087990A priority Critical patent/JPH048114A/en
Publication of JPH048114A publication Critical patent/JPH048114A/en
Pending legal-status Critical Current

Links

Landscapes

  • Regulating Braking Force (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

PURPOSE:To avoid the misoperation of an antilock breaking system by a method wherein, when an overvoltage in supplied by a power supply, the overvoltage is absorbed by an overvoltage absorbing circuit which is connected between a power supply line and an output forbidding means and the output forbidding means is protected from the supply of the overvoltage. CONSTITUTION:In an antilock breaking system, when an overvoltage is supplied by a power supply, the supply of the overvoltage to an output forbidding device 3 is restricted by a resistor 6 and a Zener diode 5 which are connected to a power supply line 100. At that time, an output forbidding signal 102 is outputted from the output forbidding device 3 in accordance with the overvoltage detection signal 104 of an overvoltage detecting circuit 2 and an output circuit 4 does not outputs a driving signal for an actuator 8. Further, a reverse current from the output circuit 4 to the output forbidding device 3 is blocked by an inverter 7. With this constitution, even if an overvoltage output is inputted to a CPU 1, the output is securely forbidden by the output forbidding device 3 and, moreover, the output forbidding device 3 itself is protected from the overvoltage by an overvoltage absorbing circuit 10 and the inverter 7.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、車両用のアンチロック・ブレーキ・システム
(ABS)等の電子制御部(ECU)の出力禁止部に用
いる電源過電圧時の出力禁止回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention is directed to an output prohibition unit used in an output prohibition unit of an electronic control unit (ECU) such as an anti-lock brake system (ABS) for a vehicle when a power supply overvoltage occurs. It is related to circuits.

(従来の技術) 近年、交通事故防止のため、車両の構造や装着された各
種装置等への安全対策が要望されている。
(Prior Art) In recent years, in order to prevent traffic accidents, there has been a demand for safety measures for the structure of vehicles and the various devices installed on them.

従来からアンチロック・ブレーキ・システム(ABS)
が一部高級車などに用いられてきた。
Anti-lock braking system (ABS)
has been used in some luxury cars.

このアンチロック・ブレーキ・システム(ABS)に用
いられる電子回路では、電源電圧が規格より高くなると
、信頼性のある回路動作を保証することが難しくなるの
で、回路が誤動作しないよう出力禁止回路を用いる必要
がある。
In the electronic circuits used in this anti-lock brake system (ABS), if the power supply voltage is higher than the standard, it becomes difficult to guarantee reliable circuit operation, so an output inhibit circuit is used to prevent the circuit from malfunctioning. There is a need.

第3図は、従来の8力過電圧時の出力禁止回路の一例を
示す回路図である。
FIG. 3 is a circuit diagram showing an example of a conventional output prohibition circuit at the time of 8-power overvoltage.

符号50はマイクロコンピュータ(cpu)で、図示し
ないフットブレーキからのフットブレーキの操作情報等
がCPU50に入力する。
Reference numeral 50 denotes a microcomputer (CPU), through which foot brake operation information and the like from a foot brake (not shown) is input to the CPU 50 .

過電圧検知回路51には、図示しない電源部より電圧信
号が入力し、所゛望の閾値以上であるか否か検出される
。
A voltage signal is input to the overvoltage detection circuit 51 from a power supply section (not shown), and it is detected whether the voltage signal is equal to or higher than a desired threshold value.

また、出力禁止素子52は、過電圧検知回路51及び電
源ラインと接続され、出力禁止素子52では、例えば、
2つの入力がある場合に、出力が禁止される。
Further, the output prohibition element 52 is connected to the overvoltage detection circuit 51 and the power supply line, and the output prohibition element 52 has, for example,
Output is prohibited when there are two inputs.

一方、出力回路53は、CPU50及び出力禁止素子5
2の出力側と接続され、CPU50からの出力がある場
合にアクチュエータ54に出力信号を供給する。
On the other hand, the output circuit 53 includes the CPU 50 and the output inhibiting element 5.
2, and supplies an output signal to the actuator 54 when there is an output from the CPU 50.

出力回路53は、アクチュエータ54と接続され、出力
回路53からの出力によってアクチュエータが駆動され
る。
The output circuit 53 is connected to the actuator 54, and the actuator is driven by the output from the output circuit 53.

(発明が解決しようとする課題) ところが、従来のABS (アンチロック・ブレーキ・
システム)の出力禁止回路では、電源電圧費所定の閾値
を越える過電圧時に、電源端子電圧が上がってしまう。
(Problem to be solved by the invention) However, the conventional ABS (anti-lock brake system)
In the output prohibition circuit of the system), the power supply terminal voltage increases when the power supply voltage exceeds a predetermined threshold.

そのため、従来のABSの出力禁止回路では、回路素子
、CPU等が過電圧によって動作不能となって、フット
ブレーキによる制動効果が充分得られなくなってしまう
可能性があった。
Therefore, in the conventional ABS output inhibit circuit, the circuit elements, CPU, etc. may become inoperable due to overvoltage, and there is a possibility that a sufficient braking effect by the foot brake cannot be obtained.

そこで、本発明は、マイクロコンピュータ(CPU) 
、出力禁止手段が過電圧に弱く、誤動作または動作不能
状態になるおそれがあることに鑑み、CPUに保護回路
を設ける構成をとらずに、過電圧出力を確実に遮断でき
る簡単な回路構成の出力禁止回路を出力禁止手段を付加
することにより、過電圧出力を確実に遮断して、アンチ
ロック・ブレーキ・システム(ABS)が誤動作しない
ようにした電源過電圧時の出力禁止回路を提供すること
を目的とするものである。
Therefore, the present invention provides a microcomputer (CPU)
In view of the fact that the output inhibiting means is vulnerable to overvoltage and may cause malfunction or inoperable state, an output inhibiting circuit with a simple circuit configuration that can reliably shut off overvoltage output without installing a protection circuit in the CPU has been developed. The purpose of the present invention is to provide an output prohibition circuit in the event of power supply overvoltage, which securely cuts off overvoltage output and prevents the anti-lock braking system (ABS) from malfunctioning by adding an output prohibition means. It is.

(課題を解決するための手段) 上記課題を解決するための手段として、本発明は、電源
供給ラインから供給される電気信号が正常時にマイクロ
コンピュータから供給される信号を出力手段に入力し、
この出力手段から出力される駆動信号をアクチュエータ
に供給すると共に、 前記電源供給ラインから供給される電気信号が過電圧時
に、その電圧を過電圧検知手段で検知し、その出力を出
力禁止手段で禁止する電源過電圧時の出力禁止手段であ
って、 前記8力禁止手段と前記出力手段との間にインバータを
順方向接続すると共に、 前記電源供給ラインと前記出力禁止手段との間に過電圧
吸収回路を接続したことを特徴とするものである。
(Means for Solving the Problem) As a means for solving the above problem, the present invention inputs a signal supplied from a microcomputer to an output means when an electric signal supplied from a power supply line is normal,
A power source that supplies the drive signal output from the output means to the actuator, and when the electric signal supplied from the power supply line has an overvoltage, the overvoltage detection means detects the voltage, and the output is inhibited by the output prohibition means. Output inhibiting means at the time of overvoltage, wherein an inverter is connected in a forward direction between the 8-force inhibiting means and the output means, and an overvoltage absorption circuit is connected between the power supply line and the output inhibiting means. It is characterized by this.

(作用) 電源供給ラインから供給される電気信号が正常時には、
マイクロコンピュータから供給される信号を出力手段に
入力し、この出力手段から出力される駆動信号をアクチ
ュエータに供給する。
(Function) When the electrical signal supplied from the power supply line is normal,
A signal supplied from the microcomputer is input to the output means, and a drive signal output from the output means is supplied to the actuator.

前記電源供給ラインから供給される電気信号が過電圧時
には、電源供給ラインと出力禁止手段との間に接続され
た過電圧吸収回路により、過電圧が吸収されるので、前
記出力禁止手段に過電圧が供給されないようにする。
When the electric signal supplied from the power supply line has an overvoltage, the overvoltage is absorbed by an overvoltage absorption circuit connected between the power supply line and the output inhibiting means, so that the overvoltage is not supplied to the output inhibiting means. Make it.

また、出力禁止手段と出力手段との間にインバータを順
方向接続することにより、逆電流が出力禁止手段に流れ
るおそれをなくする。
Furthermore, by connecting the inverter in the forward direction between the output inhibiting means and the output means, there is no possibility that a reverse current will flow into the output inhibiting means.

(実施例) 次に、本発明の一実施例を添付図面に基ついて説明する
。
(Example) Next, an example of the present invention will be described based on the accompanying drawings.

第1図は、本発明の出力過電圧時の出力禁止回路の一実
施例の出力制御回路を示す回路図であり、以下この出力
制御回路をアンチロックブレーキシステム(ABS)に
適用した例について説明を進める。
FIG. 1 is a circuit diagram showing an output control circuit of an embodiment of the output prohibition circuit at the time of output overvoltage according to the present invention.Hereinafter, an example in which this output control circuit is applied to an anti-lock brake system (ABS) will be explained. Proceed.

符号1は、マイクロコンピュータ(cpu)で、図示し
ないフットブレーキからのフットブレーキの操作情報等
がCPtJlに入力する。
Reference numeral 1 denotes a microcomputer (CPU), which inputs foot brake operation information and the like from a foot brake (not shown) to CPtJl.

本実施例の出力禁止回路は、後述する定電圧回路38の
電源過電圧を検出する過電圧検知手段である過電圧検知
回路2、出力禁止を判断する出力禁止手段である出力禁
止素子3、出力を許可あるいは禁止する出力手段である
出力回路4、過電圧を吸収する過電圧吸収回路l○を構
成するツェナーダイオード5と抵抗6、及び過電圧時に
おける出力禁止素子3を保護するインバータ7から構成
される。
The output prohibition circuit of this embodiment includes an overvoltage detection circuit 2 which is an overvoltage detection means for detecting a power supply overvoltage of a constant voltage circuit 38 (described later), an output prohibition element 3 which is an output prohibition means for determining output prohibition, and an output prohibition element 3 which is an output prohibition means for determining output prohibition. It is composed of an output circuit 4 that is an output means for inhibiting, a Zener diode 5 and a resistor 6 that constitute an overvoltage absorption circuit l○ that absorbs overvoltage, and an inverter 7 that protects the output inhibiting element 3 at the time of overvoltage.

過電圧検知回路2は、後述する第2図の電源部BTに接
続された5(v)の定電圧を出力する定電圧回路38と
電源ライン100を介して接続され、過電圧検知回路2
に電圧信号が入力し、そのときの電圧信号のレベルが所
期の閾値以上であるかを検出する。
The overvoltage detection circuit 2 is connected via a power supply line 100 to a constant voltage circuit 38 that outputs a constant voltage of 5 (V) and is connected to a power supply section BT in FIG. 2, which will be described later.
A voltage signal is input to , and it is detected whether the level of the voltage signal at that time is equal to or higher than a desired threshold value.

また、出力禁止素子3の一方の入力側には、過電圧検知
回路2の出力側が接続され、出力禁止素子3の他方の入
力側には、電源ラインl○0に接続された過電圧吸収回
路10が接続されている。
Further, the output side of the overvoltage detection circuit 2 is connected to one input side of the output prohibition element 3, and the overvoltage absorption circuit 10 connected to the power supply line l○0 is connected to the other input side of the output prohibition element 3. It is connected.

出力禁止素子3と抵抗6間には、ツェナーダイオード5
が接続されているため、これらにより過電圧が減圧され
るので、出力禁止素子3には過電圧が印加されない。
A Zener diode 5 is connected between the output inhibiting element 3 and the resistor 6.
are connected, the overvoltage is reduced by these, and therefore no overvoltage is applied to the output inhibiting element 3.

なお、上記出力禁止素子3としては、例えば、ゲートア
レイやCPUが使用される。
Note that as the output inhibiting element 3, for example, a gate array or a CPU is used.

出力禁止素子3はCPU1の暴走検出回路を備えており
、CPU1の出力端子の1つは出力禁止素子3の入力端
子の1つに接続されている。
The output inhibiting element 3 includes a runaway detection circuit for the CPU 1, and one of the output terminals of the CPU 1 is connected to one of the input terminals of the output inhibiting element 3.

そして、出力回路4の一方の入力側は、CPU1の出力
側と接続され、8力禁止素子3の出力側にはインバータ
7を経て出力回路4の他方の入力側が接続される。
One input side of the output circuit 4 is connected to the output side of the CPU 1, and the other input side of the output circuit 4 is connected to the output side of the 8-force inhibiting element 3 via an inverter 7.

出力回路4は、論理積ゲート4aとNPNトランジスタ
4bから構成され、論理積ゲート4aの出力側にNPN
 トランジスタ4bのベースが接続され、論理積ゲート
4aの論理ゲート出力があるとき、NPNトランジスタ
4bのベースにベース電圧が印加されて、トランジスタ
゛4bがオンする。
The output circuit 4 is composed of an AND gate 4a and an NPN transistor 4b, and an NPN transistor is connected to the output side of the AND gate 4a.
When the base of the transistor 4b is connected and there is a logic gate output of the AND gate 4a, a base voltage is applied to the base of the NPN transistor 4b, turning on the transistor 4b.

また、出力回路4の出力側には、アクチュエータ8のソ
レノイド9が接続されるので、前記トランジスタ4bの
オン動作により、アクチュエータ8のソレノイド9に電
流が流れ、アクチュエータ8が駆動する。
Furthermore, since the solenoid 9 of the actuator 8 is connected to the output side of the output circuit 4, current flows through the solenoid 9 of the actuator 8 when the transistor 4b is turned on, and the actuator 8 is driven.

次に、本発明の一実施例の電源過電圧時の出力禁止回路
が採用されるアンチロックブレーキシステムの具体的な
構成について説明する。
Next, a specific configuration of an anti-lock brake system that employs an output prohibition circuit at the time of power supply overvoltage according to an embodiment of the present invention will be described.

このアンチロックブレーキシステムは、後ブレーキLS
PVを採用したものである。
This anti-lock brake system is the rear brake LS
It uses PV.

なお、第1図と同一構成については、ここでは詳しい説
明を省略する。
Note that detailed explanation of the same configuration as in FIG. 1 will be omitted here.

フットブレーキ30の出力ボート30aは、油路200
により前ブレーキ31のブレーキシュ31a、31bと
接続されると共に、油路200及び油路201によりL
SPV33を経て後ブレーキ34のホイールシリンダ3
4a、34bが接続される。
The output boat 30a of the foot brake 30 is connected to the oil path 200.
is connected to the brake shoes 31a and 31b of the front brake 31, and is connected to the brake shoes 31a and 31b of the front brake 31.
Wheel cylinder 3 of rear brake 34 via SPV 33
4a and 34b are connected.

一方、フットブレーキ30の出力ボート30bは、油路
202によりレギュレータバルブ32の入力ボート32
aに接続される。
On the other hand, the output boat 30b of the foot brake 30 is connected to the input boat 30b of the regulator valve 32 via the oil passage 202.
connected to a.

そして、レギュレータバルブ32の出力ボート32 b
 ハ、油路203.201により前記LSPV33を経
て後ブレーキ34のホイールシリンダ34a、34bと
接続される。
Then, the output boat 32 b of the regulator valve 32
C. The oil passages 203 and 201 are connected to the wheel cylinders 34a and 34b of the rear brake 34 via the LSPV 33.

また、レギュレータバルブ32の出力ボート32cは油
路204を経てソレノイドバルブ9の人力ボート9aと
接続される。
Further, the output boat 32c of the regulator valve 32 is connected to the manual boat 9a of the solenoid valve 9 via an oil passage 204.

一方、ソレノイドバルブ9の出力ボート9bは、油路2
05を経てリザーバ35に接続され、作動油が一時リザ
ーバ35に貯溜される。
On the other hand, the output boat 9b of the solenoid valve 9
05 to a reservoir 35, and hydraulic oil is temporarily stored in the reservoir 35.

また、リザーバ35は、油路206によりオイルポンプ
36のインレットバルブ36a側と接続される。
Further, the reservoir 35 is connected to the inlet valve 36a side of the oil pump 36 through an oil passage 206.

オイルポンプ36のアウトレットバルブ36b側は、油
路207と油路202により、前記レギュレータバルブ
32が接続される。
The outlet valve 36b side of the oil pump 36 is connected to the regulator valve 32 through an oil passage 207 and an oil passage 202.

一方、第2図において、電子制御部ECUのCPUIの
入力端子1aには、センサ37からのギア情報が信号ラ
イン300を経て入力されるようになっている。
On the other hand, in FIG. 2, gear information from a sensor 37 is input through a signal line 300 to an input terminal 1a of a CPU of an electronic control unit ECU.

また、電子制御部ECTJの出力回路4は、信号ライン
301によりソレノイドバルブに接続され、出力回路4
の出力によりソレノイドバルブ9のバルブの開閉制御が
行なわれる。
Further, the output circuit 4 of the electronic control unit ECTJ is connected to the solenoid valve by a signal line 301, and the output circuit 4
The opening and closing of the solenoid valve 9 is controlled by the output of the solenoid valve 9.

なお、38は電源安定化のための定電圧回路である。Note that 38 is a constant voltage circuit for stabilizing the power supply.

次に、本実施例の動作について第1図及び第2図を参照
して説明する。
Next, the operation of this embodiment will be explained with reference to FIGS. 1 and 2.

先ず、アンチロックブレーキシステムの動作が正常であ
る場合について説明する。
First, a case where the anti-lock brake system operates normally will be described.

この時には、CPU1から出力信号101が出力回路4
に入力するが、出力禁止素子3からは、第1図に示す出
力回路4からのアクチュエータ駆動信号103の出力を
禁止する。
At this time, the output signal 101 from the CPU 1 is sent to the output circuit 4.
However, the output inhibiting element 3 inhibits the output of the actuator drive signal 103 from the output circuit 4 shown in FIG.

そして、出力回路4からは、アクチュエータ駆動信号1
03がCPU1の出力する信号に応じて出力される。
Then, from the output circuit 4, the actuator drive signal 1
03 is output in response to the signal output from the CPU1.

CPtJlの出力信号101がアクチュエータを駆動さ
せる信号であり、かつ出力禁止素子3から出力禁止信号
102が出力されていないときには、アクチュエータ8
のソレノイドバルブ9が作動する。
When the output signal 101 of CPtJl is a signal for driving the actuator and the output prohibition signal 102 is not output from the output prohibition element 3, the actuator 8
Solenoid valve 9 is activated.

ソレノイドバルブ9が作動している時には、ブレーキ圧
が減圧するので、本アンチロックブレーキシステムが作
動する。
When the solenoid valve 9 is operating, the brake pressure is reduced, so the anti-lock brake system is activated.

すなわち、ソレノイドバルブ9が作動している状態では
、オイルポンプ36から油路207、レギュレータバル
ブ32、通路203、LSPV33及び通路201を経
て後ブレーキ34のホイールシリンダ34a、34bに
供給される作動油の油圧が、ソレノイドバルブ9の非作
動状態におけるオイルポンプ36から後ブレーキ34の
ホイールシリンダ34a、34bに供給される作動油の
油圧より減圧されるので、後ブレーキ34がロックされ
ないように制御することができる。
That is, when the solenoid valve 9 is in operation, the hydraulic oil is supplied from the oil pump 36 to the wheel cylinders 34a and 34b of the rear brake 34 via the oil passage 207, the regulator valve 32, the passage 203, the LSPV 33, and the passage 201. Since the oil pressure is reduced from the oil pressure of the hydraulic oil supplied from the oil pump 36 to the wheel cylinders 34a, 34b of the rear brake 34 when the solenoid valve 9 is in the inactive state, it is possible to control the rear brake 34 so that it is not locked. can.

一方、定電圧回路99から出力される電圧が所期の閾値
以上であるときには、過電圧検知回路2から過電圧検知
信号104が出力禁止素子3に入力され、出力禁止素子
3から出力禁止信号102(信号O)が出力されて、出
力回路22からのアクチュエータ8の作動信号の出力が
規制される。
On the other hand, when the voltage output from the constant voltage circuit 99 is equal to or higher than the desired threshold, the overvoltage detection signal 104 is input from the overvoltage detection circuit 2 to the output prohibition element 3, and the output prohibition signal 102 (signal O) is output, and the output of the actuating signal of the actuator 8 from the output circuit 22 is regulated.

このため、本実施例では、電源過電圧時にCPU1か故
障して誤信号を出力回路4に入力しても、論理積ゲート
4aに2つの入力信号が入力されないので、ゲート出力
が得られない。
Therefore, in this embodiment, even if the CPU 1 malfunctions and an erroneous signal is input to the output circuit 4 during power supply overvoltage, the two input signals are not input to the AND gate 4a, so no gate output is obtained.

それ故、トランジスタ4bには、ベース電圧が印加され
ず、トランジスタ4bは動作しない。
Therefore, no base voltage is applied to transistor 4b, and transistor 4b does not operate.

従って、アクチュエータ8のソレノイド9には、電流が
流れないので、ソレノイド9は作動しない。
Therefore, no current flows through the solenoid 9 of the actuator 8, so the solenoid 9 does not operate.

一方、過電圧時には、電源ライン100と接続された抵
抗6、ツェナーダイオード5によって、出力禁止素子3
の入力端子への過電圧の供給が規制されるため、出力禁
止素子3の破壊を未然に防止することができる。
On the other hand, in the event of overvoltage, the resistor 6 and Zener diode 5 connected to the power supply line 100 prevent the output inhibiting element 3.
Since the supply of overvoltage to the input terminal is regulated, destruction of the output inhibiting element 3 can be prevented.

従って、上述のように定電圧回路38から出力される電
圧が所期の閾値を越えている時には、過電圧検知回路2
の過電圧検知信号104によって出力禁止素子3から出
力禁止信号102が出力されて、出力回路4からは、ア
クチュエータ8の駆動信号が出力されないようにされる
。
Therefore, as mentioned above, when the voltage output from the constant voltage circuit 38 exceeds the desired threshold, the overvoltage detection circuit 38
An output prohibition signal 102 is output from the output prohibition element 3 in response to the overvoltage detection signal 104, and the drive signal for the actuator 8 is prevented from being output from the output circuit 4.

また、本実施例では、インバータ7により、出力回路4
から出力禁止素子3に逆電流が流れることも阻止される
。
Further, in this embodiment, the inverter 7 allows the output circuit 4 to
A reverse current is also prevented from flowing from the output inhibiting element 3 to the output inhibiting element 3.

上記のように本実施例によれば、既存の制御回路に簡単
な回路構成を付加することにより、過電圧出力がECU
のCPU1に入力されても、8カ禁止素子3により、確
実に出力が禁止されることができるだけでなく、出力禁
止素子3を過電圧吸収回路10とインバータ7により、
過電圧から保護することができる。
As described above, according to this embodiment, by adding a simple circuit configuration to the existing control circuit, the overvoltage output can be controlled by the ECU.
Even if the input is input to the CPU 1 of
Can be protected from overvoltage.

(発明の効果) 上記のように本発明によれば、既存回路に簡単な回路構
成を付加することにより、定電圧回路から所期の閾値以
上の電圧値がマイクロコンピュータに入力されても、出
力禁止手段により、確実に出力が禁止されることができ
るだけでなく、出力禁止手段を過電圧吸収回路とインバ
ータにより、過電圧検知回路を過電圧から保護すること
ができる。
(Effects of the Invention) As described above, according to the present invention, by adding a simple circuit configuration to the existing circuit, even if a voltage value higher than the desired threshold is input from the constant voltage circuit to the microcomputer, the output Not only can the output be reliably inhibited by the inhibiting means, but also the overvoltage detection circuit can be protected from overvoltage by using the overvoltage absorption circuit and the inverter as the output inhibiting means.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明出力過電圧時の出力禁止回路の一実施
例の出力制御回路を示す回路図、第2図は本実施例の動
作を示す全体システム図、第3図は従来の電源過電圧時
の出力禁止回路の一例を示す図である。 図において、 1はマイクロコンピュータ(CPU) 2は過電圧検知手段、 3は出力禁止手段、 4は出力手段、 7はインバータ、 8はアクチュエータ、 10は過電圧吸収回路である。 特許出願人 アイシン精機株式会社 出 願 人富士通テン株式会社 同 老1図
Fig. 1 is a circuit diagram showing an output control circuit of an embodiment of the output prohibition circuit at the time of output overvoltage of the present invention, Fig. 2 is an overall system diagram showing the operation of this embodiment, and Fig. 3 is a conventional power supply overvoltage control circuit. FIG. 3 is a diagram illustrating an example of an output prohibition circuit at a time. In the figure, 1 is a microcomputer (CPU), 2 is an overvoltage detection means, 3 is an output inhibiting means, 4 is an output means, 7 is an inverter, 8 is an actuator, and 10 is an overvoltage absorption circuit. Patent applicant: Aisin Seiki Co., Ltd. Applicant: Fujitsu Ten Co., Ltd. Figure 1

Claims (1)

【特許請求の範囲】 電源供給ラインから供給される電気信号が正常時にマイ
クロコンピュータから供給される信号を出力手段に入力
し、この出力手段から出力される駆動信号をアクチュエ
ータに供給すると共に、 前記電源供給ラインから供給される電気信号が過電圧時
に、その電圧を過電圧検知手段で検知し、その出力を出
力禁止手段で禁止する電源過電圧時の出力禁止手段にお
いて、 前記出力禁止手段と出力手段との間にインバータを順方
向接続すると共に、 電源供給ラインと前記出力禁止手段との間に過電圧吸収
回路を接続したことを特徴とする電源過電圧時の出力禁
止回路。
[Scope of Claims] When the electrical signal supplied from the power supply line is normal, the signal supplied from the microcomputer is inputted to the output means, and the drive signal outputted from the output means is supplied to the actuator, and the power supply When an electric signal supplied from a supply line has an overvoltage, an overvoltage detection means detects the voltage and the output is inhibited by an output inhibiting means. An inverter is forward-connected to the output inhibiting circuit, and an overvoltage absorbing circuit is connected between the power supply line and the output inhibiting means.
JP11087990A 1990-04-26 1990-04-26 Output forbidding circuit against excessive power supply voltage Pending JPH048114A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11087990A JPH048114A (en) 1990-04-26 1990-04-26 Output forbidding circuit against excessive power supply voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11087990A JPH048114A (en) 1990-04-26 1990-04-26 Output forbidding circuit against excessive power supply voltage

Publications (1)

Publication Number Publication Date
JPH048114A true JPH048114A (en) 1992-01-13

Family

ID=14547012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11087990A Pending JPH048114A (en) 1990-04-26 1990-04-26 Output forbidding circuit against excessive power supply voltage

Country Status (1)

Country Link
JP (1) JPH048114A (en)

Similar Documents

Publication Publication Date Title
JP4902615B2 (en) Semiconductor switch
US5897596A (en) Electronic controller with fault diagnosing function
RU2093388C1 (en) Method of brake forces electronic control of antilock brake system regulator with guard circuit
CA1322783C (en) Failure detection mechanism for microcontroller based control system
KR101230689B1 (en) Integrated microprocessor system for safety-critical regulations
US5526264A (en) Anti-lock brake control system
US4345796A (en) Anti-skid brake control system for controlling the two pairs of diagonally opposed wheels of a motor vehicle
JPS60255561A (en) Pressure monitoring device for auxiliary energy source of automobile slip control brake system
US5176429A (en) Failure detection circuit for anti-skid braking system
US5939908A (en) Dual FET driver circuit
JPH0858556A (en) Electronic control unit for automobile and method for protecting electronic control unit for automobile
US5066073A (en) Brake system for automotive vehicles
US5752754A (en) Control apparatus for anti-skid brake system of motor vehicle
US4845463A (en) Brake system with auxiliary pump warning circuit
US5631626A (en) Circuit for triggering warning lamps
CN111196244B (en) Device for detecting a vehicle buckle and vehicle system comprising such a device
JP2001313553A (en) Load drive circuit
KR100658767B1 (en) Solenoid coil drive
JP2001313368A (en) Integrated circuit
JPS6257001A (en) Electromagnetic wave disturbance reducing device for electronic equipment
JPH0578455B2 (en)
JP3508614B2 (en) Automotive electronic control unit with self-monitoring function
KR960009988Y1 (en) Solenoid valve with malfunction detecting circuit for a.b.s
JPH06500516A (en) Vehicle brake device equipped with a brake force control device
KR100799487B1 (en) Solenoid Valve Drive