JPH048119A - 配線装置 - Google Patents
配線装置Info
- Publication number
- JPH048119A JPH048119A JP2109867A JP10986790A JPH048119A JP H048119 A JPH048119 A JP H048119A JP 2109867 A JP2109867 A JP 2109867A JP 10986790 A JP10986790 A JP 10986790A JP H048119 A JPH048119 A JP H048119A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- current
- parallel
- flows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は配線インダクタンスによる分流アンバランス
を低減する配線装置に関するものである。
を低減する配線装置に関するものである。
第３図は半導体素子としてトランジスタを用いた従来の
配線装置の代表的なインバータ回路を示す回路図であり
、図において、１は電源としての平滑コンデンサ、２は
トランジスタＵＰとトランジスタＵＮを直列に接続した
Ｕ相トランジスタ群、３はトランジスタＶＰとトランジ
スタＶＮを直列に接続した■相トランジスタ群、４はト
ランジスタＷＰとトランジスタＷＮを直列に接続したＷ
相トランジスタ群であり、これ等各相トランジスタ婿２
．３．４はそれぞれ平滑コンデンサ１と並列に接続され
てインバータ回路を構成している。５はインバータ回路
の出力負荷である。 第４図は上記Ｕ相トランジスタ群２の実際の配線図を示
すもので、第４図において、６ａ、６ｂ。 ７ａ、７ｂは直列接続されたトランジスタ列であり、ト
ランジスタモジュール８．９を形成している。 第５図はトランジスタモジュール８（トランジスタモジ
ュール９も同じ構成のため図示を省略する）の端子配置
図であり、３つの端子ＣＩ、Ｃ２Ｅｌ、Ｅ２が設けられ
ている。 第６図は第４図に示すＵ相トランジスタ群の実体配置図
であり、トランジスタモジュール８，９の端子Ｃ１同士
、Ｃ２Ｅ１同士、Ｅ２同１士をそれぞれ銅バー１０で接
続し、この銅パー１０を介して、端子Ｃ１は平滑コンデ
ンサ１の正端子１ａに接続し、端子Ｅ２は平滑コンデン
サ１の負端子１ｂに接続する。 この接続構成により、第４図に示すようにトランジスタ
６ａ・７ａ、６ｂ・７ｂがそれぞれ並列に接続されてト
ランジスタＵＰ、ＵＮを形成することになる。図中、１
１．１２は銅バー１０に含まれるインダクタンスである
。 次に動作について説明する。不図示の駆動制御回路から
の信号でトランジスタ６ａ・６ｂ、７ａ・７ｂをＯＮ状
態とすると、平滑コンデンサ１からの電流が銅バー１０
を通り、トランジスタ６ａ・６ｂ、７−ａ・７ｂに分流
して出力負荷５に流れる。 この場合、トランジスタ６ａ・６ｂ、７ａ・７ｂに流れ
る電流は、トランジスタの特性を同じとすると、平均し
て流れることが望ましいが、銅バー１０には配線インダ
クタンス１１．１２が含まれているため、電流の立ち上
がりは１次遅れとなり、トランジスタ７ａ・７ｂには遅
れた電流が流れる。 よって、トランジスタ６ａ・６ｂとトランジスタ７ａ・
７ｂに流れる電流は、過渡的にトランジスクロａ・６ｂ
の方へ流れ、一定時間抜平均して流れるようになる。 以上、Ｕ相１相分についての回路構成および動作につい
て説明したが、他の■相、Ｗ相もＵ相と同じ構成および
動作であるから図示説明を省略する。
配線装置の代表的なインバータ回路を示す回路図であり
、図において、１は電源としての平滑コンデンサ、２は
トランジスタＵＰとトランジスタＵＮを直列に接続した
Ｕ相トランジスタ群、３はトランジスタＶＰとトランジ
スタＶＮを直列に接続した■相トランジスタ群、４はト
ランジスタＷＰとトランジスタＷＮを直列に接続したＷ
相トランジスタ群であり、これ等各相トランジスタ婿２
．３．４はそれぞれ平滑コンデンサ１と並列に接続され
てインバータ回路を構成している。５はインバータ回路
の出力負荷である。 第４図は上記Ｕ相トランジスタ群２の実際の配線図を示
すもので、第４図において、６ａ、６ｂ。 ７ａ、７ｂは直列接続されたトランジスタ列であり、ト
ランジスタモジュール８．９を形成している。 第５図はトランジスタモジュール８（トランジスタモジ
ュール９も同じ構成のため図示を省略する）の端子配置
図であり、３つの端子ＣＩ、Ｃ２Ｅｌ、Ｅ２が設けられ
ている。 第６図は第４図に示すＵ相トランジスタ群の実体配置図
であり、トランジスタモジュール８，９の端子Ｃ１同士
、Ｃ２Ｅ１同士、Ｅ２同１士をそれぞれ銅バー１０で接
続し、この銅パー１０を介して、端子Ｃ１は平滑コンデ
ンサ１の正端子１ａに接続し、端子Ｅ２は平滑コンデン
サ１の負端子１ｂに接続する。 この接続構成により、第４図に示すようにトランジスタ
６ａ・７ａ、６ｂ・７ｂがそれぞれ並列に接続されてト
ランジスタＵＰ、ＵＮを形成することになる。図中、１
１．１２は銅バー１０に含まれるインダクタンスである
。 次に動作について説明する。不図示の駆動制御回路から
の信号でトランジスタ６ａ・６ｂ、７ａ・７ｂをＯＮ状
態とすると、平滑コンデンサ１からの電流が銅バー１０
を通り、トランジスタ６ａ・６ｂ、７−ａ・７ｂに分流
して出力負荷５に流れる。 この場合、トランジスタ６ａ・６ｂ、７ａ・７ｂに流れ
る電流は、トランジスタの特性を同じとすると、平均し
て流れることが望ましいが、銅バー１０には配線インダ
クタンス１１．１２が含まれているため、電流の立ち上
がりは１次遅れとなり、トランジスタ７ａ・７ｂには遅
れた電流が流れる。 よって、トランジスタ６ａ・６ｂとトランジスタ７ａ・
７ｂに流れる電流は、過渡的にトランジスクロａ・６ｂ
の方へ流れ、一定時間抜平均して流れるようになる。 以上、Ｕ相１相分についての回路構成および動作につい
て説明したが、他の■相、Ｗ相もＵ相と同じ構成および
動作であるから図示説明を省略する。
従来の配線装置は以上のように構成されているので、電
源としての平滑コンデンサに並列に接続された複数のト
ランジスタには、給電開始後の一定時間内では接続位置
が平滑コンデンサに近いトランジスタに対し、平均値以
上の電流が流れ、この電流がトランジスタの定格電流値
を越えて該トランジスタを破損するという問題点があっ
た。 この発明は上記のような問題点を解消するためになされ
たもので、電源に対し並列接続された複数のトランジス
タのそれぞれに平均して電流が流れるようにした配線装
置を得ることを目的とする。
源としての平滑コンデンサに並列に接続された複数のト
ランジスタには、給電開始後の一定時間内では接続位置
が平滑コンデンサに近いトランジスタに対し、平均値以
上の電流が流れ、この電流がトランジスタの定格電流値
を越えて該トランジスタを破損するという問題点があっ
た。 この発明は上記のような問題点を解消するためになされ
たもので、電源に対し並列接続された複数のトランジス
タのそれぞれに平均して電流が流れるようにした配線装
置を得ることを目的とする。
この発明に係る配線装置は、複数のトランジスタを電源
に対し並列接続する銅バーと並列に、上記各トランジス
タと上記電源との間に同一長さのツイスト電線を接続し
たものである。
に対し並列接続する銅バーと並列に、上記各トランジス
タと上記電源との間に同一長さのツイスト電線を接続し
たものである。
この発明における配線装置は、銅バーと並列に配線イン
ダクタンスが小さなツイスト電線を接続したことにより
、給電開始時の過渡的電流はツイスト電線を介して並列
接続した複数のトランジスタのそれぞれに流れ、分流ア
ンバランスを低減してトランジスタの破損をなくする。
ダクタンスが小さなツイスト電線を接続したことにより
、給電開始時の過渡的電流はツイスト電線を介して並列
接続した複数のトランジスタのそれぞれに流れ、分流ア
ンバランスを低減してトランジスタの破損をなくする。
以下、この発明の一実施例を図について説明する。前記
第４図と同一部分に同一符号を付して重複説明を省略し
た第１図において、１３は平滑コンデンサ１の正端子１
ａとトランジスタモジュール８，９の端子Ｃ１間に銅バ
ー１０と並列接線したツイスト電線、１４は平滑コンデ
ンサ１の負端子１ｂとトランジスタモジュール８．９の
端子Ｅ２間に銅バー１０と並列接続したツイスト電線で
ある。第２図は第１図の実体配置図であり、第１図、第
２図ともＵ相１相分のみ図示し、他の■相Ｗ相は同し構
成であるので省略する。 次に上記実施例の動作について説明する。不図示の駆動
制御回路からの信号でトランジスタ６ａ・６ｂ、７ａ・
７ｂをＯＮ状態とすると、平滑コンデンサｌからの電流
がトランジスタ６ａ・６ｂとトランジスタ７ａ・７ｂに
分流して出力負荷５へ流れる。この時、銅バー１０の配
線インダクタンス１１．１２は、ツイスト電線１３．１
４に含まれるインダクタンスに比べ大きいため、電流は
、はとんどツイスト電線１３．１４へ流れる。 従って、平滑コンデンサｌからトランジスタ６ａ・６ｂ
とトランジスタ７ａ・７ｂまでのツイスト電線１３．１
４の長さを同じにしておけば、ツイスト電線１３．１４
の配線インダクタンスは等しくトランジスタ６ａ・６ｂ
とトランジスタ７ａ・７ｂには同し電流が流れる。 定常状態の直流電流を流すようになると、銅ノへ−１０
の抵抗値と、ツイスト電線１３．１４の抵抗値の比で電
流が流れるが、銅バー１０の抵抗値に比べ、ツイスト電
線１３．１４の抵抗値は大きいため、直流電流はほとん
ど銅バー１０の方に流れる。 なお、上記実施例では、インバータ回路を構成するトラ
ンジスタの分流について説明したが、給電開始から一定
時間内の過渡的な分流改善を必要とする回路であれば、
上記実施例と同様の効果を奏する。 また、上記実施例では、半導体素子としてトランジスタ
を用いた回路について説明したが、トランジスタの代り
にサイリスタ、トライアックなどを用いてもよい。
第４図と同一部分に同一符号を付して重複説明を省略し
た第１図において、１３は平滑コンデンサ１の正端子１
ａとトランジスタモジュール８，９の端子Ｃ１間に銅バ
ー１０と並列接線したツイスト電線、１４は平滑コンデ
ンサ１の負端子１ｂとトランジスタモジュール８．９の
端子Ｅ２間に銅バー１０と並列接続したツイスト電線で
ある。第２図は第１図の実体配置図であり、第１図、第
２図ともＵ相１相分のみ図示し、他の■相Ｗ相は同し構
成であるので省略する。 次に上記実施例の動作について説明する。不図示の駆動
制御回路からの信号でトランジスタ６ａ・６ｂ、７ａ・
７ｂをＯＮ状態とすると、平滑コンデンサｌからの電流
がトランジスタ６ａ・６ｂとトランジスタ７ａ・７ｂに
分流して出力負荷５へ流れる。この時、銅バー１０の配
線インダクタンス１１．１２は、ツイスト電線１３．１
４に含まれるインダクタンスに比べ大きいため、電流は
、はとんどツイスト電線１３．１４へ流れる。 従って、平滑コンデンサｌからトランジスタ６ａ・６ｂ
とトランジスタ７ａ・７ｂまでのツイスト電線１３．１
４の長さを同じにしておけば、ツイスト電線１３．１４
の配線インダクタンスは等しくトランジスタ６ａ・６ｂ
とトランジスタ７ａ・７ｂには同し電流が流れる。 定常状態の直流電流を流すようになると、銅ノへ−１０
の抵抗値と、ツイスト電線１３．１４の抵抗値の比で電
流が流れるが、銅バー１０の抵抗値に比べ、ツイスト電
線１３．１４の抵抗値は大きいため、直流電流はほとん
ど銅バー１０の方に流れる。 なお、上記実施例では、インバータ回路を構成するトラ
ンジスタの分流について説明したが、給電開始から一定
時間内の過渡的な分流改善を必要とする回路であれば、
上記実施例と同様の効果を奏する。 また、上記実施例では、半導体素子としてトランジスタ
を用いた回路について説明したが、トランジスタの代り
にサイリスタ、トライアックなどを用いてもよい。
以上のように、この発明によれば、複数の半導体素子を
電源に対し並列接続する銅バーと並列に、上記各半導体
素子と上記電源との間にインダクタンスの小さな同一長
さのツイスト電線を接続するように構成したので、給電
開始時における過渡的電流はツイスト電線を介して並列
接続した各半導体素子に均一に分流し、分流アンバラン
スを低減して半導体素子の破損を防止できる。この結果
、半導体素子の並列数を増すことができるとともに、半
導体素子の電流定格の選定を改善でき、半導体素子の利
用率を向上できるなどの効果がある。
電源に対し並列接続する銅バーと並列に、上記各半導体
素子と上記電源との間にインダクタンスの小さな同一長
さのツイスト電線を接続するように構成したので、給電
開始時における過渡的電流はツイスト電線を介して並列
接続した各半導体素子に均一に分流し、分流アンバラン
スを低減して半導体素子の破損を防止できる。この結果
、半導体素子の並列数を増すことができるとともに、半
導体素子の電流定格の選定を改善でき、半導体素子の利
用率を向上できるなどの効果がある。
第１図はこの発明の一実施例による配線装置としてのイ
ンバータ回路１相分の回路接続図、第２図は第１図回路
の実体配置図、第３図は従来の配線装置としての一般的
なインバータ回路図、第４図は第３図に示すインバータ
回路１相分の回路接続図、第５図はトランジスタモジュ
ールの端子配置図、第６図はそのトランジスタモジュー
ルを使用した第４図回路の実体配置図である。 １は平滑コンデンサ（電源）、６ａ・６ｂ、７ａ・７ｂ
はトランジスタ（半導体素子）、１０は銅バー １３．
１４はツイスト電線である。 なお、図中、同一符号は同一、または相当部分を示す。 （外２名） 第１図 第３図 第２図 １３．１４：ツイスト電線
ンバータ回路１相分の回路接続図、第２図は第１図回路
の実体配置図、第３図は従来の配線装置としての一般的
なインバータ回路図、第４図は第３図に示すインバータ
回路１相分の回路接続図、第５図はトランジスタモジュ
ールの端子配置図、第６図はそのトランジスタモジュー
ルを使用した第４図回路の実体配置図である。 １は平滑コンデンサ（電源）、６ａ・６ｂ、７ａ・７ｂ
はトランジスタ（半導体素子）、１０は銅バー １３．
１４はツイスト電線である。 なお、図中、同一符号は同一、または相当部分を示す。 （外２名） 第１図 第３図 第２図 １３．１４：ツイスト電線
Claims (1)
- 複数の半導体素子を電源に対し並列接続する銅バーと、
この銅バーと並列に前記各半導体素子と前記電源間に接
続した同一長さのツイスト電線とを備えた配線装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109867A JPH048119A (ja) | 1990-04-25 | 1990-04-25 | 配線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109867A JPH048119A (ja) | 1990-04-25 | 1990-04-25 | 配線装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH048119A true JPH048119A (ja) | 1992-01-13 |
Family
ID=14521211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2109867A Pending JPH048119A (ja) | 1990-04-25 | 1990-04-25 | 配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH048119A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012070485A (ja) * | 2010-09-21 | 2012-04-05 | Denso Corp | 電力変換装置 |
| CN113014116A (zh) * | 2019-12-19 | 2021-06-22 | 庞巴迪运输有限公司 | 在空间上分开的变流器组件的低电感的连接 |
| DE102024208566A1 (de) * | 2024-09-10 | 2026-03-12 | Volkswagen Aktiengesellschaft | Traktionsnetz für ein Elektro- oder Hybridfahrzeug und Verfahren |
-
1990
- 1990-04-25 JP JP2109867A patent/JPH048119A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012070485A (ja) * | 2010-09-21 | 2012-04-05 | Denso Corp | 電力変換装置 |
| CN113014116A (zh) * | 2019-12-19 | 2021-06-22 | 庞巴迪运输有限公司 | 在空间上分开的变流器组件的低电感的连接 |
| EP3840207A1 (de) * | 2019-12-19 | 2021-06-23 | Bombardier Transportation GmbH | Niederinduktives verbinden räumlich getrennter stromrichteranordnungen |
| DE102019220264A1 (de) * | 2019-12-19 | 2021-06-24 | Bombardier Transportation Gmbh | Niederinduktives Verbinden räumlich getrennter Stromrichteranordnungen |
| DE102024208566A1 (de) * | 2024-09-10 | 2026-03-12 | Volkswagen Aktiengesellschaft | Traktionsnetz für ein Elektro- oder Hybridfahrzeug und Verfahren |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2754411B2 (ja) | 電力変換装置のスナバ回路 | |
| US7535737B2 (en) | AC/AC multiple-phase power converter configured to be mounted on a substrate | |
| JPH09219970A (ja) | 半導体電力変換装置 | |
| TWI220573B (en) | Integrated circuit driver having stable bootstrap power supply | |
| US5025360A (en) | Inverter switch with parallel free-wheel diodes | |
| JPH048119A (ja) | 配線装置 | |
| US4617621A (en) | Inverters with reduced distributed inductance | |
| JP3277524B2 (ja) | 半導体スイッチ回路及びインバータ装置 | |
| JPH088394A (ja) | 高速スイッチングデバイスの主回路構成方法 | |
| JP3252603B2 (ja) | インバータの電流制限時損失増加防止方法 | |
| US6157239A (en) | Integrated full bridge circuit with four transistors | |
| JP2000125543A (ja) | サージ電圧抑制手段及び半導体電力変換装置 | |
| JP2743546B2 (ja) | 電圧形インバータ用主回路モジュール | |
| JPH0636591Y2 (ja) | ブリッジ型整流回路装置 | |
| JPS59153476A (ja) | インバ−タ装置 | |
| JPH08205560A (ja) | 電力変換装置 | |
| JPH0650015Y2 (ja) | 電源回路 | |
| US5973472A (en) | Single-phase asynchronous motor with two windings | |
| JPH0698560A (ja) | インバータ装置 | |
| JPH0582143U (ja) | 電流バランスを改善したスイッチング素子の並列接続回路 | |
| JP2000134945A (ja) | 電力変換装置 | |
| JP2709739B2 (ja) | 電力変換装置 | |
| JPS6130970A (ja) | トランジスタインバ−タ | |
| JPS6013278Y2 (ja) | 双対形サイリスタ整流装置 | |
| JPS61167338A (ja) | 急速放電回路 |