JPH0481390B2 - - Google Patents

Info

Publication number
JPH0481390B2
JPH0481390B2 JP60223162A JP22316285A JPH0481390B2 JP H0481390 B2 JPH0481390 B2 JP H0481390B2 JP 60223162 A JP60223162 A JP 60223162A JP 22316285 A JP22316285 A JP 22316285A JP H0481390 B2 JPH0481390 B2 JP H0481390B2
Authority
JP
Japan
Prior art keywords
circuit
emphasis
signal
luminance signal
linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60223162A
Other languages
Japanese (ja)
Other versions
JPS6282787A (en
Inventor
Koichi Kido
Yasutoshi Matsuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP60223162A priority Critical patent/JPS6282787A/en
Priority to US06/915,816 priority patent/US4750037A/en
Priority to DE8686307726T priority patent/DE3679027D1/en
Priority to EP86307726A priority patent/EP0221684B1/en
Priority to DE198686307726T priority patent/DE221684T1/en
Publication of JPS6282787A publication Critical patent/JPS6282787A/en
Publication of JPH0481390B2 publication Critical patent/JPH0481390B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は輝度信号記録再生装置に係り、特にノ
ンリニア・プリエンフアシス回路及びノンリニ
ア・デイエンフアシス回路のうち少なくともいず
れか一方を具備した輝度信号記録再生装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a luminance signal recording and reproducing apparatus, and more particularly to a luminance signal recording and reproducing apparatus equipped with at least one of a nonlinear pre-emphasis circuit and a nonlinear de-emphasis circuit.

従来の技術 従来より、高域周波数のS/N改善のために輝
度信号記録系及び再生系にノンリニア・プリエン
フアシス回路及びノンリニア・デイエンフアシス
回路を各々設けて、記録時は輝度信号にノンリニ
ア・プリエンフアシスを行なつて、その高域周波
数成分を強調して磁気記録媒体に記録し、再生時
は再生輝度信号にノンリニア・プリエンフアシス
特性とは相補的なノンリニア・デイエンフアシス
特性を付与する輝度信号記録再生装置がある。か
かるノンリニア・プリエンフアシス回路及びノン
リニア・デイエンフアシス回路として所謂トラン
スバーサルフイルタ等が用いられている。
Conventional technology Conventionally, in order to improve the S/N of high frequencies, a non-linear pre-emphasis circuit and a non-linear de-emphasis circuit have been provided in the luminance signal recording system and reproduction system, respectively, and non-linear pre-emphasis is performed on the luminance signal during recording. There is a luminance signal recording and reproducing device that emphasizes the high frequency component and records it on a magnetic recording medium, and when reproducing the reproduced luminance signal, imparts a nonlinear de-emphasis characteristic complementary to the nonlinear pre-emphasis characteristic. A so-called transversal filter or the like is used as such a nonlinear pre-emphasis circuit and a non-linear de-emphasis circuit.

上記トランスバーサルフイルタは、遅延回路、
乗算器及び加算器等で構成されており、画面上の
画素情報信号に対し、同じ水平走査線上の少しず
つ位置的に遅れた複数の信号を差し引いたり、又
は加算したりして、1水平走査線内の信号間でプ
リエンフアシス又はデイエンフアシスを行なつて
いた(これを便宜上、「水平エンフアシス」とい
うものとする)。このため、画面水平方向の高周
波数の雑音を低減できるのみであつた。
The above transversal filter is a delay circuit,
It consists of multipliers, adders, etc., and subtracts or adds multiple signals that are slightly delayed positionally on the same horizontal scanning line to the pixel information signal on the screen, and performs one horizontal scanning. Pre-emphasis or de-emphasis was performed between signals within a line (for convenience, this will be referred to as "horizontal emphasis"). Therefore, it was only possible to reduce high frequency noise in the horizontal direction of the screen.

そこで、画面垂直方向の高周波数の雑音を低減
するため、1水平走査期間(1H)遅延する1H遅
延回路及び乗算器及び演算器等で構成されたノン
リニア・プリエンフアシス回路及びノンリニア・
デイエンフアシス回路が設けられた他の輝度信号
記録再生装置が従来より提案されていた(例え
ば、特開昭60−30285号公報)。かかるノンリニ
ア・プリエンフアシス回路及びノンリニア・デイ
エンフアシス回路では、第11図に示す画面上の
P点の信号に対し、同図中P′及びP″点等の1Hの
整数倍前の複数の信号を差し引いたり又は加算し
たりして、画面上の垂直方向上の信号間でプリエ
ンフアシス及びデイエンフアシスを行なつていた
(これを便宜上、「垂直エンフアシス」というもの
とする)。
Therefore, in order to reduce high-frequency noise in the vertical direction of the screen, a 1H delay circuit that delays by one horizontal scanning period (1H), a nonlinear pre-emphasis circuit consisting of a multiplier, an arithmetic unit, etc.
Other luminance signal recording and reproducing devices provided with a de-emphasis circuit have been proposed in the past (for example, Japanese Patent Laid-Open No. 60-30285). Such non-linear pre-emphasis circuits and non-linear de-emphasis circuits subtract multiple signals before integral multiples of 1H, such as points P' and P'' in the figure, from the signal at point P on the screen shown in FIG. or addition, to perform pre-emphasis and de-emphasis between signals in the vertical direction on the screen (for convenience, this will be referred to as "vertical emphasis").

発明が解決しようとする問題点 一般に、VTRのノイズ低減回路はノイズをラ
ンダムノイズと考えて論理的解析が行なわれてい
る。しかしながらVTRにより記録されたビデオ
信号には、画面上横方向、縦方向あるいはフレー
ム方向に強い相関性がある。従つて、ノイズにも
相関性があると考えられる。
Problems to be Solved by the Invention In general, noise reduction circuits for VTRs are logically analyzed by considering the noise to be random noise. However, video signals recorded by a VTR have strong correlations in the horizontal, vertical, or frame directions on the screen. Therefore, it is thought that noise also has a correlation.

このため、上記垂直エンフアシスを行なうと、
前記第11図に示す如く画素間の縦方向の相関性
のため、回路構成上、ノイズが縦方向に並び、視
聴者にあたかも画面に雨がふるような印象を与え
てしまう。また、ふだんからモニタ画面の横引き
ノイズは見慣れているが、縦方向のノイズは目新
しいため目立つてしまう等の問題点があつた。
Therefore, when performing the above vertical emphasis,
As shown in FIG. 11, due to the vertical correlation between pixels, noise is arranged vertically due to the circuit configuration, giving the viewer the impression that rain is falling on the screen. In addition, although we are used to seeing horizontal noise on monitor screens, vertical noise is new and stands out, which is another problem.

そこで、本発明は前記1H遅延回路に代えて、
1水平走査期間よりも一定時間長い第1の遅延時
間と1水平走査期間よりも一定時間短い第2の遅
延時間をその入力信号に別々に付与した後加算す
る構成とされた遅延回路を用い、かつ、非線形回
路を具備して、輝度信号の非直線的なプリエンフ
アシス及びデイエンフアシスを画面垂直方向に対
し所要の角度傾斜した方向に行なうよう構成する
ことにより、上記問題点を解決した輝度信号記録
再生装置を提供することを目的とする。
Therefore, in place of the 1H delay circuit, the present invention provides
Using a delay circuit configured to separately add a first delay time that is longer than one horizontal scanning period and a second delay time that is shorter than one horizontal scanning period by a certain period of time to the input signal, and then add them together, A luminance signal recording and reproducing device which solves the above problems by being equipped with a non-linear circuit and configured to perform non-linear pre-emphasis and de-emphasis of the luminance signal in a direction inclined at a required angle with respect to the vertical direction of the screen. The purpose is to provide

問題点を解決するための手段 本発明になる輝度信号記録再生装置は、遅延回
路及び非線回路を有する巡回形フイルタで構成さ
れたノンリニア・プリエンフアシス回路及びノン
リニア・デイエンフアシス回路のうち少なくとも
いずれか一方を具備した輝度信号記録再生装置で
あつて、遅延回路を1水平走査期間よりもΔt(但
し、Δtは1水平走査期間よりも小なる一定時間)
長い第1の遅延時間と1水平走査期間よりもΔt
短い第2の遅延時間を入力信号に別々に付与した
後加算する構成としている。また、上記第1及び
第2の遅延時間に加えて1水平走査期間に等しい
第3の遅延時間を入力信号に別々に付与した後加
算するよう構成してもよい。
Means for Solving the Problems A luminance signal recording/reproducing device according to the present invention uses at least one of a nonlinear pre-emphasis circuit and a non-linear de-emphasis circuit each configured of a cyclic filter having a delay circuit and a non-linear circuit. A luminance signal recording/reproducing device equipped with a delay circuit at a time Δt shorter than one horizontal scanning period (However, Δt is a fixed time smaller than one horizontal scanning period)
Longer first delay time and Δt than one horizontal scanning period
The configuration is such that a short second delay time is added to the input signals separately and then added. Further, in addition to the first and second delay times, a third delay time equal to one horizontal scanning period may be separately added to the input signal and then added.

作 用 上記遅延回路は、その入力信号に第1の遅延時
間(1H+Δt)、第2の遅延時間(1H−Δt)及び
第3の遅延時間1Hを別々に付与した後加算する
ため、前記1H遅延回路を用いた垂直エンフアシ
スに比べて、そのエンフアシスの方向がΔt分左
右に傾斜する。すなわち、上記遅延回路及び非線
形回路を具備した本発明装置により、画面垂直方
向に対し角度θ(但し、0°≦θ≦90°)傾斜した方
向に輝度信号の非直線的なプリエンフアシス及び
デイエンフアシスが行なわれる。
Function The above delay circuit adds the first delay time (1H + Δt), the second delay time (1H - Δt) and the third delay time 1H to the input signal separately, so that the 1H delay Compared to vertical emphasis using a circuit, the direction of emphasis is tilted left and right by Δt. That is, the apparatus of the present invention equipped with the delay circuit and nonlinear circuit performs nonlinear pre-emphasis and de-emphasis of the luminance signal in a direction inclined at an angle θ (however, 0°≦θ≦90°) with respect to the vertical direction of the screen. It will be done.

これにより、前記ノイズの相関性も画面の縦方
向に対し上記角度θ傾斜した方向に発生して、ノ
イズの相関方向が拡散されて、結局略ノイズ相関
性のない再生画像が得られる。
As a result, the noise correlation also occurs in a direction inclined at the angle θ with respect to the vertical direction of the screen, and the direction of noise correlation is diffused, resulting in a reproduced image having substantially no noise correlation.

実施例 第1図は、本発明になる輝度信号記録再生装置
の第1実施例のブロツク系統図を示す。この第1
実施例は前記ノンリニア・プリエンフアシス回路
及びノンリニア・デイエンフアシス回路の両回路
機能を共用できる構成となつている。この第1実
施例の動作について第2図に示す信号波形図と共
に説明する。まず、ノンリニア・プリエンフアシ
ス回路として動作する場合について説明するに、
入力端子1に入来する第2図Aに示す如き輝度信
号a(説明の便宜上、1垂直走査期間(1V)の信
号として表現した。)は演算器2を通して遅延回
路3に供給される。
Embodiment FIG. 1 shows a block system diagram of a first embodiment of a luminance signal recording/reproducing apparatus according to the present invention. This first
The embodiment has a configuration in which the functions of both the nonlinear pre-emphasis circuit and the non-linear de-emphasis circuit can be shared. The operation of this first embodiment will be explained with reference to the signal waveform diagram shown in FIG. First, to explain the case where it operates as a nonlinear pre-emphasis circuit,
A luminance signal a as shown in FIG. 2A (for convenience of explanation, expressed as a signal of one vertical scanning period (1V)) inputted to an input terminal 1 is supplied to a delay circuit 3 through an arithmetic unit 2.

第3図は第1図図示ブロツク系統中本発明装置
の主要部である遅延回路3の第1実施例の詳細な
ブロツク系統図を示す。ここで、上記演算器2を
通して供給される輝度信号aは遅延線4に供給さ
せる。遅延線4は1水平走査期間tH及び微少時間
Δtからなる(tH−Δt)の遅延時間特性を有して
おり、入来する輝度信号aを上記時間(tH−Δt)
遅延させた後、遅延時間2×Δtを有する遅延線
5及び加算器6の一方の入力端子へ夫々供給す
る。遅延線5は入来する信号を時間2×Δt遅延
させた後、加算器6の他方の入力端子へ供給し、
ここで遅延線4よりの信号と加算する。
FIG. 3 shows a detailed block system diagram of a first embodiment of the delay circuit 3 which is the main part of the apparatus of the present invention in the block system shown in FIG. Here, the luminance signal a supplied through the arithmetic unit 2 is supplied to the delay line 4. The delay line 4 has a delay time characteristic of (t H - Δt) consisting of one horizontal scanning period t H and a minute time Δt, and the incoming luminance signal a is delayed for the above time (t H - Δt).
After the delay, the signal is supplied to one input terminal of a delay line 5 having a delay time of 2×Δt and an adder 6, respectively. The delay line 5 delays the incoming signal by a time of 2×Δt and then supplies it to the other input terminal of the adder 6.
Here, it is added to the signal from delay line 4.

従つて、例えば第4図に示す画面上P1点の信
号は、上記時間(tH−Δt)前のP2点の信号と、
P2点の信号よりもさらに時間2Δt前、すなわち、
上記P1点の信号に対して時間(TH+Δt)前のP3
点の信号とを加算した信号となつている。
Therefore, for example, the signal at one point P on the screen shown in FIG .
A further time 2Δt before the signal at two points P, that is,
P 3 time (T H + Δt) before the signal at P 1 point above
The signal is the sum of the point signal and the point signal.

再び第1図に戻つて説明するに、演算器7は前
記入力端子1よりの輝度信号aから上記加算器6
の出力輝度信号を差し引いて、第2図Bに示す如
き信号bとした後、所定の振幅特性を付与するリ
ミツタ8を介して同図Cに示す如き信号cとし、
係数k1(例えば0.5)を乗ずる係数回路9を介して
演算器2へ供給する。演算器2は入力端子1より
の輝度信号aから上記係数回路9から供給される
信号を差し引いて得た信号を再び遅延回路3に供
給する。
Returning to FIG. 1 again, the arithmetic unit 7 converts the luminance signal a from the input terminal 1 into the adder 6.
The output luminance signal of is subtracted to obtain a signal b as shown in FIG.
It is supplied to the arithmetic unit 2 via a coefficient circuit 9 which multiplies it by a coefficient k 1 (for example, 0.5). The arithmetic unit 2 subtracts the signal supplied from the coefficient circuit 9 from the luminance signal a from the input terminal 1 and supplies the obtained signal to the delay circuit 3 again.

一方、係数回路10は前記リミツタ8の出力信
号cに係数k2(例えば、0.65)を乗じて加算器1
1へ供給し、ここで前記入力端子1よりの輝度信
号aと加算して得た第2図Dに示す如き信号dを
出力端子12へ出力する。
On the other hand, the coefficient circuit 10 multiplies the output signal c of the limiter 8 by a coefficient k 2 (for example, 0.65) and outputs the result to the adder 1.
1, and a signal d as shown in FIG. 2D obtained by adding the luminance signal a from the input terminal 1 is outputted to the output terminal 12.

この出力端子12へ出力される輝度信号dは、
前記第4図に示す画面上の例えば画面最上部の水
平走査線から数えてn番目の水平走査線上のP1
点の信号に対して、その1H前の(n−1)番目
の水平走査線上の信号中、前記時間(tH−Δt)前
のP2点及び時間(tH+Δt)前のP3点の夫々の信
号を少しずつ加算し、さらに、2H前の(n−2)
番目の水平走査線上の信号中では、P4,P5及び
P6点の信号を少しずつ加算し、同様に、3H,
4H,…,nH前の水平走査線上の所定の点の信号
を少しずつ加算して得た信号である。このように
して、画面の垂直方向及び斜め方向の空間周波数
の高域成分が低域成分に比しレベル増強されたノ
ンリニア・プリエンフアシス特性が前記入力端子
1に入来する輝度信号aに付与された輝度信号d
が得られる。ところで、同じフイールドの相隣る
2本の水平走査線の画面上での垂直方向の距離
(間隔)だけ水平方向に走査するのに要する時間
は180nsであり、1H(=63.5μs)に比し僅かな時
間である。ここで、前記微小時間Δtを例えば
200nsに設定すると、第4図図示の画面垂直方向
に対するノンリニア・プリエンフアシスの行なわ
れる傾斜角度θは50°程度となる。
The luminance signal d output to this output terminal 12 is
For example, P 1 on the n-th horizontal scanning line counting from the horizontal scanning line at the top of the screen on the screen shown in FIG.
For the signal at the point, in the signal on the (n-1)th horizontal scanning line 1H before, P 2 points before the time (t H - Δt) and P 3 points before the time (t H +Δt) Add each signal little by little, and then add (n-2) signals 2H before
In the signal on the th horizontal scanning line, P 4 , P 5 and
Add the signals of 6 points P little by little, and in the same way, 3H,
This is a signal obtained by adding little by little the signals at a predetermined point on the horizontal scanning line 4H, ..., nH before. In this way, a nonlinear pre-emphasis characteristic in which the high-frequency components of spatial frequencies in the vertical and diagonal directions of the screen are enhanced in level compared to the low-frequency components is imparted to the luminance signal a input to the input terminal 1. luminance signal d
is obtained. By the way, the time required to horizontally scan two adjacent horizontal scanning lines of the same field by the vertical distance (interval) on the screen is 180ns, which is compared to 1H (=63.5μs). It's a short amount of time. Here, the minute time Δt is, for example,
When set to 200 ns, the inclination angle θ at which nonlinear pre-emphasis is performed with respect to the vertical direction of the screen shown in FIG. 4 becomes about 50°.

次に、第1図図示ブロツク系統がノンリニア・
デイエンフアシス回路として動作する場合につき
説明するに、上記リミツタ8の出力信号cは係数
k2/(k2+1)(例えば、0.65/(0.65+1)≒
0.394)を乗ずる係数回路13を介して演算器1
4に供給される。演算器14は、入力端子1より
入来する前記輝度信号aから係数回路13の出力
信号を差し引いて得た第2図Eに示す如き輝度信
号eを出力端子15へ出力する。
Next, the block system shown in Figure 1 is non-linear.
To explain the case where it operates as a de-emphasis circuit, the output signal c of the limiter 8 has a coefficient
k 2 / (k 2 + 1) (for example, 0.65 / (0.65 + 1) ≒
0.394) via the coefficient circuit 13
4. The arithmetic unit 14 subtracts the output signal of the coefficient circuit 13 from the luminance signal a input from the input terminal 1, and outputs a luminance signal e as shown in FIG. 2E to the output terminal 15.

この出力端子15へ出力される輝度信号eは、
前記と同様に、その1H,2H,…,nH前の水平
走査線上の所定の信号を少しずつ減算して得た信
号である。このようにして、画面の垂直方向及び
斜め方向の空間周波数の高域成分が低域成分に比
しレベル減衰されたノンリニア・デイエンフアシ
ス特性を有する輝度信号eが得られる。
The luminance signal e output to this output terminal 15 is
Similar to the above, this is a signal obtained by little by little subtracting a predetermined signal on the horizontal scanning line 1H, 2H, . . . , nH before that. In this way, a luminance signal e having a nonlinear de-emphasis characteristic in which high-frequency components of spatial frequencies in the vertical and diagonal directions of the screen are attenuated in level compared to low-frequency components is obtained.

上記輝度信号d及びeは第2図に示す如く互い
に相補的な特性を有している。従つて、再生時に
第1図において、入力端子1にノンリニア・プリ
エンフアシス特性が付与された輝度信号dを供給
すると、出力端子15より、ノンリニア・デイエ
ンフアシス特性が付与されて、元の特性に再現さ
れた第2図Aに示す如き輝度信号aが得られる。
このようにして、本発明装置により、前記第4図
に示すn番目の水平走査線上のP1点の信号は、
同図中、P2〜P6点等に示す如き1Hの整数倍前の
水平走査線上の所定の点の信号と夫々加算又は減
算されるノンリニア・プリエンフアシスとノンリ
ニア・デイエンフアシスを行なわれる(以下、こ
れを便宜上、「ノンリニア拡散垂直エンフアシス」
というものとする)。これにより、第4図に示す
如く情報の流れが拡散され、前記第11図に示す
如きノイズの縦方向の相関性が軽減される。
The luminance signals d and e have mutually complementary characteristics as shown in FIG. Therefore, when the luminance signal d with non-linear pre-emphasis characteristics is applied to the input terminal 1 in FIG. 1 during reproduction, the non-linear de-emphasis characteristics are applied from the output terminal 15, and the original characteristics are reproduced. A luminance signal a as shown in FIG. 2A is obtained.
In this way, the signal at point P on the n-th horizontal scanning line shown in FIG.
In the figure, non-linear pre-emphasis and non-linear de-emphasis are performed, which are added or subtracted from the signal at a predetermined point on the horizontal scanning line that is an integer multiple of 1H, such as points P 2 to P 6 (hereinafter referred to as For convenience, "Nonlinear Diffusion Vertical Emphasis"
). As a result, the flow of information is diffused as shown in FIG. 4, and the vertical correlation of noise as shown in FIG. 11 is reduced.

また、上記ノンリニア拡散垂直エンフアシスを
行なうと、例えば前記(n−2)番目の水平走査
線上のP5点の信号は、その画面垂直方向2H後の
P1点の信号に影響が与えられる如く、例えばn
ライン目の情報は(n+2),(n+4),…等の
ライン目に効果が表われるので、上記のノンリニ
ア・プリエンフアシス及びノンリニア・デイエン
フアシスをオープンループの回路構成としたとき
の相補性の悪さにも効果がある。
Furthermore, when the non-linear diffusion vertical emphasis is performed, for example, the signal at point P5 on the (n-2)th horizontal scanning line will be 2H later in the vertical direction of the screen.
For example, n
Since the information on the line has an effect on lines such as (n+2), (n+4), etc., it is also possible to avoid poor complementarity when the above-mentioned nonlinear pre-emphasis and non-linear de-emphasis are configured in an open-loop circuit configuration. effective.

また上記ノンリニア拡散垂直エンフアシスによ
るS/Nの改善効果は前記係数k1及びk2の如きエ
ンフアシスの設定定数が同一である限り前記垂直
エンフアシスと同一である。しかしながら、実際
にノンリニア拡散垂直エンフアシスを行なつた画
面はノイズが目立たず視覚的にすばらしくS/N
が良く、今まで見たことのない印象の画面となつ
た。すなわち、ノンリニア拡散垂直エンフアシス
は視覚的又はデータ的にノイズを低減し、S/N
を向上させるのに非常に有効な手段と言える。
Further, the S/N improvement effect of the nonlinear diffusion vertical emphasis is the same as that of the vertical emphasis as long as the setting constants of the emphasis such as the coefficients k 1 and k 2 are the same. However, the screen on which non-linear diffusion vertical emphasis was actually applied had no noticeable noise and the S/N was visually excellent.
It was a very impressive screen that I had never seen before. That is, non-linear diffusion vertical emphasis reduces noise visually or data and improves S/N.
It can be said to be a very effective means of improving.

第5図は第1図図示ブロツク系統中遅延回路3
の第2実施例の詳細なブロツク系統図を示す。同
図中、遅延線16は前記遅延線4と同様に(tH−
Δt)の遅延時間特性を有し、また、1H遅延線1
7はtHの遅延時間特性を有し、さらに遅延線18
は前記遅延線5と同様に2×Δtの遅延時間特性
を有している。ここで、遅延線16は入来する前
記輝度信号aを時間(tH−Δt)遅延させた後、遅
延線18及び加算器19へ夫々供給する。遅延線
18は入来する信号を時間2×Δt遅延させた後、
加算器19へ出力する。一方、1H遅延線17は
入来する上記輝度信号aを時間tH遅延させた後、
加算器19へ出力する。加算器19は入来する上
記の3入力信号を夫々加算出力する。上記加算器
19の出力信号は、前記加算器6の出力信号に
1H遅延線17の出力信号を加えた信号であるた
め、この出力加算信号を第1図に示す演算器7に
供給して、前記と同様にノンリニア・プリエンフ
アシス及びノンリニア・デイエンフアシスを行な
うと、その再生画面は第6図に示す如く、前記第
4図に示すノンリニア拡散垂直エンフアシスによ
る画面に、更に前記第11図に示した垂直エンフ
アシスによる画面を加えたような再生画面とな
る。このようにして、前記ノイズの相関性が複雑
に拡散された再生画面が得られる。
Figure 5 shows the delay circuit 3 in the block system shown in Figure 1.
2 shows a detailed block system diagram of the second embodiment of the invention. In the figure, the delay line 16 is similar to the delay line 4 (t H −
Δt), and has a delay time characteristic of 1H delay line 1
7 has a delay time characteristic of t H , and the delay line 18
has a delay time characteristic of 2×Δt similarly to the delay line 5. Here, the delay line 16 delays the incoming luminance signal a by a time (t H -Δt) and then supplies the signal to a delay line 18 and an adder 19, respectively. The delay line 18 delays the incoming signal by a time of 2×Δt, and then
Output to adder 19. On the other hand, the 1H delay line 17 delays the incoming luminance signal a by a time tH , and then
Output to adder 19. The adder 19 adds and outputs the three input signals mentioned above. The output signal of the adder 19 is the output signal of the adder 6.
Since this is a signal obtained by adding the output signal of the 1H delay line 17, if this output addition signal is supplied to the arithmetic unit 7 shown in FIG. The screen, as shown in FIG. 6, is a reproduced screen that is the same as the nonlinear diffusion vertical emphasis screen shown in FIG. 4 and the vertical emphasis screen shown in FIG. 11. In this way, a reproduced screen in which the correlation of the noises is diffused in a complicated manner can be obtained.

次に本発明装置の第2〜第5実施例を第7図〜
第10図と共に説明する。これらの実施例は前記
本発明装置の第1実施例と同様に、前記ノンリニ
ア・プリエンフアシス回路及びノンリニア・デイ
エンフアシス回路の両回路機能を共用できる構成
となつており、その主要部である遅延回路3の構
成を前記第3図及び第5図に示す如き構成とする
ことにより、前記第4図及び第6図に示す如き拡
散垂直エンフアシスが行なわれた再生画面を得る
ことができる。なお、第7図〜第10図中第1図
と同一構成部分には同一の符号を付しその説明を
適宜省略する。
Next, the second to fifth embodiments of the device of the present invention are shown in Figs.
This will be explained with reference to FIG. Similar to the first embodiment of the device of the present invention, these embodiments have a configuration in which the circuit functions of the nonlinear pre-emphasis circuit and the non-linear de-emphasis circuit can be shared, and the delay circuit 3 which is the main part thereof By using the configuration as shown in FIGS. 3 and 5, it is possible to obtain a reproduced screen in which diffused vertical emphasis is applied as shown in FIGS. 4 and 6. In FIGS. 7 to 10, the same components as those in FIG. 1 are denoted by the same reference numerals, and the explanation thereof will be omitted as appropriate.

第7図及び第8図は夫々本発明装置の第2及び
第3実施例のブロツク系統図を示す。この第2及
び第3実施例は前記ノンリニア・プリエンフアシ
ス回路及びノンリニア・デイエンフアシス回路の
一方を任意に選択する切換スイツチ20を設けた
点に特徴を有する。従つて、回路の大部分はノン
リニア・プリエンフアシス回路とノンリニア・デ
イエンフアシス回路に共用できる。
FIGS. 7 and 8 show block diagrams of second and third embodiments of the apparatus of the present invention, respectively. The second and third embodiments are characterized in that they are provided with a changeover switch 20 for arbitrarily selecting one of the nonlinear pre-emphasis circuit and the non-linear de-emphasis circuit. Therefore, most of the circuitry can be shared by the nonlinear pre-emphasis circuit and the nonlinear de-emphasis circuit.

いま、第7図図示ブロツク系統をノンリニア・
プリエンフアシス回路として動作させる場合、上
記切換スイツチ20を端子20a側に接続する。
ここで、入力端子21に入来する入力輝度信号は
演算器22及び遅延回路3を介して演算器23へ
供給される。演算器23は上記入力輝度信号から
上記遅延回路3の出力信号を差し引いて得た信号
をリミツタ24を介して振幅制限した後、係数
k3,k4を夫々乗ずる係数回路25及び26を並列
に介して切換スイツチ20の端子20a及び20
bに夫々供給する。上記切換スイツチ20は端子
20a側に接続されているので、係数回路25の
出力信号が切換スイツチ20の端子20aを介し
て演算器22へ供給される。演算器22は上記入
力輝度信号から上記係数回路25の出力信号を差
し引いて得た信号を再び遅延回路3へ供給する。
Now, we will convert the block system shown in Figure 7 into a non-linear
When operating as a pre-emphasis circuit, the changeover switch 20 is connected to the terminal 20a side.
Here, the input luminance signal that enters the input terminal 21 is supplied to the arithmetic unit 23 via the arithmetic unit 22 and the delay circuit 3. The arithmetic unit 23 limits the amplitude of the signal obtained by subtracting the output signal of the delay circuit 3 from the input luminance signal via the limiter 24, and then calculates the coefficient
The terminals 20a and 20 of the changeover switch 20 are connected in parallel through coefficient circuits 25 and 26 that multiply k 3 and k 4 , respectively.
b. Since the changeover switch 20 is connected to the terminal 20a side, the output signal of the coefficient circuit 25 is supplied to the arithmetic unit 22 via the terminal 20a of the changeover switch 20. The arithmetic unit 22 subtracts the output signal of the coefficient circuit 25 from the input luminance signal and supplies the obtained signal to the delay circuit 3 again.

一方、係数回路27はリミツタ24の出力信号
に係数k5を乗算して得た信号を加算器28に供給
し、ここで上記入力輝度信号と加算し、出力端子
29へ出力する。
On the other hand, the coefficient circuit 27 multiplies the output signal of the limiter 24 by a coefficient k 5 and supplies the obtained signal to the adder 28 , where it is added to the input luminance signal and outputted to the output terminal 29 .

次に上記第2実施例をノンリニア・デイエンフ
アシス回路として動作させる場合、上記切換スイ
ツチ20を端子20b側に接続する。これによ
り、前記演算器22は端子21に供給される入力
再生輝度信号から係数回路26の出力信号を差し
引いて得た信号を前記遅延回路3に供給する。こ
の場合、係数回路27の出力信号は演算器30へ
供給され、こで上記入力再生輝度信号と夫々減算
された後、出力端子31へ出力される。
Next, when operating the second embodiment as a nonlinear de-emphasis circuit, the changeover switch 20 is connected to the terminal 20b side. Thereby, the arithmetic unit 22 supplies a signal obtained by subtracting the output signal of the coefficient circuit 26 from the input reproduced luminance signal supplied to the terminal 21 to the delay circuit 3. In this case, the output signal of the coefficient circuit 27 is supplied to the arithmetic unit 30, where it is subtracted from the input reproduced luminance signal, and then output to the output terminal 31.

上記の如く、出力端子29及び31から、ノン
リニア・プリエンフアシス特性が付与された輝度
信号及びノンリニア・デイエンフアシス特性が付
与された再生輝度信号が夫々得らる。
As described above, the output terminals 29 and 31 provide a luminance signal with non-linear pre-emphasis characteristics and a reproduced luminance signal with non-linear de-emphasis characteristics, respectively.

次に、第3実施例について説明するに、第8図
中、上記第7図と同一構成部分には同一の符号を
付し、その説明を適宜省略する。なお、リミツタ
24aは前記リミツタ24と同一の機能を有す
る。この第3実施例は第2実施例に比べて、前記
係数回路25,26及び27を係数k6,k7及びk8
を夫々有する係数回路32,33及び34とし、
さらに、前記演算器23と加算器28との間にリ
ミツタ24bと係数k9を有する係数回路35を新
たに設けて、加算器28が入力輝度信号と係数回
路35の出力信号とを加算するよう構成している
点において異なる。
Next, a third embodiment will be described. In FIG. 8, the same components as those in FIG. Note that the limiter 24a has the same function as the limiter 24 described above. This third embodiment is different from the second embodiment in that the coefficient circuits 25, 26 and 27 are replaced by coefficients k 6 , k 7 and k 8 .
As coefficient circuits 32, 33 and 34 having respectively
Furthermore, a limiter 24b and a coefficient circuit 35 having a coefficient k9 are newly provided between the arithmetic unit 23 and the adder 28, so that the adder 28 adds the input luminance signal and the output signal of the coefficient circuit 35. They differ in their composition.

すなわち、上記第3実施例がノンリニア・プリ
エンフアシス回路として動作する場合、演算器2
3の出力信号は係数回路32及び切換スイツチ2
0の端子20aを介して演算器22へ供給される
一方、リミツタ24b及び係数回路35を介して
加算器28へ供給されて、ここで入力輝度信号と
加算された後、ノンリニア・プリエンフアシス特
性が付与された輝度信号として出力端子29へ出
力される。次に、上記第3実施例がノンリニア・
デイエンフアシス回路として動作する場合、演算
器23の出力信号はリミツタ24a、係数回路3
3及び切換スイツチ20の端子20bを介して演
算器22へ供給される一方、リミツタ24a及び
係数回路34を介して演算器30に供給され、こ
こで入力再生輝度信号と夫々減算が行なわれた
後、ノンリニア・デイエンフアシス特性が付与さ
れた再生輝度信号として出力端子31へ出力され
る。
That is, when the third embodiment operates as a nonlinear pre-emphasis circuit, the arithmetic unit 2
The output signal of 3 is the coefficient circuit 32 and the changeover switch 2.
The signal is supplied to the arithmetic unit 22 through the terminal 20a of 0, and is also supplied to the adder 28 through the limiter 24b and the coefficient circuit 35, where it is added with the input luminance signal, and then non-linear pre-emphasis characteristics are imparted thereto. The brightness signal is output to the output terminal 29 as a luminance signal. Next, the third embodiment described above is non-linear.
When operating as a de-emphasis circuit, the output signal of the arithmetic unit 23 is sent to the limiter 24a and the coefficient circuit 3.
3 and the terminal 20b of the changeover switch 20, and is also supplied to the calculator 30 via the limiter 24a and the coefficient circuit 34, where it is subtracted from the input reproduced luminance signal. , is outputted to the output terminal 31 as a reproduced luminance signal imparted with non-linear de-emphasis characteristics.

第9図及び第10図は夫々本発明装置の第4及
び第5実施例のブロツク系統図を示す。この第4
及び第5実施例は前記ノンリニア・プリエンフア
シス回路及びノンリニア・デイエンフアシス回路
としての機能切換用開閉成スイツチ(以下、「ス
イツチ」と称す。)36を設けたことに特徴を有
し、前記第2及び第3実施例に比べてスイツチの
接点数が少なく簡素な構成となつている。
FIGS. 9 and 10 show block diagrams of fourth and fifth embodiments of the apparatus of the present invention, respectively. This fourth
The fifth embodiment is characterized in that a switch (hereinafter referred to as "switch") 36 for switching functions as the non-linear pre-emphasis circuit and the non-linear de-emphasis circuit is provided, Compared to the third embodiment, the switch has fewer contact points and has a simpler configuration.

いま、第9図図示ブロツク系統をノンリニア・
プリエンフアシス回路として動作させる場合、上
記スイツチ36をオンとする。ここで、入力端子
37に入来する入力輝度信号は加算器38及び演
算器39を通して前記遅延回路3に供給され、前
記の如く1H及びその近傍の所定時間遅延された
後演算器40に供給される。演算器40は、加算
器38の出力信号から遅延回路3の出力信号を差
し引いて得た信号をリミツタ41を介して振幅制
限した後、係数k10を乗ずる係数回路42を介し
て演算器39に供給する。演算器39は加算器3
8の出力信号から上記係数回路42の出力信号を
差し引いて得た信号を再び遅延回路3に供給す
る。一方、上記リミツタ41の出力信号は係数
k11を乗ずる係数回路43及びスイツチ36を
夫々介して加算器38に供給される。加算器38
は前記入力輝度信号と上記係数回路43の出力信
号とを加算して得た加算出力信号を再び演算器3
9及び40に夫々供給すると共に、出力端子44
へ出力する。このようにして、ノンリニア・プリ
エンフアシスが行なわれた輝度信号が出力端子4
4より得られる。
Now, we will convert the block system shown in Figure 9 into a non-linear
When operating as a pre-emphasis circuit, the switch 36 is turned on. Here, the input luminance signal that enters the input terminal 37 is supplied to the delay circuit 3 through the adder 38 and the arithmetic unit 39, and after being delayed for a predetermined time at 1H and its vicinity as described above, is supplied to the arithmetic unit 40. Ru. The arithmetic unit 40 limits the amplitude of a signal obtained by subtracting the output signal of the delay circuit 3 from the output signal of the adder 38 via a limiter 41, and then sends the signal to the arithmetic unit 39 via a coefficient circuit 42 that multiplies it by a coefficient k10 . supply Arithmetic unit 39 is adder 3
A signal obtained by subtracting the output signal of the coefficient circuit 42 from the output signal of 8 is supplied to the delay circuit 3 again. On the other hand, the output signal of the limiter 41 has a coefficient
The signal is supplied to an adder 38 via a coefficient circuit 43 for multiplying by k 11 and a switch 36, respectively. Adder 38
The addition output signal obtained by adding the input luminance signal and the output signal of the coefficient circuit 43 is sent to the arithmetic unit 3 again.
9 and 40 respectively, and the output terminal 44
Output to. In this way, the luminance signal subjected to non-linear pre-emphasis is transmitted to the output terminal 4.
Obtained from 4.

次に、第4実施例をノンリニア・デイエンフア
シス回路として動作される場合は、上記スイツチ
36をオフとし、これにより、加算器38は上記
のような加算動作を行なわない。この場合、入力
端子37に入来する入力再生輝度信号は加算器3
8を通して演算器39,40及び45に夫々供給
される。演算器45は、入力再生輝度信号から係
数回路43の出力信号を差し引いて得た信号を出
力端子46に出力する。このようにして、ノンリ
ニア・デイエンフアシスが行なわれた再生輝度信
号が出力端子46より得られる。
Next, when the fourth embodiment is operated as a nonlinear de-emphasis circuit, the switch 36 is turned off, and the adder 38 does not perform the addition operation as described above. In this case, the input reproduced luminance signal entering the input terminal 37 is input to the adder 3
8 to computing units 39, 40 and 45, respectively. Arithmetic unit 45 outputs a signal obtained by subtracting the output signal of coefficient circuit 43 from the input reproduced luminance signal to output terminal 46 . In this way, a reproduced luminance signal subjected to non-linear de-emphasis is obtained from the output terminal 46.

次に第5実施例について説明するに、第10図
中上記第9図と同一構成部分には同一の符号を付
し、その説明を適宜省略する。この第5実施例は
第4実施例において使用した係数回路43に代え
て係数k12を乗ずる係数回路47を用い、更に、
係数回路42をリミツタ41から演算器39へ帰
還ループに設けず、演算器40と上記リミツタ4
1との間に配置したことに特徴を有する。ここ
で、演算器40の出力信号は、係数回路42及び
リミツタ41を直列に介して演算器39に供給さ
れる一方、係数回路42、リミツタ41及び係数
回路47を直列に介して演算器45に供給され
る。上記係数回路45の乗ずる係数はk12=k11/
k10なので、係数回路47出力信号は演算器40
の出力信号をk10×k12=k11倍した信号となり、
結局、第5実施例の機能は前記第4実施例と同一
となる。
Next, the fifth embodiment will be described. In FIG. 10, the same components as those in FIG. This fifth embodiment uses a coefficient circuit 47 for multiplying by a coefficient k 12 in place of the coefficient circuit 43 used in the fourth embodiment, and furthermore,
The coefficient circuit 42 is not provided in the feedback loop from the limiter 41 to the arithmetic unit 39, and the arithmetic unit 40 and the limiter 4
It is characterized by being placed between 1 and 1. Here, the output signal of the arithmetic unit 40 is supplied to the arithmetic unit 39 via the coefficient circuit 42 and the limiter 41 in series, and to the arithmetic unit 45 via the coefficient circuit 42, the limiter 41, and the coefficient circuit 47 in series. Supplied. The coefficient multiplied by the coefficient circuit 45 is k 12 = k 11 /
Since k 10 , the output signal of the coefficient circuit 47 is sent to the arithmetic unit 40.
The output signal is multiplied by k 10 × k 12 = k 11 , and
In the end, the functions of the fifth embodiment are the same as those of the fourth embodiment.

なお、前記遅延回路3の構成は前記第3図及び
第5図図示の構成に限定されるものではなく、ま
た、本発明装置の構成も上記第1実施例〜第5実
施例に限定されず、係数回路、演算器及び加算器
の組合せを代えることにより種々の構成をとりう
る。従つて、上記の本発明装置の実施例では、拡
散の方向が左、右であるが、前記角度θは0°〜
90°の範囲で任意でよく、また前記第6図に示す
如き左右方向+縦方向の組合せ、縦方向+左右方
向どちらか一方向の組合せ等の構成も可能であ
る。
Note that the configuration of the delay circuit 3 is not limited to the configuration shown in FIGS. 3 and 5, and the configuration of the device of the present invention is not limited to the first to fifth embodiments. , various configurations can be achieved by changing the combinations of coefficient circuits, arithmetic units, and adders. Therefore, in the embodiment of the device of the present invention described above, the directions of diffusion are left and right, but the angle θ is between 0° and
Any angle within the range of 90° may be used, and configurations such as a combination of the horizontal direction and the vertical direction, a combination of the vertical direction and any one of the left and right directions as shown in FIG. 6 are also possible.

また、上記リミツタ8,24,24a,24b
及び41は夫々他の非線形回路でもよい。また、
ノンリニア・プリエンフアシス回路とノンリニ
ア・デイエンフアシス回路のいずれか一方のみを
備えたVTRにおいては、ビデオ信号(すなわち、
輝度信号)の振幅はそれほど強調されて記録再生
されないから、ノンリニア・プリエンフアシス回
路を有しない既存のVTRにより記録された磁気
テープから再生したビデオ信号を、ノンリニア・
デイエンフアシス回路を通しても実用上殆ど問題
なく原信号波形に復元することができ、他方、ビ
デオ信号がノンリニア・プリエンフアシス回路を
通して記録された磁気テープを、ノンリニア・デ
イエンフアシス回路を有しない既存のVTRで再
生した場合にも、実用上殆ど問題なく原信号を再
生することができるという特長がある。従つて、
記録系だけにノンリニア・プリエンフアシス回路
を設けるか、再生系だけにノンリニア・デイエン
フアシス回路を設けるよう構成してもよい。
In addition, the limiters 8, 24, 24a, 24b
and 41 may be other nonlinear circuits. Also,
In a VTR equipped with only either a nonlinear pre-emphasis circuit or a non-linear de-emphasis circuit, the video signal (i.e.
Since the amplitude of the luminance signal (luminance signal) is not so emphasized during recording and playback, the video signal played back from the magnetic tape recorded by the existing VTR, which does not have a non-linear pre-emphasis circuit, is
Even through a de-emphasis circuit, the original signal waveform can be restored with virtually no problems; on the other hand, when a magnetic tape on which a video signal has been recorded through a non-linear pre-emphasis circuit is played back on an existing VTR that does not have a non-linear de-emphasis circuit. It also has the advantage of being able to reproduce the original signal with almost no practical problems. Therefore,
A non-linear pre-emphasis circuit may be provided only in the recording system, or a non-linear de-emphasis circuit may be provided only in the reproduction system.

発明の効果 上述の如く、本発明によれば、ノンリニア拡散
垂直エンフアシスを行なつているので、次のよう
な数々の特長を有するものである。
Effects of the Invention As described above, according to the present invention, since nonlinear diffusion vertical emphasis is performed, the present invention has the following numerous features.

前記従来の垂直エンフアシスによる再生画面
上縦方向のノイズを低減でき、かつ、ノイズの
横及び縦方向の相関性が拡散されるため、視覚
的にS/Nを大幅に向上することができる。
Since noise in the vertical direction on the playback screen due to the conventional vertical emphasis can be reduced, and the correlation between the noise in the horizontal and vertical directions is diffused, the S/N ratio can be visually significantly improved.

ノンリニア・プリエンフアシス回路及びノン
リニア・デイエンフアシス回路のうち少なくと
もいずれか一方を具備するよう構成したので、
輝度信号の振幅に応じてプリエンフアシス量や
デイエンフアシス量を変化させることにより、
輝度信号に非直線的なプリエンフアシスあるい
はデイエンフアシスを行なうことができ、よつ
て、既存のVTRとの互換性を保ちつつ再生輝
度信号のS/N改善効果が得られる。
Since it is configured to include at least one of a nonlinear pre-emphasis circuit and a non-linear de-emphasis circuit,
By changing the amount of pre-emphasis and de-emphasis according to the amplitude of the luminance signal,
Non-linear pre-emphasis or de-emphasis can be performed on the luminance signal, and therefore an effect of improving the S/N of the reproduced luminance signal can be obtained while maintaining compatibility with existing VTRs.

以上により、記録再生系を通すことによる画
質の劣化がなく、かつ、視覚的にも良好な再生
輝度信号が得られる。
As described above, it is possible to obtain a reproduced luminance signal that does not deteriorate in image quality due to passing through the recording/reproducing system and is visually good.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明になる輝度信号記録再生装置の
第1実施例を示すブロツク系統図、第2図は第1
図図示ブロツク系統の動作説明用信号波形図、第
3図及び第5図は夫々本発明装置の主要部になる
遅延部の第1及び第2実施例を示すブロツク系統
図、第4図及び第6図は夫々本発明装置によるノ
ンリニア拡散垂直エンフアシスの方法の一例を示
す図、第7図〜第10図は各々本発明装置の第2
実施例〜第5実施例を示すブロツク系統図、第1
1図は従来の垂直エンフアシスの方法の一例を示
す図である。 1,21,37……輝度信号又は再生輝度信号
入力端子、2,7,14,22,23,30,3
9,40,45……演算器、3……遅延回路、
4,5,16,18……遅延線、6,11,1
9,28,38……加算器、8,24,24a,
24b,41……リミツタ、9,10,13,2
5〜27,32〜35,42,43,47……係
数回路、12,29,44……輝度信号出力端
子、15,31,46……再生輝度信号出力端
子、17……1H遅延線、20……切換スイツチ、
36……開閉成スイツチ。
FIG. 1 is a block system diagram showing a first embodiment of the luminance signal recording/reproducing device according to the present invention, and FIG.
FIGS. 3 and 5 are signal waveform diagrams for explaining the operation of the illustrated block system, and FIGS. 6 is a diagram showing an example of the nonlinear diffusion vertical emphasis method using the apparatus of the present invention, and FIGS.
Block system diagram showing examples to fifth examples, first
FIG. 1 is a diagram showing an example of a conventional vertical emphasis method. 1, 21, 37... Brightness signal or reproduced brightness signal input terminal, 2, 7, 14, 22, 23, 30, 3
9, 40, 45... Arithmetic unit, 3... Delay circuit,
4, 5, 16, 18...delay line, 6, 11, 1
9, 28, 38...adder, 8, 24, 24a,
24b, 41...Limitsuta, 9, 10, 13, 2
5-27, 32-35, 42, 43, 47... Coefficient circuit, 12, 29, 44... Luminance signal output terminal, 15, 31, 46... Reproduction luminance signal output terminal, 17... 1H delay line, 20...changeover switch,
36... Open/close switch.

Claims (1)

【特許請求の範囲】 1 遅延回路及び非線形回路を有する巡回形フイ
ルタで構成されたノンリニア・プリエンフアシス
回路及びノンリニア・デイエンフアシス回路のう
ち少なくともいずれか一方を具備した輝度信号記
録再生装置であつて、該遅延回路を1水平走査期
間よりもΔt(但し、Δtは1水平走査期間よりも小
なる一定時間)長い第1の遅延時間と1水平走査
期間よりもΔt短い第2の遅延時間を入力信号に
別々に付与した後加算する構成としたことを特徴
とする輝度信号記録再生装置。 2 遅延回路及び非線形回路を有する巡回形フイ
ルタで構成されたノンリニア・プリエンフアシス
回路及びノンリニア・デイエンフアシス回路のう
ち少なくともいずれか一方を具備した輝度信号記
録再生装置であつて、該遅延回路を1水平走査期
間よりもΔt(但し、Δtは1水平走査期間よりも小
なる一定時間)長い第1の遅延時間と1水平走査
期間よりもΔt短い第2の遅延時間と1水平走査
期間に等しい第3の遅延時間とを入力信号に別々
に付与した後加算する構成としたことを特徴とす
る輝度信号記録再生装置。
[Scope of Claims] 1. A luminance signal recording and reproducing device comprising at least one of a non-linear pre-emphasis circuit and a non-linear de-emphasis circuit configured of a cyclic filter having a delay circuit and a non-linear circuit, the device comprising: The circuit has a first delay time that is longer than one horizontal scanning period by Δt (however, Δt is a fixed time smaller than one horizontal scanning period) and a second delay time that is shorter than one horizontal scanning period by Δt. 1. A luminance signal recording and reproducing device characterized in that the luminance signal is added after being added to the luminance signal. 2. A luminance signal recording and reproducing device equipped with at least one of a nonlinear pre-emphasis circuit and a non-linear de-emphasis circuit configured with a cyclic filter having a delay circuit and a non-linear circuit, wherein the delay circuit is used for one horizontal scanning period. A first delay time longer than Δt (where Δt is a constant time smaller than one horizontal scanning period), a second delay time shorter than one horizontal scanning period by Δt, and a third delay equal to one horizontal scanning period. 1. A luminance signal recording and reproducing device characterized in that the luminance signal recording and reproducing device is configured to separately add time and time to an input signal and then add them.
JP60223162A 1985-10-07 1985-10-07 Recording and reproducing device for luminance signal Granted JPS6282787A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60223162A JPS6282787A (en) 1985-10-07 1985-10-07 Recording and reproducing device for luminance signal
US06/915,816 US4750037A (en) 1985-10-07 1986-10-06 Noise reduction system for video signal
DE8686307726T DE3679027D1 (en) 1985-10-07 1986-10-07 ARRANGEMENT FOR REDUCING NOISE ON A VIDEO SIGNAL.
EP86307726A EP0221684B1 (en) 1985-10-07 1986-10-07 Noise reduction system for video signal
DE198686307726T DE221684T1 (en) 1985-10-07 1986-10-07 ARRANGEMENT FOR REDUCING NOISE ON A VIDEO SIGNAL.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60223162A JPS6282787A (en) 1985-10-07 1985-10-07 Recording and reproducing device for luminance signal

Publications (2)

Publication Number Publication Date
JPS6282787A JPS6282787A (en) 1987-04-16
JPH0481390B2 true JPH0481390B2 (en) 1992-12-22

Family

ID=16793764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60223162A Granted JPS6282787A (en) 1985-10-07 1985-10-07 Recording and reproducing device for luminance signal

Country Status (1)

Country Link
JP (1) JPS6282787A (en)

Also Published As

Publication number Publication date
JPS6282787A (en) 1987-04-16

Similar Documents

Publication Publication Date Title
JPS623639B2 (en)
JPS6030296A (en) Recording and reproducing device of video signal
JPH0253997B2 (en)
US4750037A (en) Noise reduction system for video signal
JPH026271B2 (en)
JPH0481389B2 (en)
KR900004304B1 (en) Picture image signal recording and reproducing device
JPS6282787A (en) Recording and reproducing device for luminance signal
US4758900A (en) Field/frame conversion method for magnetic picture recording with demodulation, interpolation and de-emphasis after conversion
JPS62125780A (en) Video signal processing device
JPH0224308Y2 (en)
KR910002937B1 (en) Picture amending circuit of color sub-carrier signal
JPH0438196B2 (en)
JPS61167289A (en) Video signal processing device
JPH0545116B2 (en)
JPH0226438B2 (en)
JPS624911B2 (en)
JPH011158A (en) Emphasis circuit
JPH0638242A (en) Dropout compensation device
JPH0225597B2 (en)
JPH0711898B2 (en) Emphasis circuit
JPH03240391A (en) Chroma signal waveform improving device
JPH0683428B2 (en) Video signal processor
JPH04123593A (en) Video signal processing circuit
JPH0548928A (en) Video signal processor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term