JPH0481390B2

JPH0481390B2 -

Info

Publication number: JPH0481390B2
Application number: JP60223162A
Authority: JP
Inventors: Koichi Kido; Yasutoshi Matsuo
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1985-10-07
Filing date: 1985-10-07
Publication date: 1992-12-22
Also published as: JPS6282787A

Description

【発明の詳細な説明】産業上の利用分野本発明は輝度信号記録再生装置に係り、特にノ
ンリニア・プリエンフアシス回路及びノンリニ
ア・デイエンフアシス回路のうち少なくともいず
れか一方を具備した輝度信号記録再生装置に関す
る。

従来の技術従来より、高域周波数のＳ／Ｎ改善のために輝
度信号記録系及び再生系にノンリニア・プリエン
フアシス回路及びノンリニア・デイエンフアシス
回路を各々設けて、記録時は輝度信号にノンリニ
ア・プリエンフアシスを行なつて、その高域周波
数成分を強調して磁気記録媒体に記録し、再生時
は再生輝度信号にノンリニア・プリエンフアシス
特性とは相補的なノンリニア・デイエンフアシス
特性を付与する輝度信号記録再生装置がある。か
かるノンリニア・プリエンフアシス回路及びノン
リニア・デイエンフアシス回路として所謂トラン
スバーサルフイルタ等が用いられている。

上記トランスバーサルフイルタは、遅延回路、
乗算器及び加算器等で構成されており、画面上の
画素情報信号に対し、同じ水平走査線上の少しず
つ位置的に遅れた複数の信号を差し引いたり、又
は加算したりして、１水平走査線内の信号間でプ
リエンフアシス又はデイエンフアシスを行なつて
いた（これを便宜上、「水平エンフアシス」とい
うものとする）。このため、画面水平方向の高周
波数の雑音を低減できるのみであつた。

そこで、画面垂直方向の高周波数の雑音を低減
するため、１水平走査期間（1H）遅延する1H遅
延回路及び乗算器及び演算器等で構成されたノン
リニア・プリエンフアシス回路及びノンリニア・
デイエンフアシス回路が設けられた他の輝度信号
記録再生装置が従来より提案されていた（例え
ば、特開昭60−30285号公報）。かかるノンリニ
ア・プリエンフアシス回路及びノンリニア・デイ
エンフアシス回路では、第１１図に示す画面上の
Ｐ点の信号に対し、同図中P′及びP″点等の1Hの
整数倍前の複数の信号を差し引いたり又は加算し
たりして、画面上の垂直方向上の信号間でプリエ
ンフアシス及びデイエンフアシスを行なつていた
（これを便宜上、「垂直エンフアシス」というもの
とする）。

発明が解決しようとする問題点一般に、VTRのノイズ低減回路はノイズをラ
ンダムノイズと考えて論理的解析が行なわれてい
る。しかしながらVTRにより記録されたビデオ
信号には、画面上横方向、縦方向あるいはフレー
ム方向に強い相関性がある。従つて、ノイズにも
相関性があると考えられる。

このため、上記垂直エンフアシスを行なうと、
前記第１１図に示す如く画素間の縦方向の相関性
のため、回路構成上、ノイズが縦方向に並び、視
聴者にあたかも画面に雨がふるような印象を与え
てしまう。また、ふだんからモニタ画面の横引き
ノイズは見慣れているが、縦方向のノイズは目新
しいため目立つてしまう等の問題点があつた。

そこで、本発明は前記1H遅延回路に代えて、
１水平走査期間よりも一定時間長い第１の遅延時
間と１水平走査期間よりも一定時間短い第２の遅
延時間をその入力信号に別々に付与した後加算す
る構成とされた遅延回路を用い、かつ、非線形回
路を具備して、輝度信号の非直線的なプリエンフ
アシス及びデイエンフアシスを画面垂直方向に対
し所要の角度傾斜した方向に行なうよう構成する
ことにより、上記問題点を解決した輝度信号記録
再生装置を提供することを目的とする。

問題点を解決するための手段本発明になる輝度信号記録再生装置は、遅延回
路及び非線回路を有する巡回形フイルタで構成さ
れたノンリニア・プリエンフアシス回路及びノン
リニア・デイエンフアシス回路のうち少なくとも
いずれか一方を具備した輝度信号記録再生装置で
あつて、遅延回路を１水平走査期間よりもΔt（但
し、Δtは１水平走査期間よりも小なる一定時間）
長い第１の遅延時間と１水平走査期間よりもΔt
短い第２の遅延時間を入力信号に別々に付与した
後加算する構成としている。また、上記第１及び
第２の遅延時間に加えて１水平走査期間に等しい
第３の遅延時間を入力信号に別々に付与した後加
算するよう構成してもよい。

作用上記遅延回路は、その入力信号に第１の遅延時
間（1H＋Δt）、第２の遅延時間（1H−Δt）及び
第３の遅延時間1Hを別々に付与した後加算する
ため、前記1H遅延回路を用いた垂直エンフアシ
スに比べて、そのエンフアシスの方向がΔt分左
右に傾斜する。すなわち、上記遅延回路及び非線
形回路を具備した本発明装置により、画面垂直方
向に対し角度θ（但し、0°≦θ≦90°）傾斜した方
向に輝度信号の非直線的なプリエンフアシス及び
デイエンフアシスが行なわれる。

これにより、前記ノイズの相関性も画面の縦方
向に対し上記角度θ傾斜した方向に発生して、ノ
イズの相関方向が拡散されて、結局略ノイズ相関
性のない再生画像が得られる。

実施例第１図は、本発明になる輝度信号記録再生装置
の第１実施例のブロツク系統図を示す。この第１
実施例は前記ノンリニア・プリエンフアシス回路
及びノンリニア・デイエンフアシス回路の両回路
機能を共用できる構成となつている。この第１実
施例の動作について第２図に示す信号波形図と共
に説明する。まず、ノンリニア・プリエンフアシ
ス回路として動作する場合について説明するに、
入力端子１に入来する第２図Ａに示す如き輝度信
号ａ（説明の便宜上、１垂直走査期間（1V）の信
号として表現した。）は演算器２を通して遅延回
路３に供給される。

第３図は第１図図示ブロツク系統中本発明装置
の主要部である遅延回路３の第１実施例の詳細な
ブロツク系統図を示す。ここで、上記演算器２を
通して供給される輝度信号ａは遅延線４に供給さ
せる。遅延線４は１水平走査期間t_H及び微少時間
Δtからなる（t_H−Δt）の遅延時間特性を有して
おり、入来する輝度信号ａを上記時間（t_H−Δt）
遅延させた後、遅延時間２×Δtを有する遅延線
５及び加算器６の一方の入力端子へ夫々供給す
る。遅延線５は入来する信号を時間２×Δt遅延
させた後、加算器６の他方の入力端子へ供給し、
ここで遅延線４よりの信号と加算する。

従つて、例えば第４図に示す画面上P₁点の信
号は、上記時間（t_H−Δt）前のP₂点の信号と、
P₂点の信号よりもさらに時間2Δt前、すなわち、
上記P₁点の信号に対して時間（T_H＋Δt）前のP₃
点の信号とを加算した信号となつている。

再び第１図に戻つて説明するに、演算器７は前
記入力端子１よりの輝度信号ａから上記加算器６
の出力輝度信号を差し引いて、第２図Ｂに示す如
き信号ｂとした後、所定の振幅特性を付与するリ
ミツタ８を介して同図Ｃに示す如き信号ｃとし、
係数k₁（例えば0.5）を乗ずる係数回路９を介して
演算器２へ供給する。演算器２は入力端子１より
の輝度信号ａから上記係数回路９から供給される
信号を差し引いて得た信号を再び遅延回路３に供
給する。

一方、係数回路１０は前記リミツタ８の出力信
号ｃに係数k₂（例えば、0.65）を乗じて加算器１
１へ供給し、ここで前記入力端子１よりの輝度信
号ａと加算して得た第２図Ｄに示す如き信号ｄを
出力端子１２へ出力する。

この出力端子１２へ出力される輝度信号ｄは、
前記第４図に示す画面上の例えば画面最上部の水
平走査線から数えてｎ番目の水平走査線上のP₁
点の信号に対して、その1H前の（ｎ−１）番目
の水平走査線上の信号中、前記時間（t_H−Δt）前
のP₂点及び時間（t_H＋Δt）前のP₃点の夫々の信
号を少しずつ加算し、さらに、2H前の（ｎ−２）
番目の水平走査線上の信号中では、P₄，P₅及び
P₆点の信号を少しずつ加算し、同様に、3H，
4H，…，nH前の水平走査線上の所定の点の信号
を少しずつ加算して得た信号である。このように
して、画面の垂直方向及び斜め方向の空間周波数
の高域成分が低域成分に比しレベル増強されたノ
ンリニア・プリエンフアシス特性が前記入力端子
１に入来する輝度信号ａに付与された輝度信号ｄ
が得られる。ところで、同じフイールドの相隣る
２本の水平走査線の画面上での垂直方向の距離
（間隔）だけ水平方向に走査するのに要する時間
は180nsであり、1H（＝63.5μs）に比し僅かな時
間である。ここで、前記微小時間Δtを例えば
200nsに設定すると、第４図図示の画面垂直方向
に対するノンリニア・プリエンフアシスの行なわ
れる傾斜角度θは50°程度となる。

次に、第１図図示ブロツク系統がノンリニア・
デイエンフアシス回路として動作する場合につき
説明するに、上記リミツタ８の出力信号ｃは係数
k₂／（k₂＋１）（例えば、0.65／（0.65＋１）≒
0.394）を乗ずる係数回路１３を介して演算器１
４に供給される。演算器１４は、入力端子１より
入来する前記輝度信号ａから係数回路１３の出力
信号を差し引いて得た第２図Ｅに示す如き輝度信
号ｅを出力端子１５へ出力する。

この出力端子１５へ出力される輝度信号ｅは、
前記と同様に、その1H，2H，…，nH前の水平
走査線上の所定の信号を少しずつ減算して得た信
号である。このようにして、画面の垂直方向及び
斜め方向の空間周波数の高域成分が低域成分に比
しレベル減衰されたノンリニア・デイエンフアシ
ス特性を有する輝度信号ｅが得られる。

上記輝度信号ｄ及びｅは第２図に示す如く互い
に相補的な特性を有している。従つて、再生時に
第１図において、入力端子１にノンリニア・プリ
エンフアシス特性が付与された輝度信号ｄを供給
すると、出力端子１５より、ノンリニア・デイエ
ンフアシス特性が付与されて、元の特性に再現さ
れた第２図Ａに示す如き輝度信号ａが得られる。
このようにして、本発明装置により、前記第４図
に示すｎ番目の水平走査線上のP₁点の信号は、
同図中、P₂〜P₆点等に示す如き1Hの整数倍前の
水平走査線上の所定の点の信号と夫々加算又は減
算されるノンリニア・プリエンフアシスとノンリ
ニア・デイエンフアシスを行なわれる（以下、こ
れを便宜上、「ノンリニア拡散垂直エンフアシス」
というものとする）。これにより、第４図に示す
如く情報の流れが拡散され、前記第１１図に示す
如きノイズの縦方向の相関性が軽減される。

また、上記ノンリニア拡散垂直エンフアシスを
行なうと、例えば前記（ｎ−２）番目の水平走査
線上のP₅点の信号は、その画面垂直方向2H後の
P₁点の信号に影響が与えられる如く、例えばｎ
ライン目の情報は（ｎ＋２），（ｎ＋４），…等の
ライン目に効果が表われるので、上記のノンリニ
ア・プリエンフアシス及びノンリニア・デイエン
フアシスをオープンループの回路構成としたとき
の相補性の悪さにも効果がある。

また上記ノンリニア拡散垂直エンフアシスによ
るＳ／Ｎの改善効果は前記係数k₁及びk₂の如きエ
ンフアシスの設定定数が同一である限り前記垂直
エンフアシスと同一である。しかしながら、実際
にノンリニア拡散垂直エンフアシスを行なつた画
面はノイズが目立たず視覚的にすばらしくＳ／Ｎ
が良く、今まで見たことのない印象の画面となつ
た。すなわち、ノンリニア拡散垂直エンフアシス
は視覚的又はデータ的にノイズを低減し、Ｓ／Ｎ
を向上させるのに非常に有効な手段と言える。

第５図は第１図図示ブロツク系統中遅延回路３
の第２実施例の詳細なブロツク系統図を示す。同
図中、遅延線１６は前記遅延線４と同様に（t_H−
Δt）の遅延時間特性を有し、また、1H遅延線１
７はt_Hの遅延時間特性を有し、さらに遅延線１８
は前記遅延線５と同様に２×Δtの遅延時間特性
を有している。ここで、遅延線１６は入来する前
記輝度信号ａを時間（t_H−Δt）遅延させた後、遅
延線１８及び加算器１９へ夫々供給する。遅延線
１８は入来する信号を時間２×Δt遅延させた後、
加算器１９へ出力する。一方、1H遅延線１７は
入来する上記輝度信号ａを時間t_H遅延させた後、
加算器１９へ出力する。加算器１９は入来する上
記の３入力信号を夫々加算出力する。上記加算器
１９の出力信号は、前記加算器６の出力信号に
1H遅延線１７の出力信号を加えた信号であるた
め、この出力加算信号を第１図に示す演算器７に
供給して、前記と同様にノンリニア・プリエンフ
アシス及びノンリニア・デイエンフアシスを行な
うと、その再生画面は第６図に示す如く、前記第
４図に示すノンリニア拡散垂直エンフアシスによ
る画面に、更に前記第１１図に示した垂直エンフ
アシスによる画面を加えたような再生画面とな
る。このようにして、前記ノイズの相関性が複雑
に拡散された再生画面が得られる。

次に本発明装置の第２〜第５実施例を第７図〜
第１０図と共に説明する。これらの実施例は前記
本発明装置の第１実施例と同様に、前記ノンリニ
ア・プリエンフアシス回路及びノンリニア・デイ
エンフアシス回路の両回路機能を共用できる構成
となつており、その主要部である遅延回路３の構
成を前記第３図及び第５図に示す如き構成とする
ことにより、前記第４図及び第６図に示す如き拡
散垂直エンフアシスが行なわれた再生画面を得る
ことができる。なお、第７図〜第１０図中第１図
と同一構成部分には同一の符号を付しその説明を
適宜省略する。

第７図及び第８図は夫々本発明装置の第２及び
第３実施例のブロツク系統図を示す。この第２及
び第３実施例は前記ノンリニア・プリエンフアシ
ス回路及びノンリニア・デイエンフアシス回路の
一方を任意に選択する切換スイツチ２０を設けた
点に特徴を有する。従つて、回路の大部分はノン
リニア・プリエンフアシス回路とノンリニア・デ
イエンフアシス回路に共用できる。

いま、第７図図示ブロツク系統をノンリニア・
プリエンフアシス回路として動作させる場合、上
記切換スイツチ２０を端子２０ａ側に接続する。
ここで、入力端子２１に入来する入力輝度信号は
演算器２２及び遅延回路３を介して演算器２３へ
供給される。演算器２３は上記入力輝度信号から
上記遅延回路３の出力信号を差し引いて得た信号
をリミツタ２４を介して振幅制限した後、係数
k₃，k₄を夫々乗ずる係数回路２５及び２６を並列
に介して切換スイツチ２０の端子２０ａ及び２０
ｂに夫々供給する。上記切換スイツチ２０は端子
２０ａ側に接続されているので、係数回路２５の
出力信号が切換スイツチ２０の端子２０ａを介し
て演算器２２へ供給される。演算器２２は上記入
力輝度信号から上記係数回路２５の出力信号を差
し引いて得た信号を再び遅延回路３へ供給する。

一方、係数回路２７はリミツタ２４の出力信号
に係数k₅を乗算して得た信号を加算器２８に供給
し、ここで上記入力輝度信号と加算し、出力端子
２９へ出力する。

次に上記第２実施例をノンリニア・デイエンフ
アシス回路として動作させる場合、上記切換スイ
ツチ２０を端子２０ｂ側に接続する。これによ
り、前記演算器２２は端子２１に供給される入力
再生輝度信号から係数回路２６の出力信号を差し
引いて得た信号を前記遅延回路３に供給する。こ
の場合、係数回路２７の出力信号は演算器３０へ
供給され、こで上記入力再生輝度信号と夫々減算
された後、出力端子３１へ出力される。

上記の如く、出力端子２９及び３１から、ノン
リニア・プリエンフアシス特性が付与された輝度
信号及びノンリニア・デイエンフアシス特性が付
与された再生輝度信号が夫々得らる。

次に、第３実施例について説明するに、第８図
中、上記第７図と同一構成部分には同一の符号を
付し、その説明を適宜省略する。なお、リミツタ
２４ａは前記リミツタ２４と同一の機能を有す
る。この第３実施例は第２実施例に比べて、前記
係数回路２５，２６及び２７を係数k₆，k₇及びk₈
を夫々有する係数回路３２，３３及び３４とし、
さらに、前記演算器２３と加算器２８との間にリ
ミツタ２４ｂと係数k₉を有する係数回路３５を新
たに設けて、加算器２８が入力輝度信号と係数回
路３５の出力信号とを加算するよう構成している
点において異なる。

すなわち、上記第３実施例がノンリニア・プリ
エンフアシス回路として動作する場合、演算器２
３の出力信号は係数回路３２及び切換スイツチ２
０の端子２０ａを介して演算器２２へ供給される
一方、リミツタ２４ｂ及び係数回路３５を介して
加算器２８へ供給されて、ここで入力輝度信号と
加算された後、ノンリニア・プリエンフアシス特
性が付与された輝度信号として出力端子２９へ出
力される。次に、上記第３実施例がノンリニア・
デイエンフアシス回路として動作する場合、演算
器２３の出力信号はリミツタ２４ａ、係数回路３
３及び切換スイツチ２０の端子２０ｂを介して演
算器２２へ供給される一方、リミツタ２４ａ及び
係数回路３４を介して演算器３０に供給され、こ
こで入力再生輝度信号と夫々減算が行なわれた
後、ノンリニア・デイエンフアシス特性が付与さ
れた再生輝度信号として出力端子３１へ出力され
る。

第９図及び第１０図は夫々本発明装置の第４及
び第５実施例のブロツク系統図を示す。この第４
及び第５実施例は前記ノンリニア・プリエンフア
シス回路及びノンリニア・デイエンフアシス回路
としての機能切換用開閉成スイツチ（以下、「ス
イツチ」と称す。）３６を設けたことに特徴を有
し、前記第２及び第３実施例に比べてスイツチの
接点数が少なく簡素な構成となつている。

いま、第９図図示ブロツク系統をノンリニア・
プリエンフアシス回路として動作させる場合、上
記スイツチ３６をオンとする。ここで、入力端子
３７に入来する入力輝度信号は加算器３８及び演
算器３９を通して前記遅延回路３に供給され、前
記の如く1H及びその近傍の所定時間遅延された
後演算器４０に供給される。演算器４０は、加算
器３８の出力信号から遅延回路３の出力信号を差
し引いて得た信号をリミツタ４１を介して振幅制
限した後、係数k₁₀を乗ずる係数回路４２を介し
て演算器３９に供給する。演算器３９は加算器３
８の出力信号から上記係数回路４２の出力信号を
差し引いて得た信号を再び遅延回路３に供給す
る。一方、上記リミツタ４１の出力信号は係数
k₁₁を乗ずる係数回路４３及びスイツチ３６を
夫々介して加算器３８に供給される。加算器３８
は前記入力輝度信号と上記係数回路４３の出力信
号とを加算して得た加算出力信号を再び演算器３
９及び４０に夫々供給すると共に、出力端子４４
へ出力する。このようにして、ノンリニア・プリ
エンフアシスが行なわれた輝度信号が出力端子４
４より得られる。

次に、第４実施例をノンリニア・デイエンフア
シス回路として動作される場合は、上記スイツチ
３６をオフとし、これにより、加算器３８は上記
のような加算動作を行なわない。この場合、入力
端子３７に入来する入力再生輝度信号は加算器３
８を通して演算器３９，４０及び４５に夫々供給
される。演算器４５は、入力再生輝度信号から係
数回路４３の出力信号を差し引いて得た信号を出
力端子４６に出力する。このようにして、ノンリ
ニア・デイエンフアシスが行なわれた再生輝度信
号が出力端子４６より得られる。

次に第５実施例について説明するに、第１０図
中上記第９図と同一構成部分には同一の符号を付
し、その説明を適宜省略する。この第５実施例は
第４実施例において使用した係数回路４３に代え
て係数k₁₂を乗ずる係数回路４７を用い、更に、
係数回路４２をリミツタ４１から演算器３９へ帰
還ループに設けず、演算器４０と上記リミツタ４
１との間に配置したことに特徴を有する。ここ
で、演算器４０の出力信号は、係数回路４２及び
リミツタ４１を直列に介して演算器３９に供給さ
れる一方、係数回路４２、リミツタ４１及び係数
回路４７を直列に介して演算器４５に供給され
る。上記係数回路４５の乗ずる係数はk₁₂＝k₁₁／
k₁₀なので、係数回路４７出力信号は演算器４０
の出力信号をk₁₀×k₁₂＝k₁₁倍した信号となり、
結局、第５実施例の機能は前記第４実施例と同一
となる。

なお、前記遅延回路３の構成は前記第３図及び
第５図図示の構成に限定されるものではなく、ま
た、本発明装置の構成も上記第１実施例〜第５実
施例に限定されず、係数回路、演算器及び加算器
の組合せを代えることにより種々の構成をとりう
る。従つて、上記の本発明装置の実施例では、拡
散の方向が左、右であるが、前記角度θは0°〜
90°の範囲で任意でよく、また前記第６図に示す
如き左右方向＋縦方向の組合せ、縦方向＋左右方
向どちらか一方向の組合せ等の構成も可能であ
る。

また、上記リミツタ８，２４，２４ａ，２４ｂ
及び４１は夫々他の非線形回路でもよい。また、
ノンリニア・プリエンフアシス回路とノンリニ
ア・デイエンフアシス回路のいずれか一方のみを
備えたVTRにおいては、ビデオ信号（すなわち、
輝度信号）の振幅はそれほど強調されて記録再生
されないから、ノンリニア・プリエンフアシス回
路を有しない既存のVTRにより記録された磁気
テープから再生したビデオ信号を、ノンリニア・
デイエンフアシス回路を通しても実用上殆ど問題
なく原信号波形に復元することができ、他方、ビ
デオ信号がノンリニア・プリエンフアシス回路を
通して記録された磁気テープを、ノンリニア・デ
イエンフアシス回路を有しない既存のVTRで再
生した場合にも、実用上殆ど問題なく原信号を再
生することができるという特長がある。従つて、
記録系だけにノンリニア・プリエンフアシス回路
を設けるか、再生系だけにノンリニア・デイエン
フアシス回路を設けるよう構成してもよい。

発明の効果上述の如く、本発明によれば、ノンリニア拡散
垂直エンフアシスを行なつているので、次のよう
な数々の特長を有するものである。

前記従来の垂直エンフアシスによる再生画面
上縦方向のノイズを低減でき、かつ、ノイズの
横及び縦方向の相関性が拡散されるため、視覚
的にＳ／Ｎを大幅に向上することができる。

ノンリニア・プリエンフアシス回路及びノン
リニア・デイエンフアシス回路のうち少なくと
もいずれか一方を具備するよう構成したので、
輝度信号の振幅に応じてプリエンフアシス量や
デイエンフアシス量を変化させることにより、
輝度信号に非直線的なプリエンフアシスあるい
はデイエンフアシスを行なうことができ、よつ
て、既存のVTRとの互換性を保ちつつ再生輝
度信号のＳ／Ｎ改善効果が得られる。

以上により、記録再生系を通すことによる画
質の劣化がなく、かつ、視覚的にも良好な再生
輝度信号が得られる。

【図面の簡単な説明】

第１図は本発明になる輝度信号記録再生装置の
第１実施例を示すブロツク系統図、第２図は第１
図図示ブロツク系統の動作説明用信号波形図、第
３図及び第５図は夫々本発明装置の主要部になる
遅延部の第１及び第２実施例を示すブロツク系統
図、第４図及び第６図は夫々本発明装置によるノ
ンリニア拡散垂直エンフアシスの方法の一例を示
す図、第７図〜第１０図は各々本発明装置の第２
実施例〜第５実施例を示すブロツク系統図、第１
１図は従来の垂直エンフアシスの方法の一例を示
す図である。１，２１，３７……輝度信号又は再生輝度信号
入力端子、２，７，１４，２２，２３，３０，３
９，４０，４５……演算器、３……遅延回路、
４，５，１６，１８……遅延線、６，１１，１
９，２８，３８……加算器、８，２４，２４ａ，
２４ｂ，４１……リミツタ、９，１０，１３，２
５〜２７，３２〜３５，４２，４３，４７……係
数回路、１２，２９，４４……輝度信号出力端
子、１５，３１，４６……再生輝度信号出力端
子、１７……1H遅延線、２０……切換スイツチ、
３６……開閉成スイツチ。

Claims

【特許請求の範囲】１遅延回路及び非線形回路を有する巡回形フイ
ルタで構成されたノンリニア・プリエンフアシス
回路及びノンリニア・デイエンフアシス回路のう
ち少なくともいずれか一方を具備した輝度信号記
録再生装置であつて、該遅延回路を１水平走査期
間よりもΔt（但し、Δtは１水平走査期間よりも小
なる一定時間）長い第１の遅延時間と１水平走査
期間よりもΔt短い第２の遅延時間を入力信号に
別々に付与した後加算する構成としたことを特徴
とする輝度信号記録再生装置。２遅延回路及び非線形回路を有する巡回形フイ
ルタで構成されたノンリニア・プリエンフアシス
回路及びノンリニア・デイエンフアシス回路のう
ち少なくともいずれか一方を具備した輝度信号記
録再生装置であつて、該遅延回路を１水平走査期
間よりもΔt（但し、Δtは１水平走査期間よりも小
なる一定時間）長い第１の遅延時間と１水平走査
期間よりもΔt短い第２の遅延時間と１水平走査
期間に等しい第３の遅延時間とを入力信号に別々
に付与した後加算する構成としたことを特徴とす
る輝度信号記録再生装置。