JPH048161A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH048161A JPH048161A JP10941190A JP10941190A JPH048161A JP H048161 A JPH048161 A JP H048161A JP 10941190 A JP10941190 A JP 10941190A JP 10941190 A JP10941190 A JP 10941190A JP H048161 A JPH048161 A JP H048161A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- igbt
- series
- voltage
- gate terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、直列に接続した複数の半導体スイッチを導
通されるためのゲート電力を、その通電端子に印加され
る電圧がら供給するいわゆる自給ゲート電力方式の半導
体装置に関するものである。
通されるためのゲート電力を、その通電端子に印加され
る電圧がら供給するいわゆる自給ゲート電力方式の半導
体装置に関するものである。
第３図は例えば特開昭５７−２２３７４号公報に開示さ
れたこの種従来の半導体装置の一部構成を示す回路図で
ある。図において、（１）は半導体スイッチとしてのサ
イリスタで、図では１素子のみを示すが、装置全体はそ
の通電端子ＡおよびＫか相互に直列に接続された複数の
サイリスタから構成されている。（２）はコンデンサ（
３）と抵抗（イ）との直列体からなる分圧要素で、サイ
リスタ（１）の端子ＡＫ間に接続されている。（５１は
抵抗（６）を介してコンデンサ口）に接続された光電ス
イッチ、口は光電スイッチ（５）のカンード例に挿入さ
れたツェナーダイオード、（８）はゲート抵抗である。
れたこの種従来の半導体装置の一部構成を示す回路図で
ある。図において、（１）は半導体スイッチとしてのサ
イリスタで、図では１素子のみを示すが、装置全体はそ
の通電端子ＡおよびＫか相互に直列に接続された複数の
サイリスタから構成されている。（２）はコンデンサ（
３）と抵抗（イ）との直列体からなる分圧要素で、サイ
リスタ（１）の端子ＡＫ間に接続されている。（５１は
抵抗（６）を介してコンデンサ口）に接続された光電ス
イッチ、口は光電スイッチ（５）のカンード例に挿入さ
れたツェナーダイオード、（８）はゲート抵抗である。
そして、コンデンサ（３）を含むこれら光電スイッチ（
５）ないしゲート抵抗（８）によりゲート回路（９）を
構成する。
５）ないしゲート抵抗（８）によりゲート回路（９）を
構成する。
次に動作について説明する。サイリスタ（１）が非導通
の状態ではその端子ＡＫ間の電圧が分圧要素（２）に印
加され、コンデンサ（３］は図に示す極性で充電状態に
ある。ここで、図示しないトリガー用光発生器から各光
電スイッチ（（５）にトリガー光が入力される。これに
より光電スイッチ１５］が導通し、コンデンサ（３）に
蓄積された電荷は抵抗（６）、光電スイッチ（５）、ゲ
ート抵抗（８）を経て放電しゲート電流となってサイリ
スタ（１）のゲート端子Ｇに流入しサイリスタ（１）を
ターンオンさせる。なお、ツェナーダイオ−トロはゲー
ト入力電圧を規定値以下に抑制するためのものである。
の状態ではその端子ＡＫ間の電圧が分圧要素（２）に印
加され、コンデンサ（３］は図に示す極性で充電状態に
ある。ここで、図示しないトリガー用光発生器から各光
電スイッチ（（５）にトリガー光が入力される。これに
より光電スイッチ１５］が導通し、コンデンサ（３）に
蓄積された電荷は抵抗（６）、光電スイッチ（５）、ゲ
ート抵抗（８）を経て放電しゲート電流となってサイリ
スタ（１）のゲート端子Ｇに流入しサイリスタ（１）を
ターンオンさせる。なお、ツェナーダイオ−トロはゲー
ト入力電圧を規定値以下に抑制するためのものである。
従来の半導体装置は以上のように構成されているので、
その半導体スイッチに例えば電圧駆動形のＭＯＳＦＥＴ
やＩＧＢＴ等を適用すると、これら素子を導通させるた
めのゲート入力は少なくて済むが、反面ノイズ等により
直列に接続された素子の一部が導通してしまう等の現象
が発生し耐ノイズ性に劣るという問題点があった。
その半導体スイッチに例えば電圧駆動形のＭＯＳＦＥＴ
やＩＧＢＴ等を適用すると、これら素子を導通させるた
めのゲート入力は少なくて済むが、反面ノイズ等により
直列に接続された素子の一部が導通してしまう等の現象
が発生し耐ノイズ性に劣るという問題点があった。
この発明は以上のような問題点を解消するためになされ
たもので、耐ノイズ性が優れた半導体装置を得ることを
目的とする。
たもので、耐ノイズ性が優れた半導体装置を得ることを
目的とする。
〔課題を解決するための手段および作用〕この発明に係
る半導体装置は、その分圧要素と直列にコンデンサを接
続し、このコンデンサの電圧を半導体スイッチのゲート
端子に負バイアスとして印加するようにしたものである
。従って、上記ゲート端子に多少のノイズか侵入しても
上記した負のバイアス電圧により半導体スイッチの不要
なターンオン現象は防止される。
る半導体装置は、その分圧要素と直列にコンデンサを接
続し、このコンデンサの電圧を半導体スイッチのゲート
端子に負バイアスとして印加するようにしたものである
。従って、上記ゲート端子に多少のノイズか侵入しても
上記した負のバイアス電圧により半導体スイッチの不要
なターンオン現象は防止される。
第１図はこの発明の一実施例による半導体装置の構成を
示す回路図である。ここでは、半導体スイッチとしてＩ
’Ｇ Ｂ Ｔ （１０）が使用され従来と同様にその通
電端子ＣおよびＥが相互に直列に接続されている。また
、分圧要素（２）も同様にコンデンサ（３）と抵抗（２
）との直列体から成っている。但し、第１図では、この
分圧要素■と直列にコンデンサ＜１１）が挿入されてい
る。そして、このコンデンサ（ｌりと抵抗（２）との接
続点が抵抗（１２）を介してＩＧＢ Ｔ （１０）のゲ
ート端子Ｇに接続されている。
示す回路図である。ここでは、半導体スイッチとしてＩ
’Ｇ Ｂ Ｔ （１０）が使用され従来と同様にその通
電端子ＣおよびＥが相互に直列に接続されている。また
、分圧要素（２）も同様にコンデンサ（３）と抵抗（２
）との直列体から成っている。但し、第１図では、この
分圧要素■と直列にコンデンサ＜１１）が挿入されてい
る。そして、このコンデンサ（ｌりと抵抗（２）との接
続点が抵抗（１２）を介してＩＧＢ Ｔ （１０）のゲ
ート端子Ｇに接続されている。
次に動作について説明する。ＩＧＢＴ（１０）の通電端
子ＣＥ間にはコンデンサ（３）とコンデンサ（１１）と
が直列になって接続されていることになるので、ＩＧＢ
Ｔ（１０）が非導通の状態で両コンデンサ（３］（１１
）か図に示す極性に充電される。この結果、光電スイッ
チ（９がオフの状態ではＩＧＢＴ（ｔｏ）のゲート端子
Ｇはコンデンサ（１１）により負バイアスされている。
子ＣＥ間にはコンデンサ（３）とコンデンサ（１１）と
が直列になって接続されていることになるので、ＩＧＢ
Ｔ（１０）が非導通の状態で両コンデンサ（３］（１１
）か図に示す極性に充電される。この結果、光電スイッ
チ（９がオフの状態ではＩＧＢＴ（ｔｏ）のゲート端子
Ｇはコンデンサ（１１）により負バイアスされている。
従って、この状態ではたとえゲート端子Ｇに多少のノイ
ズが侵入してもコンデンサ（１１）による負バイアスの
ため、ＩＧＢＴ（１０）が動作することはない。
ズが侵入してもコンデンサ（１１）による負バイアスの
ため、ＩＧＢＴ（１０）が動作することはない。
本来のターンオン動作をさせる場合は、従来と同様に各
光電スイッチ（５）にトリガー光を送出する。
光電スイッチ（５）にトリガー光を送出する。
これにより光電スイッチ（５）は導通状態となり、コン
デンサ（１１）による負バイアスに替ってコンデンサ（
３）からの電圧がゲート端子Ｇに印加されＩＧＢＴ（１
０）は確実に導通する。
デンサ（１１）による負バイアスに替ってコンデンサ（
３）からの電圧がゲート端子Ｇに印加されＩＧＢＴ（１
０）は確実に導通する。
第２図はこの発明の他の実施例を示すもので、上記実施
例における負バイアス電圧が過大となってＩＧＢＴ（１
０）を破損することがないようこの電圧を一定の値以下
に制限する回路を付加したものである。ここでは、コン
デンサ（１１）と直列にダイオード（１３）が追加挿入
されている。更に、コンデンサ（１１）と夕°イオート
（１３）との直列体と並列にサイリスク（１４）が接続
され、そのアノードとゲートとの間にツェナータイオー
ド（１５）と抵抗（１６）とが接続されている。
例における負バイアス電圧が過大となってＩＧＢＴ（１
０）を破損することがないようこの電圧を一定の値以下
に制限する回路を付加したものである。ここでは、コン
デンサ（１１）と直列にダイオード（１３）が追加挿入
されている。更に、コンデンサ（１１）と夕°イオート
（１３）との直列体と並列にサイリスク（１４）が接続
され、そのアノードとゲートとの間にツェナータイオー
ド（１５）と抵抗（１６）とが接続されている。
次に動作、特に負バイアス電圧の印加状態を説明する。
従来と同様にＩＧＢＴ（１０）か非導通となるとコンデ
ンサ（１１）は分圧要素０）を経て流れる電流により図
示の極性に充電されその電圧が次第に上昇する。このコ
ンデンサ（＋１１の電圧かツェナーダイオード（１５）
で決まる電圧に達するとこのツェナーダイオード（１５
）および抵抗（１６）を通してゲート電流が流れてサイ
リスタ（１４）が導通する。従って、分圧要素Ｕを経た
電流はそれ以降はサイリスタ（１４ｒでバイパスされコ
ンデンサ（１１）には流入せず、コンデンサ＜Ｉ＋１の
充電は停止しその電圧はツェナーダイオード（１５）で
決まる所定の値に規定されることになる。従って、ＩＧ
ＢＴ（１０）のゲート端子Ｇへの負バイアスを一定値以
下に保持することかてきる訳である。
ンサ（１１）は分圧要素０）を経て流れる電流により図
示の極性に充電されその電圧が次第に上昇する。このコ
ンデンサ（＋１１の電圧かツェナーダイオード（１５）
で決まる電圧に達するとこのツェナーダイオード（１５
）および抵抗（１６）を通してゲート電流が流れてサイ
リスタ（１４）が導通する。従って、分圧要素Ｕを経た
電流はそれ以降はサイリスタ（１４ｒでバイパスされコ
ンデンサ（１１）には流入せず、コンデンサ＜Ｉ＋１の
充電は停止しその電圧はツェナーダイオード（１５）で
決まる所定の値に規定されることになる。従って、ＩＧ
ＢＴ（１０）のゲート端子Ｇへの負バイアスを一定値以
下に保持することかてきる訳である。
なお、上記各実施例では半導体スイッチとしてＩＧＢＴ
（１０）を使用した場合について説明したがこの発明は
ＭＯ５ＦＥＴ等他の半導体スイッチにも同様に適用する
ことができ同等の効果を奏する。
（１０）を使用した場合について説明したがこの発明は
ＭＯ５ＦＥＴ等他の半導体スイッチにも同様に適用する
ことができ同等の効果を奏する。
以上のように、この発明では、分圧要素と直列にコンデ
ンサを接続し、このコンデンサの電圧を半導体スイッチ
のケート端子に負バイアスとして印加するようにしたの
で、自給ゲート電力方式を維持しつつ簡便な構成でその
ゲート回路の耐ノイズ性を改善することができる。
ンサを接続し、このコンデンサの電圧を半導体スイッチ
のケート端子に負バイアスとして印加するようにしたの
で、自給ゲート電力方式を維持しつつ簡便な構成でその
ゲート回路の耐ノイズ性を改善することができる。
第１図はこの発明の一実施例による半導体装置の構成を
示す回路図、第２図はこの発明の他の実施例を示す回路
図、第３図は従来のものの構成を示す回路図である。 図において、（２）は分圧要素、（９）はゲート回路、
（１０）は半導体スイッチとしてのＩ ＧＢＴ、（ＩＩ
）はコンデンサ：Ｃ，ＥおよびＧはＩＧＢＴのそれぞれ
通電端子およびゲート端子である。 なお、各図中同一符号は同一または相当部分を示す。
示す回路図、第２図はこの発明の他の実施例を示す回路
図、第３図は従来のものの構成を示す回路図である。 図において、（２）は分圧要素、（９）はゲート回路、
（１０）は半導体スイッチとしてのＩ ＧＢＴ、（ＩＩ
）はコンデンサ：Ｃ，ＥおよびＧはＩＧＢＴのそれぞれ
通電端子およびゲート端子である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 一対の通電端子を相互に直列に接続した複数の半導体ス
イッチと、この各半導体スイッチの通電端子間に接続さ
れた分圧要素と、この分圧要素に印加される電圧を利用
して上記各半導体スイッチのゲート端子に上記半導体ス
イッチを導通させるためのゲート電力を供給するゲート
回路とを備えたものにおいて、 上記分圧要素と直列にコンデンサを接続し、このコンデ
ンサの電圧を上記ゲート端子に負バイアスとして印加す
るようにしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10941190A JPH048161A (ja) | 1990-04-25 | 1990-04-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10941190A JPH048161A (ja) | 1990-04-25 | 1990-04-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH048161A true JPH048161A (ja) | 1992-01-13 |
Family
ID=14509569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10941190A Pending JPH048161A (ja) | 1990-04-25 | 1990-04-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH048161A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20250007611A (ko) | 2022-05-26 | 2025-01-14 | 오지 홀딩스 가부시키가이샤 | 허니콤 구조 시트 및 적층체, 그리고 이들의 제조 방법 |
-
1990
- 1990-04-25 JP JP10941190A patent/JPH048161A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20250007611A (ko) | 2022-05-26 | 2025-01-14 | 오지 홀딩스 가부시키가이샤 | 허니콤 구조 시트 및 적층체, 그리고 이들의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510972A (en) | Bridge rectifier circuit having active switches and an active control circuit | |
| US4745311A (en) | Solid-state relay | |
| US6549439B1 (en) | Full wave rectifier circuit using normally off JFETS | |
| JP3234280B2 (ja) | 負荷電流しゃ断装置 | |
| JPS5947469B2 (ja) | 半導体デバイス | |
| JPH03117211A (ja) | 半導体素子の駆動回路 | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| KR980006771A (ko) | 스위칭 모듈, 전력 변환기 및 스위칭 모듈을 사용하여 구성한 전력 변환기 | |
| US7180762B2 (en) | Cascoded rectifier | |
| GB915853A (en) | Inverter network utilising controlled semi-conductor devices | |
| DE59602580D1 (de) | Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern | |
| JP2000341848A (ja) | 逆極性入力保護装置 | |
| JPH048161A (ja) | 半導体装置 | |
| US5027020A (en) | Zero voltage switching AC relay circuit | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| US3939394A (en) | Constant voltage circuit | |
| US3256448A (en) | Protection circuit of a transistor type direct current constant voltage device | |
| US3492560A (en) | Three-phase full wave rectifier for a three-phase four-wire alternating current supply | |
| JP3333643B2 (ja) | １方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路 | |
| JPH084122B2 (ja) | 半導体装置 | |
| JP2000152606A (ja) | 制御回路 | |
| JPH0563051B2 (ja) | ||
| SU1582348A1 (ru) | Устройство реверсировани тока в нагрузке | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| SU470044A1 (ru) | Устройство дл генерировани управл ющих напр жений дл полупроводниковых приборов |