JPH084122B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH084122B2 JPH084122B2 JP61139069A JP13906986A JPH084122B2 JP H084122 B2 JPH084122 B2 JP H084122B2 JP 61139069 A JP61139069 A JP 61139069A JP 13906986 A JP13906986 A JP 13906986A JP H084122 B2 JPH084122 B2 JP H084122B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- schottky barrier
- anode
- cathode
- power mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0051—Diode reverse recovery losses
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、インバータ装置等に応用される電力用スイ
ッチング半導体素子に関するものである。
ッチング半導体素子に関するものである。
従来の電力用スイッチング半導体素子を第２図に示
す。第２図において、１はｎチャネル・エンハンスメン
ト形パワーMOSFET（以下「パワーMOSFET」という）、２
は値がＣである接合容量、３はベース・エミッタ間ボデ
ィ抵抗、４は寄生トランジスタ、Ｄはドレイン端子、Ｇ
はゲート端子、Ｓはソース端子である。
す。第２図において、１はｎチャネル・エンハンスメン
ト形パワーMOSFET（以下「パワーMOSFET」という）、２
は値がＣである接合容量、３はベース・エミッタ間ボデ
ィ抵抗、４は寄生トランジスタ、Ｄはドレイン端子、Ｇ
はゲート端子、Ｓはソース端子である。
次に動作について第３図を用いて説明する。第３図に
おいて、５は負荷、６はスイッチである。第３図に示す
ようなインバータブリッジ動作等において、パワーMOSF
ET1のオフ時で、寄生トランジスタ４のベース・コレク
タ間のダイオード特性をフリーホイールダイオードとし
て用いている時、スイッチ６がオンすると、上記ベース
・コレクタ間ダイオードの逆回復時間の間、逆回復電流
Irが抵抗３を通して流れ、またこのとき接合容量２にdv
/dtが印加され、これに応じた電流Cdv/dtが流れる。こ
れらの電流によって寄生トランジスタ４がオンすること
になる。この動作が繰り返し行なわれることによって、
もともと耐量のない寄生トランジスタ４は劣化または破
壊され、この劣化または破壊によりパワーMOSFET1が劣
化または破壊してしまうという問題があった。
おいて、５は負荷、６はスイッチである。第３図に示す
ようなインバータブリッジ動作等において、パワーMOSF
ET1のオフ時で、寄生トランジスタ４のベース・コレク
タ間のダイオード特性をフリーホイールダイオードとし
て用いている時、スイッチ６がオンすると、上記ベース
・コレクタ間ダイオードの逆回復時間の間、逆回復電流
Irが抵抗３を通して流れ、またこのとき接合容量２にdv
/dtが印加され、これに応じた電流Cdv/dtが流れる。こ
れらの電流によって寄生トランジスタ４がオンすること
になる。この動作が繰り返し行なわれることによって、
もともと耐量のない寄生トランジスタ４は劣化または破
壊され、この劣化または破壊によりパワーMOSFET1が劣
化または破壊してしまうという問題があった。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、破壊耐量を向上できる半導体
装置を得ることにある。
その目的とするところは、破壊耐量を向上できる半導体
装置を得ることにある。
このような目的を達成するために本発明は、ｎチャネ
ル・エンハンスメント形パワーMOSFETのドレイン又はソ
ースにショットキー・バリア・ダイオードのカソード又
はアノードを接続し、ショットキー・バリア・ダイオー
ドのアノード又はカソードにファースト・リカバリー・
ダイオードのカソード又はアノードを対応接続し、ファ
ースト・リカバリー・ダイオードのアノード又はカソー
ドにｎチャネル・エンハンスメント形パワーMOSFETのソ
ース又はドレインを対応接続したものである。
ル・エンハンスメント形パワーMOSFETのドレイン又はソ
ースにショットキー・バリア・ダイオードのカソード又
はアノードを接続し、ショットキー・バリア・ダイオー
ドのアノード又はカソードにファースト・リカバリー・
ダイオードのカソード又はアノードを対応接続し、ファ
ースト・リカバリー・ダイオードのアノード又はカソー
ドにｎチャネル・エンハンスメント形パワーMOSFETのソ
ース又はドレインを対応接続したものである。
また、ｎチャネル・エンハンスメント形パワーMOSFET
のドレインにショットキー・バリア・ダイオードのカソ
ードを接続し、ショットキー・バリア・ダイオードのア
ノードにファースト・リカバリー・ダイオードのカソー
ドを接続し、ファースト・リカバリー・ダイオードのア
ノードをｎチャネル・エンハンスメント形パワーMOSFET
のソースと接続し、ｎチャネル・エンハンスメント形パ
ワーMOSFETとショットキー・バリア・ダイオードとファ
ースト・リカバリー・ダイオードとの構成を１ユニット
として１ユニット又は組み合わされた複数ユニットをモ
ールドパッケージ内に収めるようにしたものである。
のドレインにショットキー・バリア・ダイオードのカソ
ードを接続し、ショットキー・バリア・ダイオードのア
ノードにファースト・リカバリー・ダイオードのカソー
ドを接続し、ファースト・リカバリー・ダイオードのア
ノードをｎチャネル・エンハンスメント形パワーMOSFET
のソースと接続し、ｎチャネル・エンハンスメント形パ
ワーMOSFETとショットキー・バリア・ダイオードとファ
ースト・リカバリー・ダイオードとの構成を１ユニット
として１ユニット又は組み合わされた複数ユニットをモ
ールドパッケージ内に収めるようにしたものである。
また、ｎチャネル・エンハンスメント形パワーMOSFET
のソースにショットキー・バリア・ダイオードのアノー
ドを接続し、ショットキー・バリア・ダイオードのカソ
ードをファースト・リカバリー・ダイオードのアノード
に接続し、ファースト・リカバリー・ダイオードのカソ
ードをｎチャネル・エンハンスメント形パワーMOSFETの
ドレインに接続し、ｎチャネル・エンハンスメント形パ
ワーMOSFETとショットキー・バリア・ダイオードとファ
ースト・リカバリー・ダイオードとの構成を１ユニット
として１ユニット又は組み合わされた複数ユニットをモ
ールドパッケージ内に収めるようにしたものである。
のソースにショットキー・バリア・ダイオードのアノー
ドを接続し、ショットキー・バリア・ダイオードのカソ
ードをファースト・リカバリー・ダイオードのアノード
に接続し、ファースト・リカバリー・ダイオードのカソ
ードをｎチャネル・エンハンスメント形パワーMOSFETの
ドレインに接続し、ｎチャネル・エンハンスメント形パ
ワーMOSFETとショットキー・バリア・ダイオードとファ
ースト・リカバリー・ダイオードとの構成を１ユニット
として１ユニット又は組み合わされた複数ユニットをモ
ールドパッケージ内に収めるようにしたものである。
本発明においては、寄生トランジスタは容易に劣化ま
たは破壊することはない。
たは破壊することはない。
本発明に係わる半導体装置の一実施例を第１図に示
す。第１図（ａ）は本発明の第１の実施例を示す回路
図、第１図（ｂ）はその第２の実施例を示す回路図、第
１図（ｃ）は本装置の斜視図である。
す。第１図（ａ）は本発明の第１の実施例を示す回路
図、第１図（ｂ）はその第２の実施例を示す回路図、第
１図（ｃ）は本装置の斜視図である。
第１図において、A,Bはモジュール、７はショットキ
ー・バリア・ダイオード、８はファースト・リカバリー
・ダイオード、G1,G2はゲート端子、DSはドレイン・ソ
ース端子である。第１図において第２図と同一部分又は
相当部分には同一符号が付してある。
ー・バリア・ダイオード、８はファースト・リカバリー
・ダイオード、G1,G2はゲート端子、DSはドレイン・ソ
ース端子である。第１図において第２図と同一部分又は
相当部分には同一符号が付してある。
第１図（ａ）において、パワーMOSFET1のドレインに
ショットキー・バリア・ダイオード７のカソードを接続
し、ショットキー・バリア・ダイオード７のアノードに
ファースト・リカバリー・ダイオード８のカソードを接
続し、ファースト・リカバリー・ダイオード８のアノー
ドをパワーMOSFET1のソースと接続している。第１図
（ａ）のモジュールＡは、パワーMOSFET1とショットキ
ー・バリア・ダイオード７とファースト・リカバリー・
ダイオード８との構成を１ユニットとして２ユニットで
構成されている。
ショットキー・バリア・ダイオード７のカソードを接続
し、ショットキー・バリア・ダイオード７のアノードに
ファースト・リカバリー・ダイオード８のカソードを接
続し、ファースト・リカバリー・ダイオード８のアノー
ドをパワーMOSFET1のソースと接続している。第１図
（ａ）のモジュールＡは、パワーMOSFET1とショットキ
ー・バリア・ダイオード７とファースト・リカバリー・
ダイオード８との構成を１ユニットとして２ユニットで
構成されている。
インバータ装置等におけるフリーホイール動作時には
負荷電流はファースト・リカバリー・ダイオード８を通
して流れる。また、パワーMOSFET1の寄生トランジスタ
（第２図参照）のベース・コレクタ間のダイオードを通
しても流れようとするが、このダイオードとは逆方向に
シリーズにショットキー・バリア・ダイオード７が接続
されているために上記寄生トランジスタのベース・コレ
クタ間ダイオードには電流が流れないことになる。した
がって、寄生トランジスタがオンすることもなくなるの
で、寄生トランジスタが破壊，劣化することもなくな
り、寄生トランジスタの破壊によるパワーMOSFET1の破
壊が発生することはなくなる。
負荷電流はファースト・リカバリー・ダイオード８を通
して流れる。また、パワーMOSFET1の寄生トランジスタ
（第２図参照）のベース・コレクタ間のダイオードを通
しても流れようとするが、このダイオードとは逆方向に
シリーズにショットキー・バリア・ダイオード７が接続
されているために上記寄生トランジスタのベース・コレ
クタ間ダイオードには電流が流れないことになる。した
がって、寄生トランジスタがオンすることもなくなるの
で、寄生トランジスタが破壊，劣化することもなくな
り、寄生トランジスタの破壊によるパワーMOSFET1の破
壊が発生することはなくなる。
上記実施例では、パワーMOSFET1のドレインにショッ
トキー・バリア・ダイオード７を接続したものを示した
が、パワーMOSFET1のソースに接続してもよい。これを
第１図（ｂ）に示す。第１図（ｂ）において、パワーMO
SFET1のソースにショットキー・バリア・ダイオード７
のアノードを接続し、ショットキー・バリア・ダイオー
ド７のカソードをファースト・リカバリー・ダイオード
のアノードに接続し、ファースト・リカバリー・ダイオ
ードのカソードをパワーMOSFET1のドレインに接続して
いる。第１図（ｂ）に示すモジュールＢは、パワーMOSF
ET1とショットキー・バリア・ダイオード７とファース
ト・リカバリー・ダイオードとの構成を１ユニットとし
て２ユニットで構成されている。このような構成の場
合、ゲート・ソース間に入力する信号電圧のうちショッ
トキー・バリア・ダイオード７の順電圧降下分が失われ
るので、パワーMOSFET1のスイッチング特性に影響を及
ぼすことになる。
トキー・バリア・ダイオード７を接続したものを示した
が、パワーMOSFET1のソースに接続してもよい。これを
第１図（ｂ）に示す。第１図（ｂ）において、パワーMO
SFET1のソースにショットキー・バリア・ダイオード７
のアノードを接続し、ショットキー・バリア・ダイオー
ド７のカソードをファースト・リカバリー・ダイオード
のアノードに接続し、ファースト・リカバリー・ダイオ
ードのカソードをパワーMOSFET1のドレインに接続して
いる。第１図（ｂ）に示すモジュールＢは、パワーMOSF
ET1とショットキー・バリア・ダイオード７とファース
ト・リカバリー・ダイオードとの構成を１ユニットとし
て２ユニットで構成されている。このような構成の場
合、ゲート・ソース間に入力する信号電圧のうちショッ
トキー・バリア・ダイオード７の順電圧降下分が失われ
るので、パワーMOSFET1のスイッチング特性に影響を及
ぼすことになる。
なお上記実施例では２ユニットの場合を示したが、３
ユニット以上の場合においても本装置は同様の効果を奏
するものである。
ユニット以上の場合においても本装置は同様の効果を奏
するものである。
以上説明したように本発明は、ｎチャネル・エンハン
スメント形パワーMOSFETのドレイン又はソースにショッ
トキー・バリア・ダイオードのカソード又はアノードを
接続し、ショットキー・バリア・ダイオードのアノード
又はカソードにファースト・リカバリー・ダイオードの
カソード又はアノードを対応接続し、ファースト・リカ
バリー・ダイオードのアノード又はカソードにｎチャネ
ル・エンハンスメント形パワーMOSFETのソース又はドレ
インを対応接続したことにより、インバータ制御などの
ように誘導負荷回路を頻繁に、しかも高速スイッチング
する用途においても、MOSFETの寄生トランジスタの破損
がなく、信頼性が高く、かつ高速スイッチングも可能で
動作領域が広い優れた半導体装置を提供できる効果があ
る。
スメント形パワーMOSFETのドレイン又はソースにショッ
トキー・バリア・ダイオードのカソード又はアノードを
接続し、ショットキー・バリア・ダイオードのアノード
又はカソードにファースト・リカバリー・ダイオードの
カソード又はアノードを対応接続し、ファースト・リカ
バリー・ダイオードのアノード又はカソードにｎチャネ
ル・エンハンスメント形パワーMOSFETのソース又はドレ
インを対応接続したことにより、インバータ制御などの
ように誘導負荷回路を頻繁に、しかも高速スイッチング
する用途においても、MOSFETの寄生トランジスタの破損
がなく、信頼性が高く、かつ高速スイッチングも可能で
動作領域が広い優れた半導体装置を提供できる効果があ
る。
また、ｎチャネル・エンハンスメント形パワーMOSFET
とショットキー・バリア・ダイオードとファースト・リ
カバリー・ダイオードとの接続構成を１ユニットとして
１ユニット又は組み合わされた複数ユニットをモールド
パッケージ内に収めたことにより、寄生トランジスタが
容易に劣化または破壊しなくなったので、ｎチャネル・
エンハンスメント形パワーMOSFETのスイッチング動作領
域を非常に広くできる効果がある。
とショットキー・バリア・ダイオードとファースト・リ
カバリー・ダイオードとの接続構成を１ユニットとして
１ユニット又は組み合わされた複数ユニットをモールド
パッケージ内に収めたことにより、寄生トランジスタが
容易に劣化または破壊しなくなったので、ｎチャネル・
エンハンスメント形パワーMOSFETのスイッチング動作領
域を非常に広くできる効果がある。
また、電力素子には一般に異常電圧発生を抑止するた
めにスナバ回路が必要であるが、異常電圧の発生はわず
かであるので、スナバ回路を小型軽量なものとすること
ができ、装置の小型軽量化を図ることができる効果があ
る。
めにスナバ回路が必要であるが、異常電圧の発生はわず
かであるので、スナバ回路を小型軽量なものとすること
ができ、装置の小型軽量化を図ることができる効果があ
る。
さらに、１ユニット又は組み合わされた複数ユニット
をモールドパッケージ内に収めたことにより、放熱板を
共有することができるので、実装面積を小さくすること
ができる効果がある。
をモールドパッケージ内に収めたことにより、放熱板を
共有することができるので、実装面積を小さくすること
ができる効果がある。
第１図（ａ）は本発明に係わる半導体装置の一実施例を
示す回路図、第１図（ｂ）はその第２の実施例を示す回
路図、第１図（ｃ）は第１図（ａ），（ｂ）の装置の斜
視図、第２図は従来の半導体装置を示す回路図、第３図
は第２図の回路の動作を説明するための説明図である。 A,B……モジュール、１……パワーMOSFET、７……ショ
ットキー・バリア・ダイオード、８……ファースト・リ
カバリー・ダイオード、Ｄ……ドレイン、Ｓ……ソー
ス、G1,G2……ゲート、DS……ドレイン・ソース。
示す回路図、第１図（ｂ）はその第２の実施例を示す回
路図、第１図（ｃ）は第１図（ａ），（ｂ）の装置の斜
視図、第２図は従来の半導体装置を示す回路図、第３図
は第２図の回路の動作を説明するための説明図である。 A,B……モジュール、１……パワーMOSFET、７……ショ
ットキー・バリア・ダイオード、８……ファースト・リ
カバリー・ダイオード、Ｄ……ドレイン、Ｓ……ソー
ス、G1,G2……ゲート、DS……ドレイン・ソース。
Claims (3)
- 【請求項１】ｎチャネル・エンハンスメント形パワーMO
SFETのドレイン又はソースにショットキー・バリア・ダ
イオードのカソード又はアノードを接続し、前記ショッ
トキー・バリア・ダイオードのアノード又はカソードに
ファースト・リカバリー・ダイオードのカソード又はア
ノードを対応接続し、前記ファースト・リカバリー・ダ
イオードのアノード又はカソードに前記ｎチャネル・エ
ンハンスメント形パワーMOSFETのソース又はドレインを
対応接続したことを特徴とする半導体装置。 - 【請求項２】ｎチャネル・エンハンスメント形パワーMO
SFETのドレインにショットキー・バリア・ダイオードの
カソードを接続し、前記ショットキー・バリア・ダイオ
ードのアノードにファースト・リカバリー・ダイオード
のカソードを接続し、前記ファースト・リカバリー・ダ
イオードのアノードを前記ｎチャネル・エンハンスメン
ト形パワーMOSFETのソースと接続し、前記ｎチャネル・
エンハンスメント形パワーMOSFETとショットキー・バリ
ア・ダイオードとファースト・リカバリー・ダイオード
との構成を１ユニットとして１ユニット又は組み合わさ
れた複数ユニットをモールドパッケージ内に収めたこと
を特徴とする半導体装置。 - 【請求項３】ｎチャネル・エンハンスメント形パワーMO
SFETのソースにショットキー・バリア・ダイオードのア
ノードを接続し、前記ショットキー・バリア・ダイオー
ドのカソードをファースト・リカバリー・ダイオードの
アノードに接続し、前記ファースト・リカバリー・ダイ
オードのカソードを前記ｎチャネル・エンハンスメント
形パワーMOSFETのドレインに接続し、前記ｎチャネル・
エンハンスメント形パワーMOSFETとショットキー・バリ
ア・ダイオードとファースト・リカバリー・ダイオード
との構成を１ユニットとして１ユニット又は組み合わさ
れた複数ユニットをモールドパッケージ内に収めたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139069A JPH084122B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139069A JPH084122B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62295443A JPS62295443A (ja) | 1987-12-22 |
| JPH084122B2 true JPH084122B2 (ja) | 1996-01-17 |
Family
ID=15236767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61139069A Expired - Lifetime JPH084122B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084122B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03126062U (ja) * | 1990-03-30 | 1991-12-19 | ||
| JPH045661U (ja) * | 1990-04-28 | 1992-01-20 | ||
| JP5317413B2 (ja) * | 2007-02-06 | 2013-10-16 | 株式会社東芝 | 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置 |
| JP2015156795A (ja) * | 2015-04-20 | 2015-08-27 | 株式会社東芝 | 半導体スイッチ回路および電力変換装置 |
| JP6458826B2 (ja) * | 2017-05-26 | 2019-01-30 | サンケン電気株式会社 | ゲート駆動回路 |
-
1986
- 1986-06-13 JP JP61139069A patent/JPH084122B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62295443A (ja) | 1987-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837054B2 (ja) | 絶縁ゲート型半導体装置 | |
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| USRE41770E1 (en) | Cascoded rectifier | |
| US4816984A (en) | Bridge arm with transistors and recovery diodes | |
| US5221850A (en) | Conductivity-modulating mosfet | |
| EP0181148B1 (en) | Semiconductor device | |
| JPH02266712A (ja) | 半導体装置 | |
| JPH0590933A (ja) | 複合形スイツチ回路 | |
| JP3183020B2 (ja) | 保護回路を内蔵した絶縁ゲート型半導体装置 | |
| JPH0290570A (ja) | 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路 | |
| JPH084122B2 (ja) | 半導体装置 | |
| JPH01133414A (ja) | カスコードＢｉＭＯＳ駆動回路 | |
| JP3064457B2 (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| JPH10145206A (ja) | 半導体装置の保護回路 | |
| KR940018964A (ko) | 반도체 장치 | |
| JP3468067B2 (ja) | 電圧駆動型半導体素子の過電流抑制回路 | |
| JP3284809B2 (ja) | 大容量半導体装置 | |
| JPS58127376A (ja) | Ｇｔｏサイリスタ | |
| JPH0810821B2 (ja) | Ｉｇｂｔの過電流保護駆動回路 | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JPS58210676A (ja) | 半導体装置 | |
| JPH04132266A (ja) | 半導体装置 | |
| JPH03148873A (ja) | 横型伝導度変調ｍｏｓｆｅｔ | |
| JPS6387128A (ja) | 過電流保護回路 | |
| JPS6122867B2 (ja) |