JPH0481875B2 - - Google Patents
Info
- Publication number
- JPH0481875B2 JPH0481875B2 JP59224212A JP22421284A JPH0481875B2 JP H0481875 B2 JPH0481875 B2 JP H0481875B2 JP 59224212 A JP59224212 A JP 59224212A JP 22421284 A JP22421284 A JP 22421284A JP H0481875 B2 JPH0481875 B2 JP H0481875B2
- Authority
- JP
- Japan
- Prior art keywords
- sio
- forming
- lower electrode
- substrate
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 239000002887 superconductor Substances 0.000 claims description 3
- 239000002245 particle Substances 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001152 Bi alloy Inorganic materials 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000005233 quantum mechanics related processes and functions Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は超電導機能素子、特にトンネル型ジヨ
セフソン接合素子の接合窓形成に好適な層間絶縁
膜の形成方法に関するものである。
セフソン接合素子の接合窓形成に好適な層間絶縁
膜の形成方法に関するものである。
ジヨセフソン接合素子は、超電導現象、および
障壁層を通してのトンネル現象という二つの量子
力学的現象によつて動作する素子である。このジ
ヨセフソン接合は、第４図に示すように、下部電
極１０上に接合窓を設けた層間絶縁膜１２、およ
び上部電極１３を形成し、この接合窓によつて開
口した二つの超電導体の間に厚さ数ｎｍの極めて
薄い障壁層１１を挟んだサンドイツチ構造であ
る。この障壁層の面積を決定せしめるのが接合窓
である。ジヨセフソン接合素子の層間絶縁膜に
は、SiOが用いられている。このSiO膜は、真空
蒸着法によつて第１図に示すような方法で作製す
る。しかし、SiO粒子は付着係数が低いため散乱
する。この散乱したSiO粒子が、レジストステン
シルパターン１の側壁にまわり込み、付着する。
このため、リフトオフ後残渣５が発生し、接合面
積の変動の原因となる。この接合面積のバラツキ
が、直接臨界電流値の変動として素子特性に反映
する。この問題は、接合窓が微小なほど顕著に現
われる。この接合窓にまわり込んだSiO粒子によ
る残渣５を除去する方法について述べてある特許
の例として特開昭58−145177号公報がある。ま
た、第２図に示すようなステンシルをつけないレ
ジストパターン２を用いる作製法では、残渣もな
く接合部の面積は均一であるが突起６が発生する
ために上部電極膜の断線といつた問題がある。第
１図、第２図において、３は蒸着したSiO、４は
レジストステンシルのひさしの長さである。
障壁層を通してのトンネル現象という二つの量子
力学的現象によつて動作する素子である。このジ
ヨセフソン接合は、第４図に示すように、下部電
極１０上に接合窓を設けた層間絶縁膜１２、およ
び上部電極１３を形成し、この接合窓によつて開
口した二つの超電導体の間に厚さ数ｎｍの極めて
薄い障壁層１１を挟んだサンドイツチ構造であ
る。この障壁層の面積を決定せしめるのが接合窓
である。ジヨセフソン接合素子の層間絶縁膜に
は、SiOが用いられている。このSiO膜は、真空
蒸着法によつて第１図に示すような方法で作製す
る。しかし、SiO粒子は付着係数が低いため散乱
する。この散乱したSiO粒子が、レジストステン
シルパターン１の側壁にまわり込み、付着する。
このため、リフトオフ後残渣５が発生し、接合面
積の変動の原因となる。この接合面積のバラツキ
が、直接臨界電流値の変動として素子特性に反映
する。この問題は、接合窓が微小なほど顕著に現
われる。この接合窓にまわり込んだSiO粒子によ
る残渣５を除去する方法について述べてある特許
の例として特開昭58−145177号公報がある。ま
た、第２図に示すようなステンシルをつけないレ
ジストパターン２を用いる作製法では、残渣もな
く接合部の面積は均一であるが突起６が発生する
ために上部電極膜の断線といつた問題がある。第
１図、第２図において、３は蒸着したSiO、４は
レジストステンシルのひさしの長さである。
本発明の目的は、バラツキのない所望の接合面
積を得ることができるような、超電導集積回路素
子の形成方法を提供することにある。
積を得ることができるような、超電導集積回路素
子の形成方法を提供することにある。
トンネル型ジヨセフソン接合素子の臨界電流の
バラツキを小さくするには、接合窓の面積を均一
に形成する必要がある。従来例では、SiOの付着
率が低いためSiO粒子の回込みによる不必要な残
渣が生じ、これが接合窓の面積のバラツキ要因で
あつた。本発明では、それらの問題点を解決する
ため基板温度を273Kから77Kの範囲に冷却し、
SiO膜を形成した。基板を低温に冷却することに
よつてSiOの付着率を高めてSiO蒸発粒子の散乱
による再付着を防ぐことができた。これにより残
渣の無い均一な開口部面積を有する接合窓を再現
性よく形成することが可能になつた。
バラツキを小さくするには、接合窓の面積を均一
に形成する必要がある。従来例では、SiOの付着
率が低いためSiO粒子の回込みによる不必要な残
渣が生じ、これが接合窓の面積のバラツキ要因で
あつた。本発明では、それらの問題点を解決する
ため基板温度を273Kから77Kの範囲に冷却し、
SiO膜を形成した。基板を低温に冷却することに
よつてSiOの付着率を高めてSiO蒸発粒子の散乱
による再付着を防ぐことができた。これにより残
渣の無い均一な開口部面積を有する接合窓を再現
性よく形成することが可能になつた。
以下、本発明の一実施例を第３図、第４図およ
び第５図により説明する。あらかじめ清浄化処理
したシリコン単結晶基板７に熱酸化法により厚さ
約600nｍのSiO2層８を形成する。再び基板を清
浄化処理したのち６×10-6Torrの真空中でSiOを
約200nｍの厚さに蒸着し層間絶縁膜９を形成す
る。つぎにフオトレジストを用いて所望のパター
ンを形成し清浄化処理後Pb合金を約200nｍの厚
さに蒸着しリフトオフによつて下部電極１０を形
成する。つぎに前記下部電極上に接合窓を有する
層間絶縁膜１２を形成する。その際、フオトレジ
ストを用いて前記下部電極の一部が露出しないよ
うにレジストステンシルマスクによるパターンを
設ける。つぎに前記露出した基板（層間絶縁膜形
成の際の下地となる基板、すなわち下部電極。以
下単に基板と称する）の表面を６×10-3Torrに
減圧したO2雰囲気中でスパツタクリーニングし
たのち、引続いて２×10-7Torrの高真空中にて
SiOを約270nｍの厚さに蒸着する。このとき基板
を170Kに冷却しSiO膜を形成する。基板の温度
を種々に変えてSiOを蒸着し、基板温度と残渣発
生率の関係を調べた結果、第５図に示すような結
果が得られた。273K以上の基板温度では、SiO
粒子の付着率が低いために残渣が急増する。ま
た、77K以下の基板温度では、レジストステンシ
ルマスクの割れや剥離が生じるためパターン形成
が困難である。したがつて残渣の発生しない均一
な開口部面積を有する接合窓を形成するには
273Kから77Kの範囲の基板温度が好適である。
び第５図により説明する。あらかじめ清浄化処理
したシリコン単結晶基板７に熱酸化法により厚さ
約600nｍのSiO2層８を形成する。再び基板を清
浄化処理したのち６×10-6Torrの真空中でSiOを
約200nｍの厚さに蒸着し層間絶縁膜９を形成す
る。つぎにフオトレジストを用いて所望のパター
ンを形成し清浄化処理後Pb合金を約200nｍの厚
さに蒸着しリフトオフによつて下部電極１０を形
成する。つぎに前記下部電極上に接合窓を有する
層間絶縁膜１２を形成する。その際、フオトレジ
ストを用いて前記下部電極の一部が露出しないよ
うにレジストステンシルマスクによるパターンを
設ける。つぎに前記露出した基板（層間絶縁膜形
成の際の下地となる基板、すなわち下部電極。以
下単に基板と称する）の表面を６×10-3Torrに
減圧したO2雰囲気中でスパツタクリーニングし
たのち、引続いて２×10-7Torrの高真空中にて
SiOを約270nｍの厚さに蒸着する。このとき基板
を170Kに冷却しSiO膜を形成する。基板の温度
を種々に変えてSiOを蒸着し、基板温度と残渣発
生率の関係を調べた結果、第５図に示すような結
果が得られた。273K以上の基板温度では、SiO
粒子の付着率が低いために残渣が急増する。ま
た、77K以下の基板温度では、レジストステンシ
ルマスクの割れや剥離が生じるためパターン形成
が困難である。したがつて残渣の発生しない均一
な開口部面積を有する接合窓を形成するには
273Kから77Kの範囲の基板温度が好適である。
以上、基板を固定した状態で基板冷却した場合
について述べたが、同様に基板冷却を行い、かつ
基板を回転させた場合においてもSiO粒子のまわ
り込みによる接合窓内の残渣５の発生は皆無であ
つた。つぎに接合窓上の所望の箇所に上部電極用
パターンを形成する。つぎに前記パターンの露出
した部分を、６×10-3Torrに減圧したO2雰囲気
中でスパツタクリーニングしたのち、引続いて２
×10-2Torrに減圧し高周波出力360Vp−ｐで発
生したO2プラズマ中に下部電極を約10分間晒す。
以上の方法により前記接合窓に露出した下部電極
表面にトンネル障壁層１１を生成させる。ついで
Pb−Bi合金もしくはPb−Au合金からなる上部電
極１３を蒸着しジヨセフソン接合を形成した。以
上述べた方法によつて作製した接合窓の面積のバ
ラツキを調べたところ、約５％以下であつた。従
来法で形成した場合、接合面積のバラツキは約15
％であり、それに比べ本発明によつて作製した接
合窓の面積のバラツキは極めて少ないことが分つ
た。
について述べたが、同様に基板冷却を行い、かつ
基板を回転させた場合においてもSiO粒子のまわ
り込みによる接合窓内の残渣５の発生は皆無であ
つた。つぎに接合窓上の所望の箇所に上部電極用
パターンを形成する。つぎに前記パターンの露出
した部分を、６×10-3Torrに減圧したO2雰囲気
中でスパツタクリーニングしたのち、引続いて２
×10-2Torrに減圧し高周波出力360Vp−ｐで発
生したO2プラズマ中に下部電極を約10分間晒す。
以上の方法により前記接合窓に露出した下部電極
表面にトンネル障壁層１１を生成させる。ついで
Pb−Bi合金もしくはPb−Au合金からなる上部電
極１３を蒸着しジヨセフソン接合を形成した。以
上述べた方法によつて作製した接合窓の面積のバ
ラツキを調べたところ、約５％以下であつた。従
来法で形成した場合、接合面積のバラツキは約15
％であり、それに比べ本発明によつて作製した接
合窓の面積のバラツキは極めて少ないことが分つ
た。
本発明によれば、バラツキのない所望の接合面
積を有する超電導集積回路素子を得ることができ
る。これは、成膜時の基板温度を273Kから77K
の範囲とすることで、SiO粒子の散乱が抑制さ
れ、その結果まわり込みによる残渣や突起の発生
がなくなることによるものである。以上述べたよ
うに接合窓を均一に形成することで、従来法では
約15％あつた接合面積のバラツキを本発明によれ
ば約５％に低減でき、接合特性の揃つたジヨセフ
ソン接合素子を再現性よく作製することができ
た。
積を有する超電導集積回路素子を得ることができ
る。これは、成膜時の基板温度を273Kから77K
の範囲とすることで、SiO粒子の散乱が抑制さ
れ、その結果まわり込みによる残渣や突起の発生
がなくなることによるものである。以上述べたよ
うに接合窓を均一に形成することで、従来法では
約15％あつた接合面積のバラツキを本発明によれ
ば約５％に低減でき、接合特性の揃つたジヨセフ
ソン接合素子を再現性よく作製することができ
た。
第１図ａ〜ｃはレジストステンシルマスクを用
いたパターン形成法を示す断面図、第２図ａ〜ｃ
はレジストマスクを用いたパターン形成法を示す
断面図、第３図はジヨセフソン接合素子の上面
図、第４図は第３図のＡ−Ａ線における断面図、
第５図は基板温度とまわり込んだSiO粒子による
残渣発生率との関係を示すグラフである。 １……レジストステンシルマスク、２……レジ
ストマスク、３……蒸着したSiO、４……レジス
トステンシルのひさしの長さ、５……まわり込ん
だSiOによる残渣、６……突起（バリ）、７……
基板、８……熱酸化SiO2、９……層間絶縁膜、
１０……下部電極、１１……トンネル障壁層、１
２……層間絶縁膜（接合窓形成用）、１３……上
部電極。
いたパターン形成法を示す断面図、第２図ａ〜ｃ
はレジストマスクを用いたパターン形成法を示す
断面図、第３図はジヨセフソン接合素子の上面
図、第４図は第３図のＡ−Ａ線における断面図、
第５図は基板温度とまわり込んだSiO粒子による
残渣発生率との関係を示すグラフである。 １……レジストステンシルマスク、２……レジ
ストマスク、３……蒸着したSiO、４……レジス
トステンシルのひさしの長さ、５……まわり込ん
だSiOによる残渣、６……突起（バリ）、７……
基板、８……熱酸化SiO2、９……層間絶縁膜、
１０……下部電極、１１……トンネル障壁層、１
２……層間絶縁膜（接合窓形成用）、１３……上
部電極。
Claims (1)
- 【特許請求の範囲】 １ 所定の基板上に、超電導体から成る下部電極
を形成する工程、 上記下部電極上の一部を覆うレジストステンシ
ルマスクパターンを形成する工程、 上記下部電極の温度を77Kから273Kの範囲と
して、上記下部電極及び上記レジストステンシル
マスクパターン上にSiOを蒸着する工程、 リフトオフ法により上記レジストステンシルマ
スクパターンを除去することにより、上記SiOか
らなり接合窓を有する層間絶縁膜を形成する工
程、 上記接合窓に露出した上記下部電極上にトンネ
ル障壁層を形成する工程、および 上記トンネル障壁層および上記層間絶縁膜上に
超電導体から成る上部電極を形成する工程、 からなることを特徴とする超電導集積回路素子の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224212A JPS61102790A (ja) | 1984-10-26 | 1984-10-26 | 超電導集積回路素子の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224212A JPS61102790A (ja) | 1984-10-26 | 1984-10-26 | 超電導集積回路素子の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102790A JPS61102790A (ja) | 1986-05-21 |
| JPH0481875B2 true JPH0481875B2 (ja) | 1992-12-25 |
Family
ID=16810272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59224212A Granted JPS61102790A (ja) | 1984-10-26 | 1984-10-26 | 超電導集積回路素子の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102790A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58110047A (ja) * | 1981-12-23 | 1983-06-30 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-10-26 JP JP59224212A patent/JPS61102790A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61102790A (ja) | 1986-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5416072A (en) | Superconducting device having an thin superconducting channel formed of oxide superconducting material | |
| JPH05251777A (ja) | 超電導電界効果型素子およびその作製方法 | |
| JPH0444438B2 (ja) | ||
| JPH0481875B2 (ja) | ||
| US5462919A (en) | Method for manufacturing superconducting thin film formed of oxide superconductor having non superconducting region and device utilizing the superconducting thin film | |
| JPS637675A (ja) | 超伝導装置の製造方法 | |
| JP3099406B2 (ja) | 集積回路の多層配線構造 | |
| JPS6366415B2 (ja) | ||
| JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
| JPH01186657A (ja) | 半導体装置の製造方法 | |
| JPH0434939A (ja) | 半導体装置およびその製造方法 | |
| JP2976904B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JPH0234195B2 (ja) | ||
| JPS61144892A (ja) | シヨセフソン集積回路の製造方法 | |
| JPS5994481A (ja) | ジヨゼフソン接合装置 | |
| JPH0334675B2 (ja) | ||
| JP2656853B2 (ja) | 超電導素子および作製方法 | |
| JPH06132577A (ja) | 酸化物超伝導ジョセフソン素子の作製方法 | |
| JPS58108739A (ja) | ジヨセフソン接合装置 | |
| JPS63194376A (ja) | ジヨセフソン接合素子 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPS63300579A (ja) | ジョセフソン回路の製造方法 | |
| JPS6258156B2 (ja) | ||
| JPH0149025B2 (ja) | ||
| JPH0582989B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |