JPH0481918A - キー入力装置 - Google Patents
キー入力装置Info
- Publication number
- JPH0481918A JPH0481918A JP2196838A JP19683890A JPH0481918A JP H0481918 A JPH0481918 A JP H0481918A JP 2196838 A JP2196838 A JP 2196838A JP 19683890 A JP19683890 A JP 19683890A JP H0481918 A JPH0481918 A JP H0481918A
- Authority
- JP
- Japan
- Prior art keywords
- key
- circuit
- code data
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、CPUを備えた情報処理装置に用いられ、
各種の情報をCPUに入力するためのキー入力装置に関
する。
各種の情報をCPUに入力するためのキー入力装置に関
する。
(ロ)従来の技術
従来、この種のキー入力装置においては、キーセンスの
プログラムにより、CPU側から所定間隔でキーセンス
動作を行うことにより、どのキーが押し下げられたのか
のを常時検出するようにしている。
プログラムにより、CPU側から所定間隔でキーセンス
動作を行うことにより、どのキーが押し下げられたのか
のを常時検出するようにしている。
すなわち、第3図のフローチャートに示すように、CP
Uは、キー入力装置に対してキーセンス動作を行って(
ステップ3り、キー入力があったかどうかを確認しくス
テップ32)、キー入力がない場合には、ステップ35
に進んで所定時間の経過を待ち、所定時間経過後、再び
キーセンス動作を行い、これを繰り返す。そして、ステ
ップ32において、キー入力があった場合には、どの入
カキ−が押し下げられているのかをジャッジし(ステッ
プ33)、押し下げられた入カキ−に応じた処理を行っ
て(ステップ34)、所定時間の経過を待ち(ステップ
35)、所定時間経過後、再度ステップ31に戻ってキ
ーセンス動作を行って、入カキ−を検出するようにして
いる。
Uは、キー入力装置に対してキーセンス動作を行って(
ステップ3り、キー入力があったかどうかを確認しくス
テップ32)、キー入力がない場合には、ステップ35
に進んで所定時間の経過を待ち、所定時間経過後、再び
キーセンス動作を行い、これを繰り返す。そして、ステ
ップ32において、キー入力があった場合には、どの入
カキ−が押し下げられているのかをジャッジし(ステッ
プ33)、押し下げられた入カキ−に応じた処理を行っ
て(ステップ34)、所定時間の経過を待ち(ステップ
35)、所定時間経過後、再度ステップ31に戻ってキ
ーセンス動作を行って、入カキ−を検出するようにして
いる。
(ハ)発明が解決しようとする課題
しかしながら、このような従来のキー入力装置において
は、CPU側から所定期間毎にキーセンス動作を実施し
なければならず、これによる割り込みのためプログラム
のスルーブツトが低下し、CPUの処理速度が低下する
という問題がある。
は、CPU側から所定期間毎にキーセンス動作を実施し
なければならず、これによる割り込みのためプログラム
のスルーブツトが低下し、CPUの処理速度が低下する
という問題がある。
また、CPUがスリーブ状態でも割り込みが発生するた
め、不要な電力消費が生ずるという問題がある。
め、不要な電力消費が生ずるという問題がある。
この発明は、このような事情を考慮してなされたもので
、キーセンス動作をハードウェアで行うと共に、キーの
押し下げ時のみキーセンス動作を行うようにして、CP
Uの負荷を軽減すると共に、消費電力の削減を図ったキ
ー入力装置を提供するものである。
、キーセンス動作をハードウェアで行うと共に、キーの
押し下げ時のみキーセンス動作を行うようにして、CP
Uの負荷を軽減すると共に、消費電力の削減を図ったキ
ー入力装置を提供するものである。
(ニ)課題を解決するための手段
この発明は、行ラインと列ラインとの各交点にキースイ
ッチを配置し1こキースイッチ回路と、キースイッチ回
路の行と列とのいずれか一方のラインに信号を入力する
信号入力回路と、キースイッチ回路の行と列とのいずれ
か他方のラインから信号を検出する信号検出回路と、信
号検出回路によって信号が検出されたときキースイッチ
回路に対してキーセンス動作を行うキーセンス回路と、
キーセンス回路のキーセンス動作によって認識された交
点に対応するコードデータを発生するコードデータ発生
回路と、コードデータ発生回路によって発生されたコー
ドデータを識別しそれに応じてコードデータの出力を制
御するコードデータ制御回路と、フードデータ制御回路
からの出力を中央処理装置に入力するためのインターフ
ェイス回路からなるキー入力装置である。
ッチを配置し1こキースイッチ回路と、キースイッチ回
路の行と列とのいずれか一方のラインに信号を入力する
信号入力回路と、キースイッチ回路の行と列とのいずれ
か他方のラインから信号を検出する信号検出回路と、信
号検出回路によって信号が検出されたときキースイッチ
回路に対してキーセンス動作を行うキーセンス回路と、
キーセンス回路のキーセンス動作によって認識された交
点に対応するコードデータを発生するコードデータ発生
回路と、コードデータ発生回路によって発生されたコー
ドデータを識別しそれに応じてコードデータの出力を制
御するコードデータ制御回路と、フードデータ制御回路
からの出力を中央処理装置に入力するためのインターフ
ェイス回路からなるキー入力装置である。
(ホ)作用
この発明によれば、キースイッチ回路の行と列とのいず
れか一方のラインには、信号入力回路によって常時信号
が入力されており、キースイッチ回路の行と列とのいず
れか他方のラインからは、信号検出回路によって信号の
出力が常時検出されている。
れか一方のラインには、信号入力回路によって常時信号
が入力されており、キースイッチ回路の行と列とのいず
れか他方のラインからは、信号検出回路によって信号の
出力が常時検出されている。
このような状態において、信号検出回路によって信号が
検出されたとき、つまり、キースイッチ回路の各交点に
位置するキースイッチのいずれかがオンされた場合には
、キーセンス回路によりキースイッチ回路に対してキー
センス動作が行われて、どの交点のキースイッチがオン
されたのかが認識され、コードデータ発生回路により、
その認識された交点に対応するコードデータが発生され
る。
検出されたとき、つまり、キースイッチ回路の各交点に
位置するキースイッチのいずれかがオンされた場合には
、キーセンス回路によりキースイッチ回路に対してキー
センス動作が行われて、どの交点のキースイッチがオン
されたのかが認識され、コードデータ発生回路により、
その認識された交点に対応するコードデータが発生され
る。
そして、コードデータ制御回路により、コードデータ発
生回路から発生されたコードデータが識別された後、そ
れに応じてコードデータの出力が制御され、インターフ
ェイス回路により、コードデータ制御回路からの出力が
中央処理装置に入力される。
生回路から発生されたコードデータが識別された後、そ
れに応じてコードデータの出力が制御され、インターフ
ェイス回路により、コードデータ制御回路からの出力が
中央処理装置に入力される。
したがって、キーセンス動作がキーセンス回路というハ
ードウェアで行われると共に、キースイッチ回路のいず
れか一つのキースイッチかオンされた時のみ、キーセン
ス動作が行われるので、中央処理装置に対する不要な割
り込みがなくなると共に、ソフトウェアによる処理か不
要となり、中央処理装置のスループットが向上し、ンス
テム全体の処理速度が向上する。
ードウェアで行われると共に、キースイッチ回路のいず
れか一つのキースイッチかオンされた時のみ、キーセン
ス動作が行われるので、中央処理装置に対する不要な割
り込みがなくなると共に、ソフトウェアによる処理か不
要となり、中央処理装置のスループットが向上し、ンス
テム全体の処理速度が向上する。
(へ)実施例
以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。
。なお、これによってこの発明が限定されるものではな
い。
第1図はこの発明のキー入力装置の一実施例の構成を示
すブロック図である。
すブロック図である。
この図において、1は行ラインと列ラインとの各交点に
キースイッチを配置したキースイッチ回路である。
キースイッチを配置したキースイッチ回路である。
2はキーストa−プ信号出力回路であり、キースイッチ
回路1の全ての行(又は列)ラインにストローブ信号を
常時出力する。
回路1の全ての行(又は列)ラインにストローブ信号を
常時出力する。
3はキーデータ入力回路であり、キースイッチ回路lの
全ての列(又は行)ラインからストローブ信号を常時検
出すると共に、ストローブ信号が検出された場合、つま
り、キー入力があった場合には、キーセンスのためのス
キャン動作開始の信号をキースキャンコントロール回路
4に出力し、スキャン動作中は入力データを入力データ
処理回路7に伝達する。
全ての列(又は行)ラインからストローブ信号を常時検
出すると共に、ストローブ信号が検出された場合、つま
り、キー入力があった場合には、キーセンスのためのス
キャン動作開始の信号をキースキャンコントロール回路
4に出力し、スキャン動作中は入力データを入力データ
処理回路7に伝達する。
キースキャンコントロール回路4は、入力データの状態
によりキースキャン動作の制御を行う。
によりキースキャン動作の制御を行う。
キーストローブ生成回路5は、キー処理設定回路14か
らの指示に基づき、キー入力時の各ストローブ信号を順
次出力するタイミングの制御を行うと共に、キー入力が
ない状態においてはキーストローブ信号出力回路2を制
御することにより、スキャン動作停止中のストローブ信
号の出力端子の状態を制御する。
らの指示に基づき、キー入力時の各ストローブ信号を順
次出力するタイミングの制御を行うと共に、キー入力が
ない状態においてはキーストローブ信号出力回路2を制
御することにより、スキャン動作停止中のストローブ信
号の出力端子の状態を制御する。
6は履歴データ処理回路であり、1回のスキャン動作に
より入力された全データを次回のスキャン動作時まで保
持しておき、次回のスキャン動作時にそのデータを入力
データ処理回路7に送る。
より入力された全データを次回のスキャン動作時まで保
持しておき、次回のスキャン動作時にそのデータを入力
データ処理回路7に送る。
入力データ処理回路7は、チャタリングやノイズ等の防
止のため、キーデータ入力回路3からの入力データと履
歴データ処理回路6からの履歴データとを照合し、実際
に有効とするデータを選別して後段のコードデータ生成
回路8に送る。
止のため、キーデータ入力回路3からの入力データと履
歴データ処理回路6からの履歴データとを照合し、実際
に有効とするデータを選別して後段のコードデータ生成
回路8に送る。
コードデータ生成回路8は、入力されたキーデータをコ
ード化して後段のデータ識別回路9に送る。
ード化して後段のデータ識別回路9に送る。
データ識別回路9は、キー処理設定回路14の設定に基
づき、コード化されたキーデータ固有の機能について識
別を行い、ステータスコード生成回路IIに情報を渡す
と共に、各機能についての動作信号を制御する。
づき、コード化されたキーデータ固有の機能について識
別を行い、ステータスコード生成回路IIに情報を渡す
と共に、各機能についての動作信号を制御する。
10はリピート動作制御回路であり、データ識別回路9
からの情報により、リピート機能を持つキーのコードア
ウトに対して、キー処理設定回路14の設定の基づきリ
ピート動作の制御を行う。
からの情報により、リピート機能を持つキーのコードア
ウトに対して、キー処理設定回路14の設定の基づきリ
ピート動作の制御を行う。
ステータスコード生成回路11は、データ識別回路9や
リピート動作制御回路lOから入力されたデータの状態
情報コードを生成する。
リピート動作制御回路lOから入力されたデータの状態
情報コードを生成する。
I2はコードアウト制御回路であり、データ識別回路9
、リピート動作制御回路10及びステータスコード生成
回路11からの出力を受け、入力データより生成された
これらのコードデータを出力する順番を制御する。
、リピート動作制御回路10及びステータスコード生成
回路11からの出力を受け、入力データより生成された
これらのコードデータを出力する順番を制御する。
13はパラレルインターフェイスを介してホストCPU
15にコードデータで信号を入力するホストCPUイン
ターフェイス回路である。
15にコードデータで信号を入力するホストCPUイン
ターフェイス回路である。
ホストCPUインターフェイス回路13は、キースイッ
チ回路1のキースイッチがオンされると、つまりキー入
力が行われると、ホストcpux sに入力するたぬの
データを内部バッファに一旦保持した後、ホストCPU
15に対して割り込みを発生させて、データを入力する
と共に、ホストCPU15がスキャン動作と非同期にア
クセスするための調停を行う。
チ回路1のキースイッチがオンされると、つまりキー入
力が行われると、ホストcpux sに入力するたぬの
データを内部バッファに一旦保持した後、ホストCPU
15に対して割り込みを発生させて、データを入力する
と共に、ホストCPU15がスキャン動作と非同期にア
クセスするための調停を行う。
キー処理設定回路!4は、ホストCPU15からの指示
に基づいて、キースキャン動作やキーのリピート動作等
の条件設定(リピートタイム等)を制御し、各機能に対
する制御信号を生成する。
に基づいて、キースキャン動作やキーのリピート動作等
の条件設定(リピートタイム等)を制御し、各機能に対
する制御信号を生成する。
次に、このような構成における実施例の動作を第2図に
示すフローチャートに従い説明する。
示すフローチャートに従い説明する。
まず、キー動作停止時においては、キースイッチ回路1
の行(又は列)ラインの全てにキーストローブ信号を出
力しておき(ステップ21)、キー入力があったときに
は(ステップ22)、キースキャン動作を開始する(ス
テップ23)。
の行(又は列)ラインの全てにキーストローブ信号を出
力しておき(ステップ21)、キー入力があったときに
は(ステップ22)、キースキャン動作を開始する(ス
テップ23)。
そして、入力されたキーがどのキーであるのかを調べて
(ステップ24)、そのキーに対応するコードデータを
生成しくステップ25)、ホストCPU15に対して割
り込みを発生させて(ステップ26)、ホストCPU1
5にコードデータを出力しくステップ27)、次のキー
入力があるがどうかを確認した後(ステップ2B)、ス
テップ21に戻って、再びキーストローブ信号を、キー
スイッチ回路1の行(又は列)ラインの全てに出力する
状態となる。
(ステップ24)、そのキーに対応するコードデータを
生成しくステップ25)、ホストCPU15に対して割
り込みを発生させて(ステップ26)、ホストCPU1
5にコードデータを出力しくステップ27)、次のキー
入力があるがどうかを確認した後(ステップ2B)、ス
テップ21に戻って、再びキーストローブ信号を、キー
スイッチ回路1の行(又は列)ラインの全てに出力する
状態となる。
このようにして、キースイッチ回路1のいずれか一つの
キースイッチが押し下げられた時のみ、キーセンス動作
を行うことにより、ホストCPUl5に対する無駄な割
り込がなくなると共に、そのためのソフトウェア処理が
不要となり、ホストCPU15のスルーブツトが向上し
、システムとしての処理速度が向上する。
キースイッチが押し下げられた時のみ、キーセンス動作
を行うことにより、ホストCPUl5に対する無駄な割
り込がなくなると共に、そのためのソフトウェア処理が
不要となり、ホストCPU15のスルーブツトが向上し
、システムとしての処理速度が向上する。
また、ホストCPU15が処理を行わずスリーブ状態あ
る場合に不要な割り込みがないため、ホストCPU15
の動作時間が短くなり、ホストCPU15における消費
電力を削減することができる。
る場合に不要な割り込みがないため、ホストCPU15
の動作時間が短くなり、ホストCPU15における消費
電力を削減することができる。
さらに、キーセンス動作をハードウェア回路で行い、ホ
ストCPUl5に対してはパラレルインターフェイスを
介してコードデータで信号を入力することにより、ソフ
トウェアのキーセンスルーチンが簡略化でき、上記に加
えて、さらにホストCPU15のスルーブツト(処理速
度)の向上を図ることができる。
ストCPUl5に対してはパラレルインターフェイスを
介してコードデータで信号を入力することにより、ソフ
トウェアのキーセンスルーチンが簡略化でき、上記に加
えて、さらにホストCPU15のスルーブツト(処理速
度)の向上を図ることができる。
そして、キースイッチが押し下げられた時のみキーセン
ス動作を行うため、デバイス全体としての消費電力も削
減できる。
ス動作を行うため、デバイス全体としての消費電力も削
減できる。
(ト)発明の効果
この発明によれば、キーセンス動作をキーセンス回路と
いうハードウェアで行うと共に、キースイッチ回路のい
ずれか一つのキースイッチがオンされた時のみ、キーセ
ンス動作を行うようにしたので、中央処理装置に対する
不要な割り込みかなくなると共に、ソフトウェアによる
処理が不要となり、中央処理装置のスループットが向上
し、システムとしての処理速度が向上する。
いうハードウェアで行うと共に、キースイッチ回路のい
ずれか一つのキースイッチがオンされた時のみ、キーセ
ンス動作を行うようにしたので、中央処理装置に対する
不要な割り込みかなくなると共に、ソフトウェアによる
処理が不要となり、中央処理装置のスループットが向上
し、システムとしての処理速度が向上する。
また、中央処理装置及び装置全体の消費電力を削減する
ことができる。
ことができる。
第1図はこの発明のキー入力装置の一実施例の構成を示
すブロック図、第2図は実施例の動作を示すフローチャ
ート、第3図は従来のキー入力装置の動作を示すフロー
チャートである。 !・・・・・・キースイッチ回路、 2・・・・・・キーストローブ信号出力回路、3・・・
・・・キーデータ入力回路、 4・・・・・・キースキャンコントロール回路、5・・
・・・・キーストローブ生成回路、6・・・・・・履歴
データ処理回路、 7・・・・・・入力データ処理回路、 8・・・・・コードデータ生成回路、 9・・・・・・データ識別回路、 lO・・・・・・リピート動作制御回路、11・・・・
・・ステータスコード生成回路、12・・・・・・コー
ドアウト制御回路、13・・・・・・ホストCPUイン
ターフェイス回路、14・・・・・・キー処理設定回路
、 15・・・・・・ホストCPU。 第1図 第 図 第 図
すブロック図、第2図は実施例の動作を示すフローチャ
ート、第3図は従来のキー入力装置の動作を示すフロー
チャートである。 !・・・・・・キースイッチ回路、 2・・・・・・キーストローブ信号出力回路、3・・・
・・・キーデータ入力回路、 4・・・・・・キースキャンコントロール回路、5・・
・・・・キーストローブ生成回路、6・・・・・・履歴
データ処理回路、 7・・・・・・入力データ処理回路、 8・・・・・コードデータ生成回路、 9・・・・・・データ識別回路、 lO・・・・・・リピート動作制御回路、11・・・・
・・ステータスコード生成回路、12・・・・・・コー
ドアウト制御回路、13・・・・・・ホストCPUイン
ターフェイス回路、14・・・・・・キー処理設定回路
、 15・・・・・・ホストCPU。 第1図 第 図 第 図
Claims (1)
- 1、行ラインと列ラインとの各交点にキースイッチを配
置したキースイッチ回路と、キースイッチ回路の行と列
とのいずれか一方のラインに信号を入力する信号入力回
路と、キースイッチ回路の行と列とのいずれか他方のラ
インから信号を検出する信号検出回路と、信号検出回路
によって信号が検出されたときキースイッチ回路に対し
てキーセンス動作を行うキーセンス回路と、キーセンス
回路のキーセンス動作によって認識された交点に対応す
るコードデータを発生するコードデータ発生回路と、コ
ードデータ発生回路によって発生されたコードデータを
識別しそれに応じてコードデータの出力を制御するコー
ドデータ制御回路と、コードデータ制御回路からの出力
を中央処理装置に入力するためのインターフェイス回路
からなるキー入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196838A JPH0481918A (ja) | 1990-07-25 | 1990-07-25 | キー入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196838A JPH0481918A (ja) | 1990-07-25 | 1990-07-25 | キー入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0481918A true JPH0481918A (ja) | 1992-03-16 |
Family
ID=16364508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2196838A Pending JPH0481918A (ja) | 1990-07-25 | 1990-07-25 | キー入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0481918A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027088A (ja) * | 1983-07-22 | 1985-02-12 | Matsushita Electric Ind Co Ltd | デジタル情報の記録方法および記録担体 |
| JPS6165375A (ja) * | 1984-09-06 | 1986-04-03 | Kyoritsu Denshi Sangyo Kk | マ−クコ−ド及びその読取装置 |
| JPS6476176A (en) * | 1987-09-17 | 1989-03-22 | Teiryo Sangyo Kk | Identification code reader |
| JPS6486289A (en) * | 1987-07-11 | 1989-03-30 | Teiryo Sangyo Kk | Identifying code paper |
| JPH01112367A (ja) * | 1987-10-26 | 1989-05-01 | Sharp Corp | 機械翻訳装置 |
| JPH0212579A (ja) * | 1988-05-05 | 1990-01-17 | Datacode Internatl Inc | 機械が光学的に読取り可能な2進コード並びにその測定および形成方法 |
-
1990
- 1990-07-25 JP JP2196838A patent/JPH0481918A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027088A (ja) * | 1983-07-22 | 1985-02-12 | Matsushita Electric Ind Co Ltd | デジタル情報の記録方法および記録担体 |
| JPS6165375A (ja) * | 1984-09-06 | 1986-04-03 | Kyoritsu Denshi Sangyo Kk | マ−クコ−ド及びその読取装置 |
| JPS6486289A (en) * | 1987-07-11 | 1989-03-30 | Teiryo Sangyo Kk | Identifying code paper |
| JPS6476176A (en) * | 1987-09-17 | 1989-03-22 | Teiryo Sangyo Kk | Identification code reader |
| JPH01112367A (ja) * | 1987-10-26 | 1989-05-01 | Sharp Corp | 機械翻訳装置 |
| JPH0212579A (ja) * | 1988-05-05 | 1990-01-17 | Datacode Internatl Inc | 機械が光学的に読取り可能な2進コード並びにその測定および形成方法 |
| JPH07168902A (ja) * | 1988-05-05 | 1995-07-04 | Internatl Data Matrix Inc | 機械が光学的に読取り可能な2進コードの形成方法及びその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8800652A (nl) | Computersysteem met omzetting van de instelling van computercommando's. | |
| US5677687A (en) | Zero DC power keyboard scanner using bidirectional I/O's with repeaters | |
| JPH0481918A (ja) | キー入力装置 | |
| JP4054448B2 (ja) | プログラマブルコントローラ | |
| JP3078194B2 (ja) | キースキャン回路 | |
| JP2982811B2 (ja) | アクセス制御装置 | |
| JPH0394353A (ja) | 入出力制御装置 | |
| JP2597637B2 (ja) | ハードウェア状態切替え制御方式 | |
| JP3548943B2 (ja) | 割り込み制御方法 | |
| KR910007748B1 (ko) | 우선순위 인터럽트 제어회로 | |
| KR100259585B1 (ko) | 디엠에이 콘트롤러 | |
| JP2906813B2 (ja) | 集合パネル装置 | |
| JPH054031Y2 (ja) | ||
| JP2569694B2 (ja) | ディスク制御装置 | |
| JPH10333920A (ja) | 割込み処理回路 | |
| JPS5920029A (ja) | センサ−信号取込装置 | |
| JPH0374752A (ja) | ダイレクトメモリアクセス再開方式 | |
| JPH0314017A (ja) | 電子機器 | |
| JPS59165123A (ja) | 入力制御装置 | |
| JPH0713879A (ja) | バス接続装置 | |
| JPH064194A (ja) | 情報処理装置 | |
| JPH06242821A (ja) | プログラマブルコントローラ | |
| JPH05324495A (ja) | 入出力監視システム | |
| JPH10260931A (ja) | 情報処理装置 | |
| JPH04326147A (ja) | データ取込方式 |