JPH0482251A - 信号伝送方式 - Google Patents
信号伝送方式Info
- Publication number
- JPH0482251A JPH0482251A JP19494790A JP19494790A JPH0482251A JP H0482251 A JPH0482251 A JP H0482251A JP 19494790 A JP19494790 A JP 19494790A JP 19494790 A JP19494790 A JP 19494790A JP H0482251 A JPH0482251 A JP H0482251A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- circuit
- differential
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、信号伝送技術さらには電流駆動方式による差
動伝送に適用して特に有効な技術に関し、例えば大規模
集積回路もしくはウェーハスケールの集積回路において
チップまたはウェーハの一方の端から他方の端まで信号
を伝送したい場合に利用して有効な技術に関する。
動伝送に適用して特に有効な技術に関し、例えば大規模
集積回路もしくはウェーハスケールの集積回路において
チップまたはウェーハの一方の端から他方の端まで信号
を伝送したい場合に利用して有効な技術に関する。
［従来の技術］
従来、ＬＳＩ内においである回路から他の回路へ信号を
伝送する方式としては、例えば内部バス方式のように信
号線の電位をハイレベルとロウレベルに振り受信側でし
きい値電圧と比較するとで信号レベルを検出する電圧駆
動方式と、差動増幅器で一対の信号線を逆方向に駆動す
る電流駆動方式がある（特開昭５９−４７６９８号）。
伝送する方式としては、例えば内部バス方式のように信
号線の電位をハイレベルとロウレベルに振り受信側でし
きい値電圧と比較するとで信号レベルを検出する電圧駆
動方式と、差動増幅器で一対の信号線を逆方向に駆動す
る電流駆動方式がある（特開昭５９−４７６９８号）。
［発明が解決しようとする課題］
近年、半導体集積回路の大規模に伴ってチップサイズが
ますます大きくなる傾向があるとともに、ウェーハスケ
ールの集積回路も提案されるようになっできている。
ますます大きくなる傾向があるとともに、ウェーハスケ
ールの集積回路も提案されるようになっできている。
このような集積回路でチップもしくはウェーハの一端か
ら他端へ信号を伝送したいような場合、信号の長さは、
数十皿から数百跡にもなることがある。
ら他端へ信号を伝送したいような場合、信号の長さは、
数十皿から数百跡にもなることがある。
このような長い伝送ラインを介して高速で信号を送る場
合、従来の駆動方式をそのまま適用したのでは信号の振
幅が減少したり、遅延時間が長くなるなどの問題がある
。また、送信側の回路の駆動力を高めようとすると、ト
ランジスタサイズが大きくなり、送信側回路の占有面積
および消費電流がかなり大きくなってしまう。
合、従来の駆動方式をそのまま適用したのでは信号の振
幅が減少したり、遅延時間が長くなるなどの問題がある
。また、送信側の回路の駆動力を高めようとすると、ト
ランジスタサイズが大きくなり、送信側回路の占有面積
および消費電流がかなり大きくなってしまう。
本発明の目的は、送信側の回路のサイズや消費電流をそ
れほど増大させることなく、振幅の減衰および信号の遅
延の少ない伝送を可能にしだ差動伝送技術を提供するこ
とにある。
れほど増大させることなく、振幅の減衰および信号の遅
延の少ない伝送を可能にしだ差動伝送技術を提供するこ
とにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、差動増幅回路を構成する一対の入力差動トラ
ンジスタを送信側の回路に設け、そのコレクタ抵抗対を
受信側の回路に設けて差動伝送ラインで接続し、電流駆
動方式で高負荷伝送ラインを駆動して信号の伝送を行な
うようにしたものである。
ンジスタを送信側の回路に設け、そのコレクタ抵抗対を
受信側の回路に設けて差動伝送ラインで接続し、電流駆
動方式で高負荷伝送ラインを駆動して信号の伝送を行な
うようにしたものである。
また、好ましくは受信側の伝送ラインの終端に、信号線
間を接続する受端抵抗を設けるようにする。
間を接続する受端抵抗を設けるようにする。
［作用つ
長さ氾の伝送ラインの単位長当たりの寄生抵抗をＲ１寄
生容量をＣまた寄生インダクタンスをＬとすると、従来
の伝送方式ではその遅延時間は近似的に０，５３・（Ｑ
−Ｒ）・（（２−Ｃ）＝０．５３・Ｑ′・Ｒ−Ｃであ
ったものが、上記手段によれば、ＱＪＩでまで遅延を低
減できるため、高速伝送が可能になるとともに、電流駆
動であるため振幅の減衰もない。
生容量をＣまた寄生インダクタンスをＬとすると、従来
の伝送方式ではその遅延時間は近似的に０，５３・（Ｑ
−Ｒ）・（（２−Ｃ）＝０．５３・Ｑ′・Ｒ−Ｃであ
ったものが、上記手段によれば、ＱＪＩでまで遅延を低
減できるため、高速伝送が可能になるとともに、電流駆
動であるため振幅の減衰もない。
また、伝送ラインの終端に受端抵抗が接続されていると
、受信信号の振幅が圧縮されるため、さらに高速の伝送
が可能になる。
、受信信号の振幅が圧縮されるため、さらに高速の伝送
が可能になる。
［実施例］
第１図には本発明に係る信号伝送方式を適用した回路の
一実施例が示されている。
一実施例が示されている。
送信側の回路の最終段には、エミッタ共通接続された一
対の差動トランジスタＱｌ、Ｑ２と、その共通エミッタ
端子に接続された定電流源Ｃ１とからなる送信バッファ
ＴＢＦが設けられている。
対の差動トランジスタＱｌ、Ｑ２と、その共通エミッタ
端子に接続された定電流源Ｃ１とからなる送信バッファ
ＴＢＦが設けられている。
この送信バッファＴＢＦを構成する差動トランジスタＱ
１とＱ２の各コレクタ端子は、一対の信号線Ｑ１．．Ｑ
２からなる伝送ラインＴＳＬの一端に接続されている。
１とＱ２の各コレクタ端子は、一対の信号線Ｑ１．．Ｑ
２からなる伝送ラインＴＳＬの一端に接続されている。
そして、上記伝送ラインＴＳＬの他端には、受信側の回
路に設けられた差動型のハイゲインアンプからなる受信
バッファＲＢＦが接続されている。
路に設けられた差動型のハイゲインアンプからなる受信
バッファＲＢＦが接続されている。
すなわち、伝送ラインＴＳＬを構成する信号線Ｑ１．Ｑ
２は終端抵抗Ｒ１，Ｒ２を介して電源電圧ＶＣＣに接続
されており、通常のＣＭＬ回路の入力トランジスタのコ
レクタ端子とコレクタ抵抗との間を引き延ばして伝送ラ
インＴＳＬによって接続したような構成になっている。
２は終端抵抗Ｒ１，Ｒ２を介して電源電圧ＶＣＣに接続
されており、通常のＣＭＬ回路の入力トランジスタのコ
レクタ端子とコレクタ抵抗との間を引き延ばして伝送ラ
インＴＳＬによって接続したような構成になっている。
また、伝送ラインＴＳＬの終端に、受信アンプを構成す
るトランジスタＱｌｌ、Ｑ１２のベース端子が接続され
ている。このトランジスタＱ１１゜Ｑ ］、 ２のエミ
ッタ端子は、抵抗Ｒ１１，Ｒ１２を介して電源電圧ＶＥ
Ｅに、またコレクタ端子は電源電圧Ｖｃｃに接続されて
おり、トランジスタＱ１１とＱ１２は、それぞれエミッ
タフォロワ形トランジスタとして動作する。
るトランジスタＱｌｌ、Ｑ１２のベース端子が接続され
ている。このトランジスタＱ１１゜Ｑ ］、 ２のエミ
ッタ端子は、抵抗Ｒ１１，Ｒ１２を介して電源電圧ＶＥ
Ｅに、またコレクタ端子は電源電圧Ｖｃｃに接続されて
おり、トランジスタＱ１１とＱ１２は、それぞれエミッ
タフォロワ形トランジスタとして動作する。
なお、この実施例では、上記トランジスタＱ１１とＱ１
２のコレクタ端子が直接電源電圧ＶＣＣに接続されてい
るがそれに限定されず、抵抗を介して電源電圧Ｖｃｃに
接続されていてもよいし、また差動トランジスタＱ２１
．Ｑ２２のコレクタ抵抗Ｒ２１，Ｒ２２を介して電源電
圧Ｖｃｃに接続されていてもよい。
２のコレクタ端子が直接電源電圧ＶＣＣに接続されてい
るがそれに限定されず、抵抗を介して電源電圧Ｖｃｃに
接続されていてもよいし、また差動トランジスタＱ２１
．Ｑ２２のコレクタ抵抗Ｒ２１，Ｒ２２を介して電源電
圧Ｖｃｃに接続されていてもよい。
そして、このトランジスタＱｌｌ、Ｑ１２のエミッタ端
子には、エミッタ共通接続された差動トランジスタＱ２
１．Ｑ２２のベース端子か接続されている。この差動ト
ランジスタＱ２１．Ｑ２２のコレクタ端子は抵抗Ｒ２１
，Ｒ２２を介してそれぞれ電源電圧Ｖｃｃに接続され、
差動トランジスタＱ２１．Ｑ２２の共通エミッタ端子に
は定電流源ＣＧ２が接続され、これによって高い増幅率
を有する差動増幅器が構成されている。
子には、エミッタ共通接続された差動トランジスタＱ２
１．Ｑ２２のベース端子か接続されている。この差動ト
ランジスタＱ２１．Ｑ２２のコレクタ端子は抵抗Ｒ２１
，Ｒ２２を介してそれぞれ電源電圧Ｖｃｃに接続され、
差動トランジスタＱ２１．Ｑ２２の共通エミッタ端子に
は定電流源ＣＧ２が接続され、これによって高い増幅率
を有する差動増幅器が構成されている。
上記差動トランジスタＱ２１．Ｑ２２の一方（図ではＱ
２２）のコレクタ端子にエミッタフォロワＥＦが接続さ
れ、受信側のＥＣＬゲートやＮＴＬゲートのような論理
回路（図示省略）に増幅された受信信号が供給されるよ
うになっている。
２２）のコレクタ端子にエミッタフォロワＥＦが接続さ
れ、受信側のＥＣＬゲートやＮＴＬゲートのような論理
回路（図示省略）に増幅された受信信号が供給されるよ
うになっている。
さらに、特に制限されるものではないが、この実施例で
は伝送ラインＴＳＬを構成する信号線Ｑ１、ｆ１２の終
端間に受端抵抗Ｒｔが接続されている。この受端抵抗Ｒ
しは、伝送ラインＴＳＬの特性インピーダンスと整合す
るような抵抗値を有するように設計してやれば、受信信
号の振幅を圧縮して高速化することができる。
は伝送ラインＴＳＬを構成する信号線Ｑ１、ｆ１２の終
端間に受端抵抗Ｒｔが接続されている。この受端抵抗Ｒ
しは、伝送ラインＴＳＬの特性インピーダンスと整合す
るような抵抗値を有するように設計してやれば、受信信
号の振幅を圧縮して高速化することができる。
以上説明したように上記実施例においては、差動増幅回
路を構成する一対の入力差動トランジスタを送信側の回
路に設け、そのコレクタ抵抗対を受信側の回路に設けて
差動伝送ラインで接続し、電流駆動方式で高負荷伝送ラ
インを駆動して信号の伝送を行なうようにしたので、従
来の伝送方式では０．５３・Ｑ”−ＲＣの遅延が生じて
いたものが、Ｑ（Ｔｌまで遅延を低減できるため、高速
伝送が可能になるとともに、電流駆動であるため振幅の
減衰もない。
路を構成する一対の入力差動トランジスタを送信側の回
路に設け、そのコレクタ抵抗対を受信側の回路に設けて
差動伝送ラインで接続し、電流駆動方式で高負荷伝送ラ
インを駆動して信号の伝送を行なうようにしたので、従
来の伝送方式では０．５３・Ｑ”−ＲＣの遅延が生じて
いたものが、Ｑ（Ｔｌまで遅延を低減できるため、高速
伝送が可能になるとともに、電流駆動であるため振幅の
減衰もない。
また、受信側のは送ラインの終端に、信号線間を接続す
る受端抵抗を設けた場合には、受信信号の振幅が圧縮さ
れるため、さらに高速の伝送が可能になるという効果が
ある。
る受端抵抗を設けた場合には、受信信号の振幅が圧縮さ
れるため、さらに高速の伝送が可能になるという効果が
ある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
受信バッファＲＢＦの差動トランジスタＱ２１．Ｑ２２
の前段に、種のダーリントン接続のような形態でトラン
ジスタＱｌｌ、Ｑ１２を設けているが、このトランジス
タＱｌｌ、Ｑ１２は省略して、直接受信信号を差動トラ
ンジスタＱ２１．Ｑ２２のベース端子に入れるように構
成してもよい。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
受信バッファＲＢＦの差動トランジスタＱ２１．Ｑ２２
の前段に、種のダーリントン接続のような形態でトラン
ジスタＱｌｌ、Ｑ１２を設けているが、このトランジス
タＱｌｌ、Ｑ１２は省略して、直接受信信号を差動トラ
ンジスタＱ２１．Ｑ２２のベース端子に入れるように構
成してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＬＳＩもしくはウェ
ーハスケールの集積回路のように同一基板上で信号を伝
送する回路に適用したものについて説明したが、この発
明はそれに限定されるものではなく、別個のチップ間で
信号を伝送する場合にも利用することができる。
をその背景となった利用分野であるＬＳＩもしくはウェ
ーハスケールの集積回路のように同一基板上で信号を伝
送する回路に適用したものについて説明したが、この発
明はそれに限定されるものではなく、別個のチップ間で
信号を伝送する場合にも利用することができる。
［発明の効果コ
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、半導体集積回路もしくはそれを用いたシステ
ムにおいて、振幅の減衰を防止しつつ高速で信号を伝送
することができるようになる。
ムにおいて、振幅の減衰を防止しつつ高速で信号を伝送
することができるようになる。
第１図は本発明に係る信号伝送方式を適用した回路の一
実施例を示す回路図である。 ＴＢＦ・・・・送信バッファ、ＲＢＦ・・・・受信バッ
ファ、ＴＳＬ・・・・伝送ライン。
実施例を示す回路図である。 ＴＢＦ・・・・送信バッファ、ＲＢＦ・・・・受信バッ
ファ、ＴＳＬ・・・・伝送ライン。
Claims (1)
- 【特許請求の範囲】 １、送信側の回路に、エミッタ共通接続された差動トラ
ンジスタ対と定電流源とからなる送信バッファを設ける
とともに、受信側の回路には伝送ラインを介して上記送
信バッファに接続された一対の終端抵抗とこの終端抵抗
に生じた電圧降下を増幅する差動増幅器とからなる受信
バッファを設けて、上記伝送ラインを電流で駆動して信
号を伝送するようにしたことを特徴とする信号伝送方式
。 ２、上記伝送ラインを構成する一対の信号線の受信端間
には抵抗が接続されてなることを特徴とする請求項１記
載の信号伝送方式。 ３、上記終端抵抗と受信側差動増幅器を構成する差動ト
ランジスタ対との間にはそれぞれエミッタフォロワ・ト
ランジスタが接続されてなることを特徴とする請求項１
または請求項２記載の信号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19494790A JPH0482251A (ja) | 1990-07-25 | 1990-07-25 | 信号伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19494790A JPH0482251A (ja) | 1990-07-25 | 1990-07-25 | 信号伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0482251A true JPH0482251A (ja) | 1992-03-16 |
Family
ID=16332977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19494790A Pending JPH0482251A (ja) | 1990-07-25 | 1990-07-25 | 信号伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0482251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265999B1 (ko) * | 1997-06-30 | 2000-09-15 | 김영환 | 차동 전압-전류 변환기 |
-
1990
- 1990-07-25 JP JP19494790A patent/JPH0482251A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265999B1 (ko) * | 1997-06-30 | 2000-09-15 | 김영환 | 차동 전압-전류 변환기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61107415A (ja) | インタ−フエ−ス装置 | |
| US6081133A (en) | Universal receiver device | |
| US5570042A (en) | PECL input buffer | |
| EP0840954A2 (en) | Universal sender device | |
| US4002928A (en) | Process for transmitting signals between two chips with high-speed complementary MOS circuits | |
| US4675555A (en) | IC input buffer emitter follower with current source value dependent upon connection length for equalizing signal delay | |
| JPH0482251A (ja) | 信号伝送方式 | |
| JPH04249945A (ja) | 信号伝送方法及び回路 | |
| US5903167A (en) | High speed CMOS bus transmitter and receiver | |
| US6188254B1 (en) | Data output buffer with high drivability in semiconductor device | |
| JPS62501391A (ja) | トライステ−トドライバ回路 | |
| JPH04260225A (ja) | 半導体集積回路 | |
| JPH06125263A (ja) | 高速振幅制限プッシュ・プル・ドライバ | |
| US6526552B1 (en) | Long line receiver for CMOS integrated circuits | |
| US6642755B2 (en) | Bus driver having noise removing circuit formed by pull-up resistor | |
| US5988819A (en) | Single output transistor output stage for interface applications | |
| US5530386A (en) | Storage charge reduction circuit for bipolar input/output devices | |
| KR100307500B1 (ko) | 반도체장치의 데이터 전송회로 | |
| JPH0278319A (ja) | 半導体集積回路装置 | |
| KR930009492B1 (ko) | 바이씨모오스 출력 버퍼 | |
| JPH02179118A (ja) | 半導体集積回路 | |
| JPH09275336A (ja) | バスドライバ | |
| JPH02174257A (ja) | Ｃｍｏｓ集積回路装置 | |
| JPS5980022A (ja) | アクテイブ出力デイスエ−ブル回路 | |
| JPH04309012A (ja) | 半導体集積回路 |