JPH0482393A - 連続アナログビデオ信号ディジタル化装置 - Google Patents
連続アナログビデオ信号ディジタル化装置Info
- Publication number
- JPH0482393A JPH0482393A JP2302283A JP30228390A JPH0482393A JP H0482393 A JPH0482393 A JP H0482393A JP 2302283 A JP2302283 A JP 2302283A JP 30228390 A JP30228390 A JP 30228390A JP H0482393 A JPH0482393 A JP H0482393A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- strobe
- window
- integrated
- sets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、信号ディジタル化装置及び方法、特に、ビデ
オ信号ディジタル化装置及び方法、さらに雑音を除去し
かつ要求される処理速度を低下させるために信号を、逐
次積分してスタガ配置された集合にするような装置に関
する。
オ信号ディジタル化装置及び方法、さらに雑音を除去し
かつ要求される処理速度を低下させるために信号を、逐
次積分してスタガ配置された集合にするような装置に関
する。
[従来の技術]
一般に、画像ディジタル装置は雑音帯域幅を限定しかつ
発生のおそれのある偽信号を除去するために低域通過フ
ィルタを使用している。しかしながら、低域通過フィル
タの使用は、普通、ナイキスト周波数に接する周波数を
著しく減衰させるように作用し、それゆえ画像の鮮鋭な
端にある程度スミヤリング(ぼけ)が導入されてしまう
。ビデオ信号が画像と英数字情報の両方を変換するディ
ジタル−アナログ(以下DA)変換器の出力又は電荷転
送デバイス(COD)カメラの出りであるとき、信号の
真性帯域幅はDA標本化周波数を超えて充分に拡がる。
発生のおそれのある偽信号を除去するために低域通過フ
ィルタを使用している。しかしながら、低域通過フィル
タの使用は、普通、ナイキスト周波数に接する周波数を
著しく減衰させるように作用し、それゆえ画像の鮮鋭な
端にある程度スミヤリング(ぼけ)が導入されてしまう
。ビデオ信号が画像と英数字情報の両方を変換するディ
ジタル−アナログ(以下DA)変換器の出力又は電荷転
送デバイス(COD)カメラの出りであるとき、信号の
真性帯域幅はDA標本化周波数を超えて充分に拡がる。
この場合、もし過剰標本化を回避しようとするならば信
号を再ディジタル化するときにその信号を同期的にディ
ジタル化することができる。即ち、DA変換クロックと
同じ周波数で動作するアナログ−ディジタル(以下AD
)変換クロックを使用する。もしこれがなされるならば
、偽信号を防止できるであろう。しかし、そこで英数字
の鮮鋭さを維持するために、前置回路は信号をフィルタ
処理してはならない。しかしながら、この場合雑音の帯
域幅は限定されず、したがって再ディジタル化画像に、
特にその軍用フィールド領域において眼ぎわすな雑音を
起こしてしまう。
号を再ディジタル化するときにその信号を同期的にディ
ジタル化することができる。即ち、DA変換クロックと
同じ周波数で動作するアナログ−ディジタル(以下AD
)変換クロックを使用する。もしこれがなされるならば
、偽信号を防止できるであろう。しかし、そこで英数字
の鮮鋭さを維持するために、前置回路は信号をフィルタ
処理してはならない。しかしながら、この場合雑音の帯
域幅は限定されず、したがって再ディジタル化画像に、
特にその軍用フィールド領域において眼ぎわすな雑音を
起こしてしまう。
さらに、従来の256 (28)の真グレイレベルを含
む画像ディジタル化装置は、最下位ビットの臭性不確実
性を除去するために最少29のグレイレベル(lliI
l)にディジタル化されなければならず、さもないと画
像の平坦フィールド領域に特に眼ぎわすな何らかの人為
的な画像欠陥を生じ、例えば画像が高ガンマ補正作用に
対して補償されなければならないときにこのことが伝え
る。60Hzの順次走査モードで又は120フイ一ルド
毎秒の飛越走査モードで表示される高解像度画像(1゜
28011X1,024画素毎線)のディジタル化の取
扱いにおいて、画素時間は8または9ナノ秒に接近する
が、8又は9ナノ秒は同期ディジタル化の場合の約11
0HzのDA変換器速度に(もし過剰標本化が適用され
るならばこの2〜3倍の速度)に相当する。しかしなが
ら、このような速度で動作する9又は10ビツトAD変
換器は、6価で製作するのが困難である。このような高
速度データの流れは、普通遥かに低い処理能力を有する
従来の主記憶装置とインタフェースするために中間記憶
緩衝装置(フレームグラツバ又は線11j記憶装置)が
通常必要となる。
む画像ディジタル化装置は、最下位ビットの臭性不確実
性を除去するために最少29のグレイレベル(lliI
l)にディジタル化されなければならず、さもないと画
像の平坦フィールド領域に特に眼ぎわすな何らかの人為
的な画像欠陥を生じ、例えば画像が高ガンマ補正作用に
対して補償されなければならないときにこのことが伝え
る。60Hzの順次走査モードで又は120フイ一ルド
毎秒の飛越走査モードで表示される高解像度画像(1゜
28011X1,024画素毎線)のディジタル化の取
扱いにおいて、画素時間は8または9ナノ秒に接近する
が、8又は9ナノ秒は同期ディジタル化の場合の約11
0HzのDA変換器速度に(もし過剰標本化が適用され
るならばこの2〜3倍の速度)に相当する。しかしなが
ら、このような速度で動作する9又は10ビツトAD変
換器は、6価で製作するのが困難である。このような高
速度データの流れは、普通遥かに低い処理能力を有する
従来の主記憶装置とインタフェースするために中間記憶
緩衝装置(フレームグラツバ又は線11j記憶装置)が
通常必要となる。
[発明が解決しようとする問題点]
本発明の目的は、情報信号に適用されたとき、雑音帯域
幅を限定しなおかつその情報内の急峻な遷移の鮮鋭さを
維持するディジタル化方法及び装置を提供することにあ
る。
幅を限定しなおかつその情報内の急峻な遷移の鮮鋭さを
維持するディジタル化方法及び装置を提供することにあ
る。
本発明のさらに他の目的は、ビデオ信号に適用されたと
き雑音帯域幅を限定しかつなお英数字の及び信号中の他
の急峻な遷移の全m県対画素コントラスト解像度を維持
するディジタル化方法及び装置を提供することにある。
き雑音帯域幅を限定しかつなお英数字の及び信号中の他
の急峻な遷移の全m県対画素コントラスト解像度を維持
するディジタル化方法及び装置を提供することにある。
本発明のさらに他の目的は、9又は10ピツトAD変換
器でも高解像度画像に商業的に応用可能であるように、
このAD変換器、の標本化周波数を低下させる方法と装
置を提供することにある。
器でも高解像度画像に商業的に応用可能であるように、
このAD変換器、の標本化周波数を低下させる方法と装
置を提供することにある。
本発明のさらに他の目的は、中間記憶!IIを必要とし
ないように、データを受信する1記m装置の有効帯域幅
に整合する標本化速度を使用可能とする方法と装置を提
供することにある。
ないように、データを受信する1記m装置の有効帯域幅
に整合する標本化速度を使用可能とする方法と装置を提
供することにある。
本発明は、次の2つが実現されることによって達成され
る、即ち、(ア)雑音を減少し、なおかつ画像又は他の
情報信号内の鮮鋭さを、画素区間中の情報又は画素を積
分しかっこの積分された値をディジタル化することによ
って維持し、並びに(イ)情報区間(画素)を間隔あき
画素の互いに異なる複数の集合に分割することによって
^速度AD変*a1記憶装置及び又は**装置を必要と
することなく高周波入力信号のディジタル化を使用可能
とするような真に有効かつ経済的なディジタル化技術を
達成できると云うことの実現、及びさらに、従来の速度
成分を持った高周波入力信号の鮮鋭ディジタル化を完成
するように、積分フィルタと逐次集合処理とを組み合わ
せることができると云うことの実現。
る、即ち、(ア)雑音を減少し、なおかつ画像又は他の
情報信号内の鮮鋭さを、画素区間中の情報又は画素を積
分しかっこの積分された値をディジタル化することによ
って維持し、並びに(イ)情報区間(画素)を間隔あき
画素の互いに異なる複数の集合に分割することによって
^速度AD変*a1記憶装置及び又は**装置を必要と
することなく高周波入力信号のディジタル化を使用可能
とするような真に有効かつ経済的なディジタル化技術を
達成できると云うことの実現、及びさらに、従来の速度
成分を持った高周波入力信号の鮮鋭ディジタル化を完成
するように、積分フィルタと逐次集合処理とを組み合わ
せることができると云うことの実現。
[問題を解決するための手段]
本発明は、ビデオフレーム時間の間隔あき画素区間の複
数の集合を識別する手段を含むビデオ信号ディジタル化
装置を特徴とする。このディジタル装置はまた、次の手
段を含む。すなわち、この識別する手段に応答して一度
にこれらの集合の1つにおける各間隔あき画素区間内に
ストローブ窓を区画する手段、この区l!i1jる手段
に応答してこのストローブ窓中にビデオ信号をストロー
ブする手段、このスト0−ブする手段に応答してストロ
ーブ信号を積分しかつ積分された信号を保持する手段、
およびこの積分しかつ保持する手段に応答して積分され
た信号をディジタル化するAD変換器。
数の集合を識別する手段を含むビデオ信号ディジタル化
装置を特徴とする。このディジタル装置はまた、次の手
段を含む。すなわち、この識別する手段に応答して一度
にこれらの集合の1つにおける各間隔あき画素区間内に
ストローブ窓を区画する手段、この区l!i1jる手段
に応答してこのストローブ窓中にビデオ信号をストロー
ブする手段、このスト0−ブする手段に応答してストロ
ーブ信号を積分しかつ積分された信号を保持する手段、
およびこの積分しかつ保持する手段に応答して積分され
た信号をディジタル化するAD変換器。
広い観点においては、本発明は本明細書に開示されてい
る特定の実施例において説明されるような特定のビデオ
信号駆外の信号に対しても動作可能の信号ディジタル化
装置を特徴とする。
る特定の実施例において説明されるような特定のビデオ
信号駆外の信号に対しても動作可能の信号ディジタル化
装置を特徴とする。
本発明は、また、互いに独立の逐次集合処理と積分フィ
ルタ技術を特徴とする。すなわち、本発明はビデオフレ
ーム時間の間隔あき画素区間の複数の集合を識別する手
段、この識別する手段に応答して各画素区間中にビデオ
信号をストローブする手段とを有し、かつこのストロー
ブする手段に応答して、積分することなくストローブ信
号をディジタル化するAD変換器を採用するビデオ信号
ディジタル化装置を特徴とする。
ルタ技術を特徴とする。すなわち、本発明はビデオフレ
ーム時間の間隔あき画素区間の複数の集合を識別する手
段、この識別する手段に応答して各画素区間中にビデオ
信号をストローブする手段とを有し、かつこのストロー
ブする手段に応答して、積分することなくストローブ信
号をディジタル化するAD変換器を採用するビデオ信号
ディジタル化装置を特徴とする。
更に、本発明はビデオフレーム時間の複数の画素区間を
識別する手段、この識別する手段に応答して各画素区間
内にストローブ窓を区画する手段を有し、これらの画素
区間の集合へのいかなる分割にも無関係なビデオ信号デ
ィジタル化装置を特徴とする。なお、このビデオ信号デ
ィジタル化装置には、この区画する手段に応答してスト
ローブ窓中ビデオ信号をストローブする手段、ストロー
ブ信号を積分しかつ積分された信号を保持する手段、及
びこの積分された信号をディジタル化するAD変換器が
含まれる。
識別する手段、この識別する手段に応答して各画素区間
内にストローブ窓を区画する手段を有し、これらの画素
区間の集合へのいかなる分割にも無関係なビデオ信号デ
ィジタル化装置を特徴とする。なお、このビデオ信号デ
ィジタル化装置には、この区画する手段に応答してスト
ローブ窓中ビデオ信号をストローブする手段、ストロー
ブ信号を積分しかつ積分された信号を保持する手段、及
びこの積分された信号をディジタル化するAD変換器が
含まれる。
なお、本発明は、ビデオフレーム時間の間隔あき画素区
間の複数の集合を識別すること、−度にこれらの集合の
1つにおける各間隔あき画素区間内にストローブ窓を区
画すること、およびこのストローブ寒中にビデオ信号を
ストローブすることを含むビデオ信号ディジタル化方法
を特徴とする。
間の複数の集合を識別すること、−度にこれらの集合の
1つにおける各間隔あき画素区間内にストローブ窓を区
画すること、およびこのストローブ寒中にビデオ信号を
ストローブすることを含むビデオ信号ディジタル化方法
を特徴とする。
このストローブ信号は、積分されかつ保持され、次いで
アナログ形式からディジタル形式へ変換される。
アナログ形式からディジタル形式へ変換される。
本発明は、またより一般的には、ビデオ信号入力だけに
限定されない信号ディジタル化装置において達成される
。この場合にも、本発明は、逐次集合処理で、しかし積
分フィルタを使用することなく、信号ディジタル化を遂
行する方法を特徴とし、又は代替的には逐次集合処理を
伴わずに、積分フィルタ処理する方法を提供する。
限定されない信号ディジタル化装置において達成される
。この場合にも、本発明は、逐次集合処理で、しかし積
分フィルタを使用することなく、信号ディジタル化を遂
行する方法を特徴とし、又は代替的には逐次集合処理を
伴わずに、積分フィルタ処理する方法を提供する。
要約すると、ここに開示されるディジタル化装置及び方
法は、情報の間隔あき情報区間の複数の集合を識別し、
−度にこれらの集合の1つにおける各間隔あき情報区間
内にストローブ窓を区画し、このストローブ窓中に信号
をストローブし、ストローブ信号を積分しかつ積分され
た信号をディジタル化する。
法は、情報の間隔あき情報区間の複数の集合を識別し、
−度にこれらの集合の1つにおける各間隔あき情報区間
内にストローブ窓を区画し、このストローブ窓中に信号
をストローブし、ストローブ信号を積分しかつ積分され
た信号をディジタル化する。
[実施例〕
本発明のさらに他の目的、特徴、及び効果は、本発明の
好適実施例についての及び付図を参照しての以下の説明
から当業者にとって明白に理解されるであろう。
好適実施例についての及び付図を参照しての以下の説明
から当業者にとって明白に理解されるであろう。
本発明は画像情報が典型的なラスク内の列と行とで構成
された行1fi1に与えられる特定のビデオ応用におい
て達成される。本発明の1つの特徴によれば、列は間隔
あき画素区間の複数の集合に分割されかつ識別される。
された行1fi1に与えられる特定のビデオ応用におい
て達成される。本発明の1つの特徴によれば、列は間隔
あき画素区間の複数の集合に分割されかつ識別される。
例えば、もし集合の数がnであるならば第1列及びその
後の各人n列が第1集合である。第2集合は第2列及び
その後の各第2+n列を含み、1つのビデオフレーム全
体について、以下同様である。1バス内のディジタル化
画素は、様々に組織化されてもかまわず、次のように、
各線に沿い順序的でなくてよく又は全線にとって、例え
ば、列ごとに同じ順序でなくてよい。
後の各人n列が第1集合である。第2集合は第2列及び
その後の各第2+n列を含み、1つのビデオフレーム全
体について、以下同様である。1バス内のディジタル化
画素は、様々に組織化されてもかまわず、次のように、
各線に沿い順序的でなくてよく又は全線にとって、例え
ば、列ごとに同じ順序でなくてよい。
ストローブ窓は、どの集合が現在作業を加えられている
にせよ、−度にこれらの集合のうちの1つの集合におけ
る間隔あき画素区間に区画される。
にせよ、−度にこれらの集合のうちの1つの集合におけ
る間隔あき画素区間に区画される。
このストロ−7窓中にビデオ信号がストローブされ、そ
の出力が積分兼保持回路によって積分かつ保持され、こ
の回路の出力は、次いで、AD変換器にクロック駆動で
転送される結果ディジタル化される。「ストローブ」は
、ここでは標本化を表示する。
の出力が積分兼保持回路によって積分かつ保持され、こ
の回路の出力は、次いで、AD変換器にクロック駆動で
転送される結果ディジタル化される。「ストローブ」は
、ここでは標本化を表示する。
第1図には、列12と行14の行列を含む典型的なラス
ク形式内のビデオ画像10を表示する。
ク形式内のビデオ画像10を表示する。
第1図において、集合数nは3に等しく選択されており
、3列目ごとに、すなわち、第1列、第4列、第7列、
・・・が第1集合内に含まれる。これらは、白丸によっ
て表示される。第2集合は、第2列、第5列、第8列、
・・・内の黒点によって表示されるii素を含む。第3
集合は、第3列、第6列、第9列、・・・内の十字で表
示されるiii素を含む。ビデオ信号は、第1行内の画
素の系列、これに続く第2行、第3行内の画素のそれぞ
れ、系列、以下同様、のアナログ表示を含む。このよう
な複合ビデオ信号20が、第2図に示されるように、ス
トローブ回路22に転送される。クロック信号24は、
順序回路26に転送される。クロック信号24は、その
入力にビデオ信号20と共にタイミング情報(例えば、
複合ビデオ信号)を受信する位相ロックループ回路から
導出されるように、内部的に発生されるクロック信号か
、又はビデオ信号20がDA変換器の出力であるような
ディジタル化装置内で先行情報を処理するDA変換器か
ら外部的に受信されるり0ツク信号であってもよい。
、3列目ごとに、すなわち、第1列、第4列、第7列、
・・・が第1集合内に含まれる。これらは、白丸によっ
て表示される。第2集合は、第2列、第5列、第8列、
・・・内の黒点によって表示されるii素を含む。第3
集合は、第3列、第6列、第9列、・・・内の十字で表
示されるiii素を含む。ビデオ信号は、第1行内の画
素の系列、これに続く第2行、第3行内の画素のそれぞ
れ、系列、以下同様、のアナログ表示を含む。このよう
な複合ビデオ信号20が、第2図に示されるように、ス
トローブ回路22に転送される。クロック信号24は、
順序回路26に転送される。クロック信号24は、その
入力にビデオ信号20と共にタイミング情報(例えば、
複合ビデオ信号)を受信する位相ロックループ回路から
導出されるように、内部的に発生されるクロック信号か
、又はビデオ信号20がDA変換器の出力であるような
ディジタル化装置内で先行情報を処理するDA変換器か
ら外部的に受信されるり0ツク信号であってもよい。
順序回路26は、3に等しいnでプログラムされ、スト
ローブ回路22を駆動して3つ目の画素に応じてビデオ
信号20の一部をゲート通過させる。順序回路26は、
また、窓発生62Bを駆動してストローブ画素区間の持
続時間内に窓を生成しこの区間中に積分兼保持回路30
が動作して画素区間を積分しかつこれを保持する。積分
が完了した後、積分された信号はクロック駆動されてA
DD換器32内に入り、後者は複合ビデオ信号20のデ
ィジタル化出力を供給する。単一行の最初の7つの列に
対するビデオ信号が第3図に示されており、この図にお
いて、各画素区間40は、持続時間tを有する。窓発生
器28によって発生された窓信号42は、第3図8で示
され、ここで各窓パルス44は画素区IWI40の持続
時間tより、普通、僅かに短い持続時間を有することが
判る。
ローブ回路22を駆動して3つ目の画素に応じてビデオ
信号20の一部をゲート通過させる。順序回路26は、
また、窓発生62Bを駆動してストローブ画素区間の持
続時間内に窓を生成しこの区間中に積分兼保持回路30
が動作して画素区間を積分しかつこれを保持する。積分
が完了した後、積分された信号はクロック駆動されてA
DD換器32内に入り、後者は複合ビデオ信号20のデ
ィジタル化出力を供給する。単一行の最初の7つの列に
対するビデオ信号が第3図に示されており、この図にお
いて、各画素区間40は、持続時間tを有する。窓発生
器28によって発生された窓信号42は、第3図8で示
され、ここで各窓パルス44は画素区IWI40の持続
時間tより、普通、僅かに短い持続時間を有することが
判る。
第3図■で示されるように、窓パルス44は、持続時@
1の開始後、短い時圀経って開始する。第3図りのよう
に、積分傾斜48が現れるのは、この窓パルス44の持
続時間中である。このパルスの持続時間の終端において
、積分兼保持回路3゜による積分は停止し、積分された
値が各積分傾斜48に続くレベル50によって示される
ように保持される。第3図0によって示されるように、
レベル50がクロックパルス54によってDA変変換器
ツクロック駆動れるのは、このパルスの持続時間中であ
る。レベル50に続いて、リセットが起こり積分兼保持
回路30をリセットしてレベル降下52を起こしてゼロ
レベルに到達させる。
1の開始後、短い時圀経って開始する。第3図りのよう
に、積分傾斜48が現れるのは、この窓パルス44の持
続時間中である。このパルスの持続時間の終端において
、積分兼保持回路3゜による積分は停止し、積分された
値が各積分傾斜48に続くレベル50によって示される
ように保持される。第3図0によって示されるように、
レベル50がクロックパルス54によってDA変変換器
ツクロック駆動れるのは、このパルスの持続時間中であ
る。レベル50に続いて、リセットが起こり積分兼保持
回路30をリセットしてレベル降下52を起こしてゼロ
レベルに到達させる。
好適実施例において、第4図のストローブ回路22は、
電圧N流変換回路60とその出力に接続されたFETス
イッチ62を含む。積分兼保持回路30はコンデンサ6
4とFETスイッチ66を含む。順序回路26は、画素
計数器68を含み後者は1本の線の画素を完全に計数す
る度に出力する。線計数N70は、画素計数器68から
の入力の計数を完了して得られる線の数を計数し、かつ
1つの完全なフレーム内の全ての線について計数を完了
したときにオフセット回路72に信号を送出する。オフ
セット回172は、次いで、オフセットを導入する。即
ち、(水平同期パルスから実際のビデオデータの開始ま
での間の)プログラム可能な数のり0ツクパルスが逐次
、0,1又は2だけ分周回路74によって分周されたク
ロックパルスに加算され、分周回路74はその人カクロ
ツクバルス24を、この特別の実施例では前述したよう
に3に等しいnで分周する。オフセット回路72からの
出力は、窓発生器28を駆動する。オフセット回路72
は、またリセット発生器8o及びAD変変換クロッ9生
生BB2駆動する。
電圧N流変換回路60とその出力に接続されたFETス
イッチ62を含む。積分兼保持回路30はコンデンサ6
4とFETスイッチ66を含む。順序回路26は、画素
計数器68を含み後者は1本の線の画素を完全に計数す
る度に出力する。線計数N70は、画素計数器68から
の入力の計数を完了して得られる線の数を計数し、かつ
1つの完全なフレーム内の全ての線について計数を完了
したときにオフセット回路72に信号を送出する。オフ
セット回172は、次いで、オフセットを導入する。即
ち、(水平同期パルスから実際のビデオデータの開始ま
での間の)プログラム可能な数のり0ツクパルスが逐次
、0,1又は2だけ分周回路74によって分周されたク
ロックパルスに加算され、分周回路74はその人カクロ
ツクバルス24を、この特別の実施例では前述したよう
に3に等しいnで分周する。オフセット回路72からの
出力は、窓発生器28を駆動する。オフセット回路72
は、またリセット発生器8o及びAD変変換クロッ9生
生BB2駆動する。
FETスイッチ66を閉じるのはリセット発生器80で
あり、したがって、I!路84上にリセット信号を供給
し、この信号はコンデンサ64を放電させて第3図に示
される信号レベル降下52を起こせることによって積分
兼保持回路3oをリセットする。AD変換クロック発生
器82は、第3図に示すクロック信号54を供給し、こ
れでレベル50を持つ積分信号を読み出す。ゲート1o
Oは位相ロックループ計数器102がらの入力する再生
クロック信号を受信し、計数器102は同期検出器10
4によってビデオ信号2oに同期する。
あり、したがって、I!路84上にリセット信号を供給
し、この信号はコンデンサ64を放電させて第3図に示
される信号レベル降下52を起こせることによって積分
兼保持回路3oをリセットする。AD変換クロック発生
器82は、第3図に示すクロック信号54を供給し、こ
れでレベル50を持つ積分信号を読み出す。ゲート1o
Oは位相ロックループ計数器102がらの入力する再生
クロック信号を受信し、計数器102は同期検出器10
4によってビデオ信号2oに同期する。
ゲート100の出力は調整可能遅延回路106及び整形
増幅器108を通過して後に線路24上に転送される。
増幅器108を通過して後に線路24上に転送される。
本発明は、間隔あき情報区間の複数の集合を識別しかつ
一度にこれらの集合のうちの1つの集合における各情報
区間内にストローブ窓を区画することによって、信号、
特にビデオ信号をディジタル化する方法を提供する。こ
の信号はストローブ窓中にストローブされ、ストローブ
信号は積分されかつ保持され、その後にアナログ形式か
らディジタル形式に変換される。
一度にこれらの集合のうちの1つの集合における各情報
区間内にストローブ窓を区画することによって、信号、
特にビデオ信号をディジタル化する方法を提供する。こ
の信号はストローブ窓中にストローブされ、ストローブ
信号は積分されかつ保持され、その後にアナログ形式か
らディジタル形式に変換される。
本発明の特徴の各々、すなわち積分フィルタと逐次集合
処理とは、互いに独立した機能である。
処理とは、互いに独立した機能である。
第5図に示されるディジタル化装[10aは、ビデオ信
号20aをストローブ回路22aに供給し、後者は順序
回路26aによって動作させられ、順序回路はまたり0
ツク回路24aによって駆動されて周期的にAD変換器
32aに出力し、その結果、先に説明したように、各n
番目の画集又は情報ビットが逐次集合処理されて、従来
の速度成分を伴うことなく、高ディジタル化速度を得る
。
号20aをストローブ回路22aに供給し、後者は順序
回路26aによって動作させられ、順序回路はまたり0
ツク回路24aによって駆動されて周期的にAD変換器
32aに出力し、その結果、先に説明したように、各n
番目の画集又は情報ビットが逐次集合処理されて、従来
の速度成分を伴うことなく、高ディジタル化速度を得る
。
同様に、積分フィルタ処理を、第6図に示されるように
ストローブ回路22bに入力されるビデオ信号20bに
対しても達成することができる。
ストローブ回路22bに入力されるビデオ信号20bに
対しても達成することができる。
窓発生器28bは、次いで、各画素の出現の度に積分兼
保持回路30bを動作させ、その結果のフィルタ出力が
AD変換器32bに受信される。この場合、積分兼保持
回路30bは、保持及びリセットに必要な時間を確保す
るために1容社性積分及び保持ではなく、複数のそれの
タンデム接続を必要とする。
保持回路30bを動作させ、その結果のフィルタ出力が
AD変換器32bに受信される。この場合、積分兼保持
回路30bは、保持及びリセットに必要な時間を確保す
るために1容社性積分及び保持ではなく、複数のそれの
タンデム接続を必要とする。
ここに使用された実施例は、規則的な集合、すなわち、
列に関しているけれども、これは本発明の必要制約条件
ではなく、場合によっては、逐次線式に無作為に選択さ
れた各線内に含まれる間隔あき画素の複数の集合を有す
ることの方が、発生のおそれがある列にまつわる人為的
欠陥を最少化する上で有利であることもある。
列に関しているけれども、これは本発明の必要制約条件
ではなく、場合によっては、逐次線式に無作為に選択さ
れた各線内に含まれる間隔あき画素の複数の集合を有す
ることの方が、発生のおそれがある列にまつわる人為的
欠陥を最少化する上で有利であることもある。
本発明の特定の特徴がいくつかの付図において示され他
の図についてはなされていないが、これは便宜上のため
であって、各特徴は本発明により他の特徴の全てと組み
合わせられている。
の図についてはなされていないが、これは便宜上のため
であって、各特徴は本発明により他の特徴の全てと組み
合わせられている。
他の変更実施例は、以上の説明から当業者にとって明白
であると思われかつ前掲の特許請求の範囲に全てに包含
される。
であると思われかつ前掲の特許請求の範囲に全てに包含
される。
第1図は画素の列と行の行列を含むビデオ画像を表示す
る線図、第2図は本発明の両特徴、すなわち積分フィル
タ及び逐次集合処理を達成するディジタル化装置の構成
を示すブロック線図、第3図は本発明におけるビデオ信
号の1部、窓信号、積分及び保持信号、ADクロック信
号のタイミング波形図、第4図は第2図のブロック線図
のディジタル化装置のさらに3fIIIiなブロック1
1図、第5図は逐次集合処理特徴を達成する本発明によ
るディジタル化装置の簡単化ブロック線図、及び第6図
は積分フィルタ処理を達成する本発明によるディジタル
化装置の簡単化ブロック線図である。 [記号の説明〕 10.10a:ビデオ画像 12:列 14:行 20.20a、20b:複合ビデオ信号22.22a、
22b:ストo−7回路24.24a、24b:り07
り信号 26.26a:順序回路 28.28b:窓発生器 30.30b:I分前保持回路 32.32a、32b:AD変換器 40:画素区間 44:窓パルス 68:画素計数器 72:オフセット回路 74:分周回路 8o:リセット発生器 82:AD変換クロック発生器 102:位相ロックループ 104:同期検出器 106:遅延回路 108:整形増幅回路
る線図、第2図は本発明の両特徴、すなわち積分フィル
タ及び逐次集合処理を達成するディジタル化装置の構成
を示すブロック線図、第3図は本発明におけるビデオ信
号の1部、窓信号、積分及び保持信号、ADクロック信
号のタイミング波形図、第4図は第2図のブロック線図
のディジタル化装置のさらに3fIIIiなブロック1
1図、第5図は逐次集合処理特徴を達成する本発明によ
るディジタル化装置の簡単化ブロック線図、及び第6図
は積分フィルタ処理を達成する本発明によるディジタル
化装置の簡単化ブロック線図である。 [記号の説明〕 10.10a:ビデオ画像 12:列 14:行 20.20a、20b:複合ビデオ信号22.22a、
22b:ストo−7回路24.24a、24b:り07
り信号 26.26a:順序回路 28.28b:窓発生器 30.30b:I分前保持回路 32.32a、32b:AD変換器 40:画素区間 44:窓パルス 68:画素計数器 72:オフセット回路 74:分周回路 8o:リセット発生器 82:AD変換クロック発生器 102:位相ロックループ 104:同期検出器 106:遅延回路 108:整形増幅回路
Claims (8)
- (1)ビデオフレーム時間の間隔あき画素区間の複数の
集合を識別する手段と、 前記識別する手段に応答して一度に前記集合の1つにお
ける各前記間隔あき画素区間にストローブ窓を区画する
手段と、 前記区画する手段に応答して前記ストローブ窓中にビデ
オ信号をストローブする手段と、 前記ストローブする手段に応答してストローブ信号を積
分しかつ積分されたストローブ信号を保持する手段と、 前記積分しかつ保持する手段に応答して積分された信号
をディジタル化するアナログ−ディジタル変換手段とを
包含することを特徴とするビデオ信号ディジタル化装置
。 - (2)ビデオフレーム時間の複数の間隔あき画素区間を
識別する手段と、 前記識別する手段に応答して各前記間隔あき画素区間内
にストローブ窓を区画する手段と、前記区画する手段に
応答して前記ストローブ窓中にビデオ信号をストローブ
する手段と、 前記ストローブする手段に応答してストローブ信号を積
分しかつ積分されたストローブ信号を保持する手段と、 前記積分しかつ保持する手段に応答して積分された信号
をディジタル化するアナログ−ディジタル変換手段とを
包含することを特徴とするビデオ信号ディジタル化装置
。 - (3)ビデオフレーム時間の間隔あき画素区間の複数の
集合を識別する手段と、 前記識別する手段に応答し各前記間隔あき画素区間中に
ビデオ信号をストローブする手段と、前記ストローブす
る手段に応答してストローブ信号をディジタル化するア
ナログ−ディジタル変換手段と を包含することを特徴とするビデオ信号ディジタル化装
置。 - (4)ディジタル化される信号の間隔あき情報区間の複
数の集合を識別する手段と、 前記識別する手段に応答して一度に前記集合の1つにお
ける各前記間隔あき情報区間内にストローブ窓を区画す
る手段と、 前記区画する手段に応答して前記ストローブ窓中に信号
をストローブする手段と、 前記ストローブする手段に応答してストローブ信号を積
分しかつ積分されたストローブ信号を保持する手段と、 前記積分しかつ保持する手段に応答して積分された信号
をディジタル化するアナログ−ディジタル変換手段と を包含することを特徴とする信号ディジタル化装置。 - (5)ビデオフレーム時間の間隔あき画素区間の複数の
集合を識別することと、 一度に前記集合の1つにおける各前記間隔あき画素区間
内にストローブ窓を区画することと、前記ストローブ窓
中にビデオ信号をストローブすることと、 ストローブ信号を積分しかつ積分されたストローブ信号
を保持することと、 積分された信号をアナログ形式からディジタル形式に変
換することと を包含することを特徴とするビデオ信号ディジタル化方
法。 - (6)ビデオフレーム時間の複数の画素区間を識別する
ことと、 各前記画素区間内にストローブ窓を区画することと、 前記ストローブ窓中にビデオ信号をストローブすること
と、 ストローブ信号を積分しかつ積分されたストローブ信号
を保持することと、 積分された信号をアナログ形式からディジタル形式に変
換することと を包含することを特徴とするビデオ信号ディジタル化方
法。 - (7)ビデオフレーム時間の間隔あき画素区間の複数の
集合を識別することと、 前記各間隔あき画素区間中にビデオ信号をストローブす
ることと、 ストローブ信号をアナログ形式からディジタル形式に変
換することと を包含することを特徴とするビデオ信号ディジタル化方
法。 - (8)ディジタル化される信号の間隔あき情報区間の複
数の集合を識別することと、 一度に前記集合の1つにおける各前記間隔あき情報区間
内にストローブ窓を区画することと、前記ストローブ窓
中に信号をストローブすることと、 ストローブ信号を積分しかつ積分されたストローブ信号
を保持することと、 積分された信号をアナログ形式からディジタル形式に変
換することと を包含することを特徴とする信号ディジタ ル化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/557,575 US5034813A (en) | 1990-07-24 | 1990-07-24 | System for signal digitization by spaced interval sampling |
| US557575 | 1990-07-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0482393A true JPH0482393A (ja) | 1992-03-16 |
| JP2686362B2 JP2686362B2 (ja) | 1997-12-08 |
Family
ID=24225991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2302283A Expired - Lifetime JP2686362B2 (ja) | 1990-07-24 | 1990-11-07 | 連続アナログビデオ信号ディジタル化装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5034813A (ja) |
| EP (1) | EP0470313A3 (ja) |
| JP (1) | JP2686362B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1007211A5 (nl) * | 1993-06-10 | 1995-04-25 | Barco | Werkwijze en inrichting voor het converteren van een beeld. |
| US5628028A (en) * | 1995-03-02 | 1997-05-06 | Data Translation, Inc. | Reprogrammable PCMCIA card and method and apparatus employing same |
| US6721379B1 (en) | 1998-09-25 | 2004-04-13 | International Business Machines Corporation | DAC/Driver waveform generator with phase lock rise time control |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE369570B (ja) * | 1973-12-20 | 1974-09-02 | Ericsson Telefon Ab L M | |
| US4058835A (en) * | 1974-11-08 | 1977-11-15 | Westinghouse Electric Corporation | Scan conversion apparatus |
| US4658300A (en) * | 1983-03-08 | 1987-04-14 | Canon Kabushiki Kaisha | System and method for processing image signals |
| ES8700530A1 (es) * | 1985-08-06 | 1986-10-01 | Pesa Electronica Sa | Sistema analizador digital de los parametros de sincronismo de una senal de video color |
| US4774575A (en) * | 1985-08-07 | 1988-09-27 | Canon Kabushiki Kaisha | Video signal processing apparatus |
| JPS6277770A (ja) * | 1985-10-01 | 1987-04-09 | Seiko Instr & Electronics Ltd | ビデオ信号のサンプリングクロツク発生回路 |
| DE3614597A1 (de) * | 1986-04-30 | 1987-11-05 | Bosch Gmbh Robert | Verfahren und schaltungsanordnung zur a/d-wandlung eines gleichspannungssignals |
| US4891713A (en) * | 1988-06-20 | 1990-01-02 | Eastman Kodak Company | Method of sampling picture signals and apparatus therefor |
-
1990
- 1990-07-24 US US07/557,575 patent/US5034813A/en not_active Expired - Fee Related
- 1990-10-16 EP EP19900311284 patent/EP0470313A3/en not_active Withdrawn
- 1990-11-07 JP JP2302283A patent/JP2686362B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2686362B2 (ja) | 1997-12-08 |
| US5034813A (en) | 1991-07-23 |
| EP0470313A2 (en) | 1992-02-12 |
| EP0470313A3 (en) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4386367A (en) | System and method for converting a non-interlaced video signal into an interlaced video signal | |
| US4183087A (en) | Peak deviation sampling | |
| US4589020A (en) | TV video data input apparatus | |
| EP0528548B1 (en) | Universal video output device | |
| JP2592378B2 (ja) | フォーマット変換器 | |
| US4528591A (en) | Raster scan frame digitizer method and apparatus | |
| EP0264962A2 (en) | Method and apparatus for providing video mosaic effects | |
| JPH0482393A (ja) | 連続アナログビデオ信号ディジタル化装置 | |
| US4891713A (en) | Method of sampling picture signals and apparatus therefor | |
| JPS6319116B2 (ja) | ||
| JPS61269265A (ja) | 映像信号時間軸補正装置 | |
| EP0674437B1 (en) | Video processor with field memory for exclusively storing picture information | |
| US4158856A (en) | Apparatus and method for generating digital words representative of video information | |
| US4276563A (en) | Representing a video signal upon the picture screen of a video display device | |
| DE69311936T2 (de) | Fernsehnormunterscheidungsvorrichtung | |
| JPH06222737A (ja) | 表示装置の駆動回路 | |
| KR100420744B1 (ko) | 라인수변환방법및화상디스플레이장치 | |
| US5111191A (en) | Method and apparatus for waveform digitization | |
| JP2531534B2 (ja) | 表示装置 | |
| EP0153861B1 (en) | Video signal delay circuit | |
| JP3167369B2 (ja) | 液晶表示装置 | |
| US6229522B1 (en) | Apparatus and method for producing a representation of a rasterized image and detecting a rasterized image | |
| JPS62143555A (ja) | 光学走査器出力の垂直分解能の向上方法および同方法を用いる光学走査器 | |
| JP3183345B2 (ja) | 画像記憶装置 | |
| SU1037328A1 (ru) | Устройство дл отображени графической информации |