JPH0482726U - - Google Patents
Info
- Publication number
- JPH0482726U JPH0482726U JP12483190U JP12483190U JPH0482726U JP H0482726 U JPH0482726 U JP H0482726U JP 12483190 U JP12483190 U JP 12483190U JP 12483190 U JP12483190 U JP 12483190U JP H0482726 U JPH0482726 U JP H0482726U
- Authority
- JP
- Japan
- Prior art keywords
- eeprom
- bus
- cpu
- switching circuit
- cpu bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Description
第１図は本考案の実施例を示すブロツク図であ
る。 １……ＣＰＵ、２……システムバス、３……Ｅ
ＥＰＲＯＭ、４……コントローラ、５……選択回
路、６……制御回路、７……スイツチング素子。
る。 １……ＣＰＵ、２……システムバス、３……Ｅ
ＥＰＲＯＭ、４……コントローラ、５……選択回
路、６……制御回路、７……スイツチング素子。
Claims (1)
- 通常の使用状態ではＣＰＵバスに直接接続され
ない電気的に消去、書込み可能なＥＥＰＲＯＭと
、このＥＥＰＲＯＭにプログラムする時、このＥ
ＥＰＲＯＭをＣＰＵバスに接続するバス切換え回
路と、上記ＣＰＵバスに接続され、上記バス切換
え回路による上記ＥＥＰＲＯＭのＣＰＵバスへの
接続をＣＰＵから発せられる命令によりコントロ
ールする制御回路と、この制御回路により上記Ｅ
ＥＰＲＯＭへのプログラム電圧の供給をオン・オ
フするスイツチング回路とを具備することを特徴
とするパーソナルコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12483190U JPH0482726U (ja) | 1990-11-27 | 1990-11-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12483190U JPH0482726U (ja) | 1990-11-27 | 1990-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0482726U true JPH0482726U (ja) | 1992-07-17 |
Family
ID=31872461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12483190U Pending JPH0482726U (ja) | 1990-11-27 | 1990-11-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0482726U (ja) |
-
1990
- 1990-11-27 JP JP12483190U patent/JPH0482726U/ja active Pending