JPH0483331A - Silicon crystal surface treatment method - Google Patents

Silicon crystal surface treatment method

Info

Publication number
JPH0483331A
JPH0483331A JP19620590A JP19620590A JPH0483331A JP H0483331 A JPH0483331 A JP H0483331A JP 19620590 A JP19620590 A JP 19620590A JP 19620590 A JP19620590 A JP 19620590A JP H0483331 A JPH0483331 A JP H0483331A
Authority
JP
Japan
Prior art keywords
temperature
silicon crystal
crystal substrate
silicon
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19620590A
Other languages
Japanese (ja)
Inventor
Yoshikazu Honma
本間 芳和
Jiei Makurerando Robaato
ロバート ジエイ マクレランド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP19620590A priority Critical patent/JPH0483331A/en
Publication of JPH0483331A publication Critical patent/JPH0483331A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable an atom step structure of a surface of a crystal thin film to be controlled arbitrarily by allowing direct current to be flown to an electrode, by allowing temperature of a silicon crystal substrate to be controlled within a temperature where phase transition between a super structure of a surface and a basic structure occurs or within a specified range from the temperature and a certain amount of time to be retained. CONSTITUTION:By allowing direct current to be flown to an electrode terminal, temperature of a silicon crystal substrate 1 is retained to a temperature Ts where phase transition from a basic structure of a crystal to a super structure occurs regarding a structure of a crystal surface or within + or -50 deg.C, namely Ts+20 deg.C. At this time, by selecting current direction and current-conduction time properly, a step interval on a silicon surface can be set to a desired value. After a specified current-conduction time passed, temperature of the silicon crystal substrate is set to a room temperature or a temperature which is lower than Ts-50 deg.C depending on the succeeding process. The step structure 2 which is formed on a surface of the silicon crystal substrate 1 does not change much at a temperature which is lower than Ts-50 deg.C, thus enabling a crystal growth process utilizing the desired step structure 2 to be performed.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体や金属などの薄膜の結晶成長を行う技
術およびこの薄膜を利用して集積回路などの微細素子を
形成するシリコン結晶表面処理方法に関するものである
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to technology for crystal growth of thin films of semiconductors, metals, etc., and silicon crystal surface treatment for forming fine elements such as integrated circuits using these thin films. It is about the method.

[従来の技術] 近年、電子を数〜十数原子層の狭い領域に閉じ込めるこ
とにより、量子効果・を発生させ、電子の動きを高めて
超高速の素子を作製しようという試みがなされている。
[Prior Art] In recent years, attempts have been made to create ultra-high-speed devices by confining electrons in a narrow region of several to tens of atomic layers to generate quantum effects and increase the movement of electrons.

このためには、幅が数〜十数原子層の細い線状の領域(
量子細線)や縦横に数〜十数原子層の大きさを持つ箱状
の領域(量子箱)を結晶材料の表面に形成する必要があ
る。これら量子細線や量子箱を形成する技術としては、
結晶の格子面に対して結晶表面を数度程度傾けた基板(
傾斜基板)を利用する方法が検討されている。傾斜基板
の表面では、原子層の段差(ステップ)が規則的な間隔
を持って現れるので、表面の傾斜角を適当に選択するこ
とにより、原子層ステップの間の平坦な領域(テラス)
を所望の幅にとることができる。このテラス上に選択的
に結晶成長を行うことにより、2種の結晶の周期的な列
からなる細線列を作ることができる(文献(福井: [
エピタキシャル成長を利用した量子細線作製」 応用物
理 58  (1989>  1381))。また、こ
の細線列の一部を選択的にエツチングしたりイオン照射
により破壊することにより、細線の長さ方向を制限し、
量子箱を形成することができる。
For this purpose, a thin linear region (with a width of several to several dozen atomic layers)
It is necessary to form quantum wires) or box-shaped regions (quantum boxes) with dimensions of several to ten atomic layers in the vertical and horizontal directions on the surface of the crystal material. The technology for forming these quantum wires and quantum boxes is as follows:
A substrate whose crystal surface is tilted several degrees with respect to the crystal lattice plane (
A method using a tilted substrate is being considered. On the surface of a tilted substrate, atomic layer steps appear at regular intervals, so by appropriately selecting the tilt angle of the surface, flat areas (terraces) between atomic layer steps can be created.
can be set to any desired width. By selectively growing crystals on these terraces, it is possible to create thin line arrays consisting of periodic arrays of two types of crystals (Reference (Fukui: [
"Fabrication of quantum wires using epitaxial growth" Applied Physics 58 (1989> 1381)). In addition, by selectively etching a part of this fine line array or destroying it by ion irradiation, the length direction of the fine line can be restricted.
A quantum box can be formed.

[発明が解決しようとする課題] しかしながら、従来では、原子層ステップの間隔は結晶
表面の傾斜角で決まっており、一つの結晶表面での間隔
は同一となる。また2原子層ステップの間隔を変えるに
は、他の傾斜角の試料を用意する必要がある。したがっ
て一種類の結晶基板に異なる間隔の原子層ステップを制
御して形成することはできなかった。このため、形成す
るデバイスの構造に応じて結晶基板を変えなければなら
なかった。
[Problems to be Solved by the Invention] However, conventionally, the intervals between atomic layer steps are determined by the inclination angle of the crystal surface, and the intervals on one crystal surface are the same. Furthermore, in order to change the interval between two atomic layer steps, it is necessary to prepare samples with other tilt angles. Therefore, it has not been possible to control and form atomic layer steps with different intervals on one type of crystal substrate. Therefore, the crystal substrate had to be changed depending on the structure of the device to be formed.

一方、前述した量子細線や量子箱を用いた素子とは別に
1次元的な量子効果を利用する量子井戸では、厚みが数
〜十数原子層の極薄膜を利用する。この場合には薄膜の
界面に大きな原子層ステップが存在すると、表面散乱に
より、電子の移動度が低下する。したがって薄膜の界面
は原子レベルで平坦であることが要求される。このよう
な極薄膜量子井戸を用いた素子は、前述した傾斜基板上
とは反対に結晶表面が格子面と一致する基板上に形成す
るのが望ましい。しかし、実際の基板表面と格子面とを
0.1度以内の精度で一致させることは現状の切断、研
磨技術では極めて困難である。現在、市販品として用い
られている結晶基板の保証精度は0.2度が一般的であ
り、それ以上の精度のものは極めて高価となる。
On the other hand, in addition to the devices using quantum wires and quantum boxes described above, quantum wells that utilize one-dimensional quantum effects utilize extremely thin films with a thickness of several to ten-odd atomic layers. In this case, if a large atomic layer step exists at the interface of the thin film, the mobility of electrons will decrease due to surface scattering. Therefore, the interface of the thin film is required to be flat at the atomic level. It is desirable that a device using such an ultra-thin film quantum well be formed on a substrate whose crystal surface coincides with a lattice plane, contrary to the above-described inclined substrate. However, it is extremely difficult to match the actual substrate surface and the lattice plane with an accuracy of within 0.1 degree using current cutting and polishing techniques. Currently, the guaranteed accuracy of crystal substrates used as commercially available products is generally 0.2 degrees, and those with higher precision are extremely expensive.

以上、説明したように従来の切断や研磨によって得られ
る結晶表面のステップ構造には、多様な素子構造の要求
を満たすに十分な制御性を有していなかった。近年にな
ってLatyshevらは、シリコン表面において、試
料を直流の電流を用いて1000℃〜1350℃に加熱
した場合、電流を流す方向によって原子層ステップが均
一に分布した表面と、数個から十数側の原子層ステップ
が周期的に集合した表面(ステップパンチング)とが可
逆的に変化することを見いだした(文献(A、V、 L
atyshev、 A、L、 Aseev、 A、B、
 Krasilnikov and 5.l5teni
n: ’TRANSFOR)4ATION ON CL
EAN 5i(111) 5TEPPED 5URFA
CE DURING SUBLIMATION” 5u
rface 5cience 2)3 (1989) 
157.)。この電流方向による原子層ステップ構造の
変化を模式的に第4図に示す。同図(a>に示すように
シリコン結晶基板1の温度が1050℃から1250℃
では、電流Iの流れる方向を単原子層ステップ2を昇る
方向にとると、この単原子層ステップ2は均一に分布し
、逆方向、すなわち単原子層ステップ2を下る方向にと
ると、同図(b)に示すように単原子層ステップ2が密
に集まったステップバンド3が生じるステップパンチン
グが起こる。また、シリコン結晶基板1の温度が125
0”Cがら1350”Cでは、逆に単原子層ステップ2
を下る方向でステップパンチングが起こる。このステッ
プパンチングが起こった場合、単原子層ステップ2が密
に集まったステップバンド3の間隔は、同図(a>の均
一分布の場合のステップ間隔より遥かに広く、かつステ
ップバンド3間の単原子層ステップ2の間隔も同図(’
a>の場合よりも広くなる。このステップパンチングを
利用すると、ステップ間隔をある程度制御することがで
きるもののステップのパンチングがどの位置で起こるが
、また、特定の位置でのステップ間隔がどのようになる
かは全く偶発的なものである。したがってこの現象を素
子作製に利用できる範囲は限られたものにならざるを得
なかった。
As described above, the step structure of the crystal surface obtained by conventional cutting and polishing does not have sufficient controllability to meet the requirements of various device structures. In recent years, Latyshev et al. have shown that when a sample is heated to 1000°C to 1350°C using a direct current on a silicon surface, atomic layer steps can be uniformly distributed on the surface, or there may be atomic layer steps ranging from a few to 10, depending on the direction in which the current is applied. We found that the surface where atomic layer steps on the number side are periodically assembled (step punching) changes reversibly (References (A, V, L)
atyshev, A.L., Aseev, A.B.
Krasilnikov and 5. l5teni
n: 'TRANSFOR)4ATION ON CL
EAN 5i (111) 5TEPPED 5URFA
CE DURING SUBLIMATION” 5u
rface 5science 2) 3 (1989)
157. ). FIG. 4 schematically shows changes in the atomic layer step structure depending on the current direction. As shown in the same figure (a), the temperature of the silicon crystal substrate 1 is 1050°C to 1250°C.
Now, if we take the direction in which the current I flows upwards through the monoatomic layer step 2, this monoatomic layer step 2 will be uniformly distributed, and if we take the direction in which the current I flows in the opposite direction, that is, in the downward direction through the monoatomic layer step 2, we will get the same figure. As shown in (b), step punching occurs in which a step band 3 in which monoatomic layer steps 2 are densely gathered is generated. Further, the temperature of the silicon crystal substrate 1 is 125
Conversely, from 0"C to 1350"C, the monoatomic layer step 2
Step punching occurs in the downward direction. When this step punching occurs, the interval between step bands 3 in which the monoatomic layer steps 2 are densely gathered is much wider than the step interval in the case of uniform distribution as shown in the figure (a>), and the interval between step bands 3 is The interval of atomic layer step 2 is also shown in the same figure ('
It becomes wider than in the case of a>. When using this step punching, the step interval can be controlled to some extent, but at what position the step punching occurs, and the step interval at a particular position is completely contingent. . Therefore, the range in which this phenomenon can be utilized for device fabrication has been limited.

したがって本発明は、従来のシリコン結晶表面処理方法
における問題を改善するためになされなものであり、そ
の目的は、表面を結晶面に対して傾斜させたシリコン結
晶基板の表面あるいは前記基板上に成長された結晶薄膜
の表面の原子ステップ構造を任意に制御できるシリコン
結晶表面処理方法を提供することにある。
Therefore, the present invention has been made in order to improve the problems in the conventional silicon crystal surface treatment method, and its purpose is to improve the surface of a silicon crystal substrate whose surface is inclined with respect to the crystal plane, or to treat the surface of a silicon crystal that is grown on the substrate. An object of the present invention is to provide a silicon crystal surface treatment method that allows arbitrary control of the atomic step structure on the surface of a crystalline thin film.

[課題を解決するための手段] このような課題を解決するために本発明によるシリコン
結晶表面処理方法は、表面を結晶面に対して傾斜させた
シリコン結晶基板端に結晶基板に方向性を持った電流を
流す電極を設置し、該電極に直流電流を流し、シリコン
結晶基板の温度を表面の超構造と基本構造との相転移が
起こる温度あるいはその温度から±50℃以内の範囲で
制御して一定の時間を保持する工程を有している。
[Means for Solving the Problems] In order to solve these problems, the silicon crystal surface treatment method according to the present invention provides a silicon crystal surface treatment method in which a crystal substrate is oriented at the edge of a silicon crystal substrate whose surface is inclined with respect to a crystal plane. A DC current is applied to the electrode, and the temperature of the silicon crystal substrate is controlled to a temperature at which a phase transition between the surface superstructure and the basic structure occurs, or within a range of ±50°C from that temperature. It has a step of holding the temperature for a certain period of time.

[作用] 本発明におけるシリコン結晶表面処理方法においては、
シリコン結晶基板の表面あるいは基板上に成長された結
晶薄膜の表面の原子ステップ構造が任意に制御される。
[Function] In the silicon crystal surface treatment method of the present invention,
The atomic step structure on the surface of a silicon crystal substrate or the surface of a crystal thin film grown on the substrate can be arbitrarily controlled.

[実施例] 以下、図面を用いて本発明の実施例を詳細に説明する。[Example] Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明によるシリコン結晶表面処理方法の第1
の実施例による工程を説明するためのフローチャートを
示す図である。同図において、まず、最初に表面を結晶
面に対して傾斜させたシリコン結晶基板を洗浄した後(
ステップ11)、シリコン結晶基板に電流を流すための
電極端子をシリコン結晶基板端に設置する(ステップ1
2)。
FIG. 1 shows the first method of silicon crystal surface treatment according to the present invention.
It is a figure which shows the flowchart for explaining the process by the Example. In the same figure, first, after cleaning a silicon crystal substrate whose surface is inclined with respect to the crystal plane (
Step 11): Install an electrode terminal on the edge of the silicon crystal substrate for passing a current through the silicon crystal substrate (Step 1)
2).

次いでシリコン結晶基板を超高真空中、望ましくはlX
l0−9Torr以下の圧力の真空中に導入する(ステ
ップ13)。次に清浄な表面を得るなめにシリコン結晶
基板の温度を高温、望ましくは1000℃以上に数〜数
十秒間保持する(ステップ14)。これは電極端子に直
流、交流などの電流を流してシリコン結晶基板を抵抗加
熱するかもしくは別に設置したヒータからの熱輻射によ
って行う。その後、電極端子に直流電流を流すことによ
り、シリコン結晶基板の温度を結晶表面の構造が結晶の
基本構造から超構造への相転移が起こる温度Tsあるい
は±50℃以内、例えばTs+20℃に保持する(ステ
ップ15)。このとき電流方向および通電時間を適当に
選択することにより、シリコン表面のステップ間隔を所
望の値に設定することができる。所定の通電時間を経過
した後、シリコン結晶基板の温度□を室温あるいは次に
続く工程に応じてTs−50℃より低い温度にする(ス
テップ16)。T s −50℃より低い温度ではシリ
コン結晶基板表面に形成されたステップ構造は殆ど変化
しないので、所望のステップ構造を利用した結晶成長工
程などを行うことができる。シリコン結晶薄膜の成長の
場合には、シリコン結晶薄膜を形成した後、再び通電加
熱の工程に戻ることにより、成長したシリコン結晶薄膜
のステップ構造を変化させることも可能である。
Next, the silicon crystal substrate is heated in an ultra-high vacuum, preferably at 1X.
It is introduced into a vacuum at a pressure of 10-9 Torr or less (step 13). Next, in order to obtain a clean surface, the temperature of the silicon crystal substrate is maintained at a high temperature, preferably 1000 DEG C. or higher, for several to several tens of seconds (step 14). This is done by resistively heating the silicon crystal substrate by passing a current such as direct current or alternating current through the electrode terminals, or by heat radiation from a separately installed heater. Thereafter, by flowing a direct current to the electrode terminal, the temperature of the silicon crystal substrate is maintained at a temperature Ts at which the crystal surface structure undergoes a phase transition from the basic structure of the crystal to a superstructure, or within ±50°C, for example, Ts + 20°C. (Step 15). At this time, by appropriately selecting the current direction and the current application time, the step interval on the silicon surface can be set to a desired value. After a predetermined energization time has elapsed, the temperature □ of the silicon crystal substrate is set to room temperature or to a temperature lower than Ts-50°C depending on the next process (step 16). Since the step structure formed on the surface of the silicon crystal substrate hardly changes at a temperature lower than T s -50° C., it is possible to perform a crystal growth process using a desired step structure. In the case of growing a silicon crystal thin film, it is also possible to change the step structure of the grown silicon crystal thin film by returning to the current heating process after forming the silicon crystal thin film.

このような方法によると、表面を結晶面に対して傾斜さ
せたシリコン結晶基板を用いることにより、傾斜角によ
り基本的なステップ間隔あるいはステップの集合したス
テップバンドの間隔を設定でき、かつステ・ツブの移動
が起こる最低温度であるTs付近での通電加熱を用いる
ことにより、ステ・ツブの平行性を維持した状態でステ
ップ間隔を変化させることができる。T s −50℃
より低い温度では、ステップの移動度が減少し、ステッ
プ構造は殆ど変化しない。また、T s + 50℃よ
り高い温度領域では、ステップの移動度が高まるため、
ステップの方向が一方向に揃わず、直線状のステップ構
造を得ることができない。
According to this method, by using a silicon crystal substrate whose surface is inclined with respect to the crystal plane, the basic step interval or the interval of a step band where steps are gathered can be set by the inclination angle. By using electrical heating near Ts, which is the lowest temperature at which movement of the steps occurs, the step interval can be changed while maintaining the parallelism of the steps. Ts -50℃
At lower temperatures, the mobility of the steps decreases and the step structure changes little. In addition, in the temperature range higher than T s + 50°C, the mobility of the step increases, so
The directions of the steps are not aligned in one direction, making it impossible to obtain a linear step structure.

なお、本実施例では、真空中での加熱の場合を説明した
が、大気中や減圧下、加圧下でのシリコン結晶の表面処
理にも通電加熱によるステップ構造制御を応用できる。
Although this embodiment describes the case of heating in vacuum, step structure control by electrical heating can also be applied to surface treatment of silicon crystals in the air, under reduced pressure, or under increased pressure.

また、シリコン以外の結晶材料でもシリコン結晶と同様
な効果が期待できる。
Furthermore, effects similar to those of silicon crystal can be expected with crystal materials other than silicon.

第2図はシリコン結晶の(111)面に対して[112
]方向に1皮類いた表面に本方法を適用した場合のステ
ップの集合したステップバンドの間隔と加熱時間との関
係を示したものである。シリコン(111)面では基本
構造である1×1と超11B*である7×7との間の転
移温度Tsは830℃である。同図の例では、シリコン
結晶基板の温度をTs+20℃、すなわち850’Cと
した。
Figure 2 shows [112] for the (111) plane of silicon crystal.
] shows the relationship between the interval of a step band where steps are gathered and the heating time when the present method is applied to a surface that has one skin in the direction. On the silicon (111) surface, the transition temperature Ts between the basic structure 1×1 and the super 11B* 7×7 is 830°C. In the example shown in the figure, the temperature of the silicon crystal substrate was set to Ts+20°C, that is, 850'C.

電流の流れる方向をステップパンチングの起こる方向に
とると、1分以内の加熱では逆方向に電流を流したとき
と同じ60nm、16分では200nm、60分では6
00nmとなった。ステップパンチ〉グの方向と逆方向
の場合は、60分の加熱後もステップ間隔には殆ど変化
は生じない。
If the direction of current flow is set to the direction in which step punching occurs, heating for less than 1 minute results in the same 60 nm as when the current flows in the opposite direction, 200 nm for 16 minutes, and 60 nm for 60 minutes.
It became 00 nm. In the case of the direction opposite to the direction of the step punch, there is almost no change in the step interval even after 60 minutes of heating.

第3図は本発明によるシリコン結晶表面処理方法の第2
の実施例による工程を説明するためのフローチャートを
示す図である。同図においては、ステップ15における
シリコン結晶基板の温度を直流電流だけでなく、傍熱型
ヒータ、赤外光。
FIG. 3 shows the second method of silicon crystal surface treatment according to the present invention.
It is a figure which shows the flowchart for explaining the process by the Example. In the figure, the temperature of the silicon crystal substrate in step 15 is controlled not only by direct current but also by an indirect heater and infrared light.

レーザ光、電子ビームなどのシリコン結晶基板の外部に
設けられた補助加熱手段によって制御しくステップ17
)、シリコン結晶基板表面の温度をTs±50℃以内に
設定する。この場合にも実施例1の場合と同様な効果が
得られる。
Step 17: Controlled by auxiliary heating means provided outside the silicon crystal substrate, such as a laser beam or an electron beam.
), the temperature of the silicon crystal substrate surface is set within Ts±50°C. In this case as well, the same effects as in the first embodiment can be obtained.

[発明の効果] 以上説明したように本発明によれば、表面を結晶面に対
して傾斜させたシリコン結晶基板端に結晶基板に方向性
を持った電流を流すための電極を設置し、次にこの電極
に直?X電流を流し、シリコン結晶基板の温度を表面の
超構造と基本構造との相転移が起こる温度あるいはその
温度から±50℃以内の範囲で制御して一定の時間を保
持する工程を有することにより、従来は困難であったシ
リコン結晶基板の表面あるいは基板上に成長された結晶
薄膜の表面の原子ステップ構造を任意に制御することが
可能となり、量子効果素子や光素子の開発に多大な効果
をもたらすという極めて優れた効果を有する。
[Effects of the Invention] As explained above, according to the present invention, an electrode for flowing a directional current to the crystal substrate is installed at the edge of the silicon crystal substrate whose surface is inclined with respect to the crystal plane, and directly to this electrode? By having a process of flowing an X current, controlling the temperature of the silicon crystal substrate at a temperature at which a phase transition between the surface superstructure and the basic structure occurs, or within a range of ±50°C from that temperature, and maintaining it for a certain period of time. This has made it possible to arbitrarily control the atomic step structure on the surface of a silicon crystal substrate or the surface of a crystal thin film grown on a substrate, which was previously difficult, and has had a great effect on the development of quantum effect devices and optical devices. It has an extremely excellent effect of bringing about

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるシリコン結晶表面処理方法の第1
の実施例を説明する工程のフローチャートを示す図、第
2図は本発明の第1の実施例におけるステップバンド間
隔と加熱時間との関係を説明する図、第3図は本発明に
よるシリコン結晶表面処理方法の第2の実施例を説明す
る工程のフローチャートを示す図、第4図は通電加熱に
よって生じるステップパンチングの説明図である。 ■・−・シリコン結晶基板、2・・ ・原子層ステップ
、3・・ ・ステップバンド。 第1図
FIG. 1 shows the first method of silicon crystal surface treatment according to the present invention.
FIG. 2 is a diagram illustrating the relationship between step band spacing and heating time in the first embodiment of the present invention, and FIG. FIG. 4 is a diagram illustrating a flowchart of steps for explaining the second embodiment of the processing method, and is an explanatory diagram of step punching caused by electrical heating. ■・−・Silicon crystal substrate, 2・・Atomic layer step, 3・・・Step band. Figure 1

Claims (2)

【特許請求の範囲】[Claims] (1)表面を結晶面に対して傾斜させたシリコン結晶基
板表面上にシリコン結晶薄膜あるいは異種結晶薄膜を成
長する前あるいはシリコン結晶薄膜成長中におけるシリ
コン結晶基板表面のシリコン結晶表面処理方法において
、前記シリコン結晶基板端に結晶基板に方向性を持った
電流を流す電極を設置し、該電極に直流電流を流し、シ
リコン結晶基板の温度を表面の超構造と基本構造との相
転移が起こる温度あるいはその温度から±50℃以内の
範囲で制御して一定の時間を保持する工程を有すること
を特徴とするシリコン結晶表面処理方法。
(1) In the silicon crystal surface treatment method of the silicon crystal substrate surface before or during the growth of a silicon crystal thin film or a silicon crystal thin film on the silicon crystal substrate surface whose surface is inclined with respect to the crystal plane, An electrode is installed at the edge of the silicon crystal substrate to allow a directional current to flow through the crystal substrate, and a direct current is passed through the electrode to adjust the temperature of the silicon crystal substrate to the temperature at which a phase transition between the surface superstructure and the basic structure occurs, or A silicon crystal surface treatment method comprising the step of controlling the temperature within a range of ±50°C and maintaining it for a certain period of time.
(2)請求項1において、前記シリコン結晶基板端に結
晶基板に方向性を持った電流を流す電極を設置し、該電
極に直流電流を流し、シリコン結晶基板の温度を超構造
の現れる温度あるいはその温度から±50℃以内の範囲
で制御して一定の時間を保持する工程において、同時に
シリコン結晶基板表面を外部から補助加熱手段を用いて
加熱する工程を含むことを特徴とするシリコン結晶表面
処理方法。
(2) In claim 1, an electrode for passing a directional current through the crystal substrate is installed at the edge of the silicon crystal substrate, and a direct current is passed through the electrode to adjust the temperature of the silicon crystal substrate to a temperature at which a superstructure appears or a temperature at which a superstructure appears. A silicon crystal surface treatment characterized by including the step of heating the surface of the silicon crystal substrate from the outside using an auxiliary heating means, in the step of controlling the temperature within ±50°C and holding it for a certain period of time. Method.
JP19620590A 1990-07-26 1990-07-26 Silicon crystal surface treatment method Pending JPH0483331A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19620590A JPH0483331A (en) 1990-07-26 1990-07-26 Silicon crystal surface treatment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19620590A JPH0483331A (en) 1990-07-26 1990-07-26 Silicon crystal surface treatment method

Publications (1)

Publication Number Publication Date
JPH0483331A true JPH0483331A (en) 1992-03-17

Family

ID=16353947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19620590A Pending JPH0483331A (en) 1990-07-26 1990-07-26 Silicon crystal surface treatment method

Country Status (1)

Country Link
JP (1) JPH0483331A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007159669A (en) * 2005-12-09 2007-06-28 Matsushita Electric Works Ltd Water flow jetting apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007159669A (en) * 2005-12-09 2007-06-28 Matsushita Electric Works Ltd Water flow jetting apparatus

Similar Documents

Publication Publication Date Title
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
JPS6281709A (en) Manufacture of semiconductor device
JPH0511415B2 (en)
US4564403A (en) Single-crystal semiconductor devices and method for making them
JP2743377B2 (en) Semiconductor thin film manufacturing method
JPH0483331A (en) Silicon crystal surface treatment method
US4585512A (en) Method for making seed crystals for single-crystal semiconductor devices
JP2884203B2 (en) Method for manufacturing semiconductor crystal layer
JPH10259024A (en) Vanadium oxide thin film and method for producing the same
JPS60180112A (en) Manufacture of single crystal semiconductor device
JPH04118918A (en) Surface treatment method of crystal
Horikosh Migration-enhanced epitaxy for low-dimensional structures
JP4235709B2 (en) Method for producing fine faceted shape on semiconductor substrate surface
JP2674751B2 (en) Method for manufacturing SOI substrate
JPH06140324A (en) Method of crystallizing semiconductor film
JPH0338824A (en) Manufacture of semiconductor thin wire
US4562106A (en) Product made by method of entraining dislocations and other crystalline defects
JPS5943815B2 (en) epitaxial growth method
JPH01274432A (en) Film forming method
JPH04239123A (en) Formation method of semiconductor active region
JPH01302716A (en) Formation of semiconductor thin film
JPS61201414A (en) Manufacture of semiconductor single crystal layer
JPH0423471A (en) Manufacturing method of vertical superlattice element
JPS62206815A (en) Semiconductor wafer
JPH0115135B2 (en)