JPH0483365A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0483365A
JPH0483365A JP19631490A JP19631490A JPH0483365A JP H0483365 A JPH0483365 A JP H0483365A JP 19631490 A JP19631490 A JP 19631490A JP 19631490 A JP19631490 A JP 19631490A JP H0483365 A JPH0483365 A JP H0483365A
Authority
JP
Japan
Prior art keywords
outer lead
lead pins
spacers
semiconductor device
bin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19631490A
Other languages
Japanese (ja)
Other versions
JP2823334B2 (en
Inventor
Hisatsugu Ishigami
石神 久嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2196314A priority Critical patent/JP2823334B2/en
Publication of JPH0483365A publication Critical patent/JPH0483365A/en
Application granted granted Critical
Publication of JP2823334B2 publication Critical patent/JP2823334B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE:To prevent yield from decreasing and cost from increasing by arranging spacers to prevent outer lead pins from bending toward the adjacent lead pins between at least a part of the outer lead pins. CONSTITUTION:Spacers 13 to prevent outer lead pins 12 from bending toward the adjacent lead pins are arranged between at least a part of the outer lead pins. The synthetic resin spacers 13 are normally integrated with a package 11 with a metal mold in molding the package 11 because manufacture is facilitated and cost is lowered. The spacers 13 are in contact with the side faces of the bases of the outer lead pins 12. Even if external pressure is applied to the outer lead pins 12 the bases of which are in contact with the spacers 13, the spacers 13 prevent the outer lead pins 12 from being bent toward the adjacent lead pins.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置に係り、特に樹脂モールド型フラ
ットパッケージに関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a semiconductor device, and particularly to a resin molded flat package.

(従来の技術) 半導体製品用のフラットパッケージには、−般に、合成
樹脂をモールドしたものがよく用いられている。第9図
(a)は、従来の樹脂モールド型フラットパッケージを
有する半導体装置の一例の上面を示しており、図中B−
B線に沿う側断面の一部を第9図(b)に示している。
(Prior Art) Flat packages for semiconductor products are generally made of synthetic resin. FIG. 9(a) shows a top view of an example of a semiconductor device having a conventional resin molded flat package.
A part of the side cross section taken along line B is shown in FIG. 9(b).

ここで、91はリードフレームのベツド部にマウントさ
れた半導体チップなどをモールドにより収容した合成樹
脂からなるパッケージ胴体部、92・・・はこのパッケ
ージ胴体部91から外部へ突出した金属よりなるリード
フレームのアウターリードピンである。
Here, 91 is a package body made of synthetic resin in which a semiconductor chip mounted on the bed part of a lead frame is housed by molding, and 92 . . . is a lead frame made of metal that protrudes from this package body 91 to the outside. This is the outer lead pin.

しかし、上記したような従来の半導体装置は、アウター
リードピン92・・・間には何も存在しないので、外部
からの圧力によって、第10図に示すように、アウター
リードビン92が隣りのアウターリードピン側に曲がっ
た状態でモールドされてしまうことがある。しかも、こ
のようなアウターリードビンの曲がりは、半導体製品を
ユーザーが入手した後に発生する恐れがあるので、半導
体製品の信頼性が低下するという問題がある。また、上
記のようにアウターリードピンに曲がりが発生すると、
その後の工程におけるアウターリードビンのカットやベ
ンド作業などに際して歩留りが低下したり、アウターリ
ードビンの曲がりの修正作業に伴うコスト増加を招いて
しまうという問題がある。
However, in the conventional semiconductor device as described above, since nothing exists between the outer lead pins 92, the outer lead bin 92 is pushed against the adjacent outer lead pin by external pressure, as shown in FIG. Sometimes the mold is bent to the side. Moreover, such bending of the outer lead bin may occur after the semiconductor product is obtained by a user, which poses a problem of lowering the reliability of the semiconductor product. Also, if the outer lead pin bends as described above,
There is a problem in that the yield decreases when the outer lead bin is cut or bent in subsequent steps, and costs increase due to the work to correct the bending of the outer lead bin.

(発明が解決しようとする課題) 上記したように従来の樹脂モールド型フラットパッケー
ジを有する半導体装置は、外部からの圧力によってアウ
ターリードビンが隣りのリードビン側に曲がり易く、半
導体製品の信頼性の低下、システム製品に組み込む場合
の歩留りの低下、コスト増加を招いてしまうという問題
がある。
(Problems to be Solved by the Invention) As described above, in semiconductor devices having conventional resin molded flat packages, the outer lead bin tends to bend toward the adjacent lead bin due to external pressure, reducing the reliability of the semiconductor product. However, there is a problem in that when it is incorporated into a system product, it causes a decrease in yield and an increase in cost.

本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、外部からの圧力を受けてもアウターリードビ
ンが隣りのリードピン側に曲がり難く、信頼性の向上、
システム製品に組み込む場合の歩留りの低下およびコス
ト増加の防止を図り得る樹脂モールド型フラットパッケ
ージを有する半導体装置を提供することにある。
The present invention has been made to solve the above problems, and its purpose is to prevent the outer lead bin from bending toward the adjacent lead pin even when subjected to external pressure, improve reliability,
An object of the present invention is to provide a semiconductor device having a resin molded flat package that can prevent a decrease in yield and an increase in cost when incorporated into a system product.

[発明の構成〕 (課題を解決するための手段) 本発明は、半導体チップが樹脂モールド型フラットパッ
ケージ内に収容されている半導体装置において、少なく
とも一部のアウターリードピン相互間に、アウターリー
ドビンの隣りのリードビン側への曲がりを防止するため
のスペーサが設けられていることを特徴とする。このス
ペーサは、例えば上記パッケージと一体的に合成樹脂に
より形成される。
[Structure of the Invention] (Means for Solving the Problems) The present invention provides a semiconductor device in which a semiconductor chip is housed in a resin molded flat package, in which an outer lead bin is provided between at least some of the outer lead pins. A spacer is provided to prevent bending toward the adjacent lead bin. This spacer is formed integrally with the package, for example, from synthetic resin.

(作 用) アウターリードビンに外部から圧力が加わっても、スペ
ーサの存在によって、アウターリードビンの隣りのリー
ドビン側への曲がりが防止されるので、半導体製品をユ
ーザーが入手した後にリードピンの曲がりが発生しなく
なり、半導体製品の信頼性が向上する。また、上記よう
なアウターリードビンの曲がりが防止されるので、アウ
ターリードビンのカットやベンド作業などに際しての歩
留りの低下およびアウターリードビンの曲がりの修正作
業に伴うコスト増加の防止を図ることができる。
(Function) Even if pressure is applied to the outer lead bin from the outside, the presence of the spacer prevents the outer lead bin from bending toward the adjacent lead bin, so the lead pins will not bend after the user obtains the semiconductor product. This will eliminate the occurrence of this problem, improving the reliability of semiconductor products. Furthermore, since the outer lead bin is prevented from bending as described above, it is possible to prevent a decrease in yield when cutting or bending the outer lead bin, and to prevent an increase in costs associated with work to correct the bending of the outer lead bin. .

(実施例) 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図(a)は、合成樹脂モールド型フラ・ソトパッケ
ージを有する半導体装置の上面を示しており、図中B−
B線に沿う側断面の一部を第1図(b)に示している。
FIG. 1(a) shows the top surface of a semiconductor device having a synthetic resin molded flat-bottom package.
A part of the side cross section taken along line B is shown in FIG. 1(b).

ここで、11はリードフレームのベツド部にマウントさ
れた半導体チ・ツブなどをモールド成形により収容した
合成樹脂からなるパッケージ胴体部、・12−・・はこ
のノ(・ソケージ胴体部11から外部へ突出した金属よ
りなるリードフレームのアウターリードビンである。さ
らに、13・・・は少なくとも一部のアウターリードピ
ン相互間(本例では、パッケージ11の各辺から同一方
向に延びるアウターリードピン相互間)に、アウターリ
ードビン12の隣りのリードビン側への曲がりを防止す
るために設けられたスペーサである。このスペーサ13
・・・は、製造の容易性、コスト面などを考慮して、通
常は、パッケージ11のモールド成形時の金型によって
パッケージ11と一体的に合成樹脂により形成される。
Here, 11 is a package body made of synthetic resin that accommodates a semiconductor chip mounted on the bed of a lead frame by molding, This is an outer lead bin of a lead frame made of a protruding metal.Furthermore, 13... is an outer lead bin between at least some of the outer lead pins (in this example, between outer lead pins extending in the same direction from each side of the package 11). , is a spacer provided to prevent the outer lead bin 12 from bending toward the adjacent lead bin.This spacer 13
. . . are usually formed integrally with the package 11 from a synthetic resin using a mold used for molding the package 11 in consideration of ease of manufacture, cost, and the like.

また、このスペーサ13・・・は、アウターリードビン
12・・・の基端部(パッケージ胴体部11から突出し
た部位の近辺)の側面に接触しており、本例では、スペ
ーサ13・・・の断面形状は、アウターリードビン12
・・・とほぼ同じ厚さで方形状にパッケージ胴体部11
から突出している。
Further, the spacers 13 are in contact with the side surfaces of the base end portions (near the portion protruding from the package body portion 11) of the outer lead bins 12, and in this example, the spacers 13 are The cross-sectional shape of the outer lead bin 12 is
The package body 11 has a rectangular shape with approximately the same thickness as...
stands out from

上記実施例の半導体装置によれば、基端部にスペーサ1
3・・・が接触しているアウターリードビン12・・・
に外部から圧力が加わっても、スペーサ13を介して隣
り合うリードビン側ヘアウターリ−ドビン12・・・が
曲がることは防止される。
According to the semiconductor device of the above embodiment, the spacer 1 is provided at the base end.
3... is in contact with the outer lead bin 12...
Even if external pressure is applied to the lead bins, the adjacent lead bin side hair outer lead bins 12 are prevented from bending through the spacer 13.

なお、本発明は上記実施例に限定されるものではなく、
以下、各種の変形実施例を説明する。
Note that the present invention is not limited to the above embodiments,
Various modified embodiments will be described below.

即ち、例えばスペーサ13の断面形状は、第2図に示す
スペーサ14のように、アウターリードピン12の厚さ
よりも厚くてもよく、第3図に示すスペーサ15のよう
に、パッケージ胴体部11からほぼ三角形状に突出して
もよく、第4図に示すスペーサ16のように、パッケー
ジ胴体部11の上縁部から下縁部にかけて三角形状を形
成してもよく、第5図に示すスペーサ17のように、パ
ッケージ胴体部11からほぼ台形状に突出してもよい。
That is, for example, the cross-sectional shape of the spacer 13 may be thicker than the outer lead pin 12, like the spacer 14 shown in FIG. It may protrude in a triangular shape, or it may protrude in a triangular shape from the upper edge to the lower edge of the package body 11, like the spacer 16 shown in FIG. 4, or it may protrude like the spacer 17 shown in FIG. Alternatively, it may protrude from the package body 11 in a substantially trapezoidal shape.

また、スペーサを設ける位置は、前記実施例のようなア
ウターリードピン相互間のみでなく、第6図乃至第8図
に示すように、パッケージ胴体部11の各辺のアウター
リードビン群相互間にもスペーサ18・・・を設ける、
つまり、全てのアウターリードビン12・・・の基端部
の両側にそれぞれスペーサ18・・・を設けることによ
り、どのアウターリードビン12・・・に外部から圧力
が加わっても、スペーサ18を介して隣り合うリードビ
ン側ヘアウターリードピン12・・・が曲がることは防
止される。
Further, the spacers are provided not only between the outer lead pins as in the above embodiment, but also between the outer lead bin groups on each side of the package body 11, as shown in FIGS. 6 to 8. Providing a spacer 18...
In other words, by providing the spacers 18 on both sides of the base end of all the outer lead bins 12, even if pressure is applied to any of the outer lead bins 12 from the outside, the spacer 18 This prevents the adjacent lead bin side hair outer lead pins 12 from bending.

[発明の効果] 上述したように本発明の半導体装置によれば、アウター
リードビンに外部から圧力が加わっても、スペーサの存
在によって、アウターリードビンの隣りのリードピン側
への曲がりが防止されるので、ユーザーが入手した後に
リードピンの曲がりが発生しなくなり、半導体製品の信
頼性が向上する。
[Effects of the Invention] As described above, according to the semiconductor device of the present invention, even if pressure is applied to the outer lead bin from the outside, the presence of the spacer prevents the outer lead bin from bending toward the adjacent lead pin side. Therefore, the lead pins will not bend after the user obtains them, improving the reliability of the semiconductor product.

また、上記ようなアウターリードビンの曲がりが防止さ
れるので、アウターリードビンのカットやベンド作業な
どに際しての歩留りの低下およびアウターリードビンの
曲がりの修正作業に伴うコスト増加の防止を図ることが
できる。
Furthermore, since the outer lead bin is prevented from bending as described above, it is possible to prevent a decrease in yield when cutting or bending the outer lead bin, and to prevent an increase in costs associated with work to correct the bending of the outer lead bin. .

因みに、多ビンの樹脂モールド型フラットパッケージを
有する半導体装置を使用するシステム製品の開発に際し
て、アセンブリ工程におけるアウターリードビンのカッ
トおよびベンド工程でアウターリードビンが曲がる確率
は、従来はほぼ10%であったが、本発明の半導体装置
を使用する場合にはほぼ0%であり、この効果は著しい
ものがある。
Incidentally, when developing system products that use semiconductor devices with multi-bin resin molded flat packages, the probability that the outer lead bin would bend during the cutting and bending process during the assembly process was conventionally approximately 10%. However, when using the semiconductor device of the present invention, it is almost 0%, and this effect is remarkable.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)は本発明の半導体装置の一実施例を示す上
面図、第1図(b)は同図(a)のB−B線に沿う一部
を示す側断面、第2図乃至第5図はそれぞれ第1図の半
導体装置の変形例の一部を示す側断面、第6図乃至第8
図はそれぞれ第1図の半導体装置の変形例を示す上面図
、第9図(a)は従来の半導体装置を示す上面図、第9
図(b)は同図(a)のB−B線に沿う一部を示す側断
面、第10図は従来の半導体装置のアウターリードビン
が外部からの圧力によって隣りのアウターリードピン側
に曲がった様子を示す上面図である。 11・・・パッケージ、12・・・アウターリード部、
13〜18・・・スペーサ。 (a) (b) 第1図 第2図 第3図 出願人代理人 弁理士 鈴江武彦 第4 図 第 図 第 図 第 図 第 図
FIG. 1(a) is a top view showing an embodiment of the semiconductor device of the present invention, FIG. 1(b) is a side cross-sectional view showing a part along line BB in FIG. 1(a), and FIG. 5 to 5 are side cross-sectional views showing a part of a modified example of the semiconductor device in FIG. 1, and FIGS. 6 to 8, respectively.
9(a) is a top view showing a modification of the semiconductor device shown in FIG. 1, FIG. 9(a) is a top view showing a conventional semiconductor device, and FIG.
Figure (b) is a side cross-section showing a portion along the line B-B in Figure (a), and Figure 10 shows the outer lead bin of a conventional semiconductor device bent toward the adjacent outer lead pin due to external pressure. FIG. 3 is a top view showing the situation. 11...Package, 12...Outer lead part,
13-18...Spacer. (a) (b) Figure 1 Figure 2 Figure 3 Applicant's agent Patent attorney Takehiko Suzue Figure 4 Figure Figure Figure Figure Figure

Claims (1)

【特許請求の範囲】 (1)半導体チップが樹脂モールド型フラットパッケー
ジ内に収容されている半導体装置において、 少なくとも一部のアウターリードピン相互間に、アウタ
ーリードピンの隣りのリードピン側への曲がりを防止す
るためのスペーサが設けられていることを特徴とする半
導体装置。(2)前記スペーサは、全てのアウターリー
ドピンの基端部の両側にそれぞれ設けられていることを
特徴とする請求項1記載の半導体装置。 (3)前記スペーサは、前記パッケージと一体的に合成
樹脂により形成されていることを特徴とする請求項1ま
たは2記載の半導体装置。
[Claims] (1) In a semiconductor device in which a semiconductor chip is housed in a resin-molded flat package, at least some of the outer lead pins are prevented from bending toward adjacent lead pins. A semiconductor device characterized by being provided with a spacer for. (2) The semiconductor device according to claim 1, wherein the spacers are provided on both sides of the base end portions of all the outer lead pins. (3) The semiconductor device according to claim 1 or 2, wherein the spacer is formed integrally with the package from synthetic resin.
JP2196314A 1990-07-26 1990-07-26 Semiconductor device Expired - Lifetime JP2823334B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2196314A JP2823334B2 (en) 1990-07-26 1990-07-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2196314A JP2823334B2 (en) 1990-07-26 1990-07-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0483365A true JPH0483365A (en) 1992-03-17
JP2823334B2 JP2823334B2 (en) 1998-11-11

Family

ID=16355754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2196314A Expired - Lifetime JP2823334B2 (en) 1990-07-26 1990-07-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2823334B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018955A (en) * 2014-07-10 2016-02-01 株式会社デンソー Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53120373A (en) * 1977-03-30 1978-10-20 Hitachi Ltd Molded type element
JPS6346698A (en) * 1986-08-13 1988-02-27 Texas Instr Japan Ltd Semiconductor memory device
JPH02114554A (en) * 1988-10-24 1990-04-26 Nec Corp Semiconductor device
JPH0358452A (en) * 1989-07-26 1991-03-13 Nec Kyushu Ltd Resin-sealed semiconductor device
JP3063947U (en) * 1999-05-17 1999-12-10 アッセ株式会社 Best

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53120373A (en) * 1977-03-30 1978-10-20 Hitachi Ltd Molded type element
JPS6346698A (en) * 1986-08-13 1988-02-27 Texas Instr Japan Ltd Semiconductor memory device
JPH02114554A (en) * 1988-10-24 1990-04-26 Nec Corp Semiconductor device
JPH0358452A (en) * 1989-07-26 1991-03-13 Nec Kyushu Ltd Resin-sealed semiconductor device
JP3063947U (en) * 1999-05-17 1999-12-10 アッセ株式会社 Best

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018955A (en) * 2014-07-10 2016-02-01 株式会社デンソー Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2823334B2 (en) 1998-11-11

Similar Documents

Publication Publication Date Title
KR950004495A (en) Method of manufacturing semiconductor device, lead frame and semiconductor device
JPH0483365A (en) Semiconductor device
JP2687946B2 (en) Lead frame
US5338972A (en) Lead frame with deformable buffer portions
JPS60161646A (en) Lead frame for semiconductor device
KR100242362B1 (en) Lead frame for a resin sealed semiconductor device and a manufacturing method for a resin sealed semiconductor device
JPH0739779Y2 (en) Cardboard case
JP2632084B2 (en) Emboss type carrier tape
JPH01286343A (en) Resin sealed type semiconductor device
JPS6244425B2 (en)
KR19980078729A (en) Leadframe for Package
JPS62128157A (en) Resin molded type semiconductor device
JPH0766341A (en) Semiconductor device
JPH04162455A (en) Resin-sealed semiconductor device
JPH01214148A (en) Lead part forming die
JPH053266A (en) Semiconductor device
JPH04123929A (en) Corner part formation of glass run
JPH0758752B2 (en) Semiconductor device
KR960026708A (en) Leadframes for Semiconductor Package Manufacturing
JPH0766355A (en) Semiconductor device
JPH07111307A (en) Semiconductor device
JPH02280360A (en) Semiconductor package
JPH08204086A (en) Lead frame, manufacturing method thereof, and semiconductor device using the lead frame
JPH0425050A (en) Package for ic
JPS59100558A (en) Lead frame for semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070904

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100904

Year of fee payment: 12

EXPY Cancellation because of completion of term