JPH0483411A - Input circuit - Google Patents
Input circuitInfo
- Publication number
- JPH0483411A JPH0483411A JP19849390A JP19849390A JPH0483411A JP H0483411 A JPH0483411 A JP H0483411A JP 19849390 A JP19849390 A JP 19849390A JP 19849390 A JP19849390 A JP 19849390A JP H0483411 A JPH0483411 A JP H0483411A
- Authority
- JP
- Japan
- Prior art keywords
- input
- level shift
- input circuit
- circuit
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力回路に関する。より詳細には、本発明は
、各種電子回路において、その入力回路として有利に使
用することができる新規な回路の構成に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to input circuits. More particularly, the present invention relates to a novel circuit configuration that can be advantageously used as an input circuit in various electronic circuits.
従来の技術
特に周波数の高い信号を取り扱う回路において、接続さ
れた回路にインピーダンスの不整合があるとその部分で
信号の反射が発生し、信号波形が劣化してしまうことが
知られている。BACKGROUND OF THE INVENTION It is known that, especially in circuits that handle high-frequency signals, if there is an impedance mismatch in the connected circuits, signal reflection will occur at that portion, resulting in deterioration of the signal waveform.
このようなインピーダンスの不整合に起因する信号波形
の劣化を回避するためには、回路の出力インピーダンス
とそれに接続された信号伝送路のインピーダンス（特性
インピーダンス）とを整合し、且つ、回路の入力インピ
ーダンスを出力インピーダンスと同じになるようにして
終端させる必要がある。In order to avoid signal waveform deterioration caused by such impedance mismatch, it is necessary to match the output impedance of the circuit and the impedance (characteristic impedance) of the signal transmission path connected to it, and also to match the input impedance of the circuit. must be terminated so that it has the same impedance as the output impedance.
第３図は、上述のような目的で使用される入力回路の典
型的な構成を示す図である。FIG. 3 is a diagram showing a typical configuration of an input circuit used for the above purpose.
同図に示すように、この入力回路は、電源ＶＤＤと接地
ＧＮＩ）との間に直列に接続された１対の抵抗Ｒ＋ 、
Ｒ２により構成されており、抵抗Ｒ１と抵抗Ｒ２との中
点に、人力Ｖｉ１１および出力Ｖ０５゜が接続されてい
る。As shown in the figure, this input circuit consists of a pair of resistors R+ connected in series between the power supply VDD and the ground GNI;
The human power Vi11 and the output V05° are connected to the midpoint between the resistors R1 and R2.
即ち、−船釣な信号伝送路の特性インピーダンスは通常
５０Ωに設定されているので、入力回路により入力イン
ピーダンスを５０Ωとする必要がある。That is, since the characteristic impedance of a typical signal transmission path is normally set to 50Ω, it is necessary to set the input impedance to 50Ω using the input circuit.
そこで、第３図に示す入力回路では、入力Ｖ１．．と電
源Ｖａｎとの間のインピーダンスおよび人力ＶＤ＋、１
．。Therefore, in the input circuit shown in FIG. 3, the input V1. ．． The impedance between and the power source Van and the human power VD+, 1
．． .
と接地ＧＮＤとの間のインピーダンスの合成インピーダ
ンスが５０Ωになるように構成されている。The structure is such that the combined impedance of the impedance between the terminal and the ground GND is 50Ω.
但し、一般に、人力Ｖ ｉｈにはそれぞれ適切なバイア
ス電圧が必要である。そこで、入力Ｖ ｉ ｈに適切な
バイアス電圧が発生するように、抵抗ＲＩおよびＲ２に
電流を流す必要がある。However, in general, each human power Vih requires an appropriate bias voltage. Therefore, it is necessary to flow current through the resistors RI and R2 so that an appropriate bias voltage is generated at the input V i h.
このように、従来の入力回路の構成では、入力Ｖｉ１１
のバイアス電圧を設定するためだけに電流消費が増加す
るという問題がある。In this way, in the conventional input circuit configuration, the input Vi11
There is a problem in that current consumption increases just to set the bias voltage.
このような電流消費を低減するためには、例えば、入力
Ｖ、。と抵抗Ｒ１とをコンデンサを介して接続し、回路
の内部でバイアス電圧を発生させる方法がある。但し、
このような構成を採った場合に、使用したコンデンサの
容量が小さいと周波数の低い信号が除去されてしまう。In order to reduce such current consumption, for example, the input V,. There is a method in which a bias voltage is generated inside the circuit by connecting the resistor R1 and the resistor R1 through a capacitor. however,
When such a configuration is adopted, if the capacitance of the capacitor used is small, low frequency signals will be removed.
従って、信号に直流成分が含まれる場合は、この方法は
採用できない。Therefore, this method cannot be used if the signal contains a DC component.
発明が解決しようとする課題
以上説明したように、インピーダンス整合のための入力
回路であって、直流成分を含む信号に対応しており、且
つ、消費電流の少ない入力回路は未だ実現されていない
。Problems to be Solved by the Invention As described above, an input circuit for impedance matching that is compatible with signals containing a DC component and that consumes little current has not yet been realized.
そこで、本発明は、上記従来技術の問題点を解決し、信
号の直流成分に対しても有効に対応しており、且つ、消
費電流の少ない新規な入力回路を提供することをその目
的としている。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to solve the above-mentioned problems of the prior art and provide a novel input circuit that effectively deals with DC components of signals and consumes less current. .
課題を解決するための手段
即ち、本発明に従うと、高電圧側に一端を接続された入
力整合用抵抗素子と、該抵抗素子の他端に一端を接続さ
れたレベルシフト素子と、該レベルシフト素子の他端に
一端を接続され他端を低電圧側に接続された電流源とを
備え、該抵抗素子と該レベルシフト素子との間に入力を
接続され、該レベルシフト素子と該電流源との間を出力
とすることを特徴とする入力回路が提供される。Means for solving the problem, that is, according to the present invention, an input matching resistance element having one end connected to the high voltage side, a level shift element having one end connected to the other end of the resistance element, and the level shift a current source having one end connected to the other end of the element and the other end connected to a low voltage side, an input being connected between the resistance element and the level shift element, the level shift element and the current source; An input circuit is provided, characterized in that the output is between.
作用
本発明に係る入力回路は、高電圧側と低電圧側との間に
直列に接続された抵抗素子、レベルシフト素子および電
流源から構成されていることをその主要な特徴としてい
る。Operation The main feature of the input circuit according to the present invention is that it is composed of a resistance element, a level shift element, and a current source connected in series between a high voltage side and a low voltage side.
ここで、入力と高電圧側との間に接続された抵抗素子は
、この回路におけるインピーダンス整合を担っており、
抵抗素子の抵抗値を適切に設定することによりインピー
ダンス整合が実現される。Here, the resistance element connected between the input and the high voltage side is responsible for impedance matching in this circuit.
Impedance matching is achieved by appropriately setting the resistance value of the resistance element.
一方、入力と低電圧側との間に接続されたレベルシフト
素子と電流源とによりバイアス電圧が生成される。ここ
で、バイアス電圧と、レベルシフト素子の電圧シフト量
と電流源の流す電流とによって決定されるので、レベル
シフト素子を適切に設定することにより、少ない消費電
流で所望のバイアス電圧を実現することができる。On the other hand, a bias voltage is generated by a level shift element and a current source connected between the input and the low voltage side. Here, it is determined by the bias voltage, the amount of voltage shift of the level shift element, and the current flowing from the current source, so by appropriately setting the level shift element, the desired bias voltage can be achieved with less current consumption. I can do it.
以下、実施例を挙げて本発明をより具体的に説明するが
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。EXAMPLES Hereinafter, the present invention will be described in more detail with reference to Examples, but the following disclosure is merely an example of the present invention and does not limit the technical scope of the present invention in any way.
実施例
第１図は、本発明に係る入力回路の基本的な構成を示す
ブロック図である。Embodiment FIG. 1 is a block diagram showing the basic configuration of an input circuit according to the present invention.
同図に示すように、この回路は、高電圧側ＶＤＤに一端
を接続された入力インピーダンス整合用の抵抗素子Ｒ１
１１と、抵抗素子Ｒ１ｈの他端に一端を接続されたレベ
ルシフト素子りと、該レベルシフト素子りの他端に一端
を接続され他端を接地ＧＮＤに接続された電流源■とか
ら構成されている。ここで、この回路に対する入力Ｖ
ｉ ｈは、抵抗Ｒ１，、とレベルシフト素子りとの間に
接続されており、出力ＶＱｕ、は、レベルシフト素子り
と電流源工との間に接続されている。As shown in the figure, this circuit consists of an input impedance matching resistor R1 whose one end is connected to the high voltage side VDD.
11, a level shift element 1 whose one end is connected to the other end of the resistive element R1h, and a current source 2 whose one end is connected to the other end of the level shift element 1 and whose other end is connected to ground GND. ing. Here, the input V to this circuit is
ih is connected between the resistor R1, and the level shift element, and the output VQu is connected between the level shift element and the current source.
以上のように構成された入力回路において、レベルシフ
ト素子Ｄ、電流源Ｉの各入力インピーダンスをそれぞれ
ｒｓ ＳＺＣとし、この入力回路の出力Ｖ。Ｕ、に接続
される回路の入力インピーダンスをｚ 、、、＋＋＋ａ
ｌｈとすると、この回路の入力インピーダンスＺ、ｈは
、下記の式（１）のように表すことができる。In the input circuit configured as above, each input impedance of the level shift element D and the current source I is set to rs SZC, and the output V of this input circuit. Let the input impedance of the circuit connected to U be z, , +++a
Assuming that lh, the input impedance Z and h of this circuit can be expressed as in the following equation (1).
Ｚｌ、、＝Ｒ１，／ （ｒｓ ＋ （ＺＣ／Ｚｌ、、”
”） ） ・・・（１）ここで、各インピーダンスが
下記の式（２）を満たすものとする。Zl,,=R1,/(rs + (ZC/Zl,,”
(1) Here, it is assumed that each impedance satisfies the following formula (2).
ＺＣ＋Ｚｉｎ’″”：＞Ｒｉｈ＞ ｒｓ ｌ １ ｅ
（２）式（１）は下記の式（１）′ のように表す
ことができる。ZC+Zin'''”：＞Rih＞rs l 1 e
(2) Equation (1) can be expressed as the following equation (1)'.
ＺＩｒ＋ζＲ１ｈ・・・（１）′
即ち、第１図に示した入力回路において、この回路の入
力インピーダンスＺ、。は、抵抗素子Ｒ、ｈの抵抗値に
より決定される。ZIr+ζR1h (1)' That is, in the input circuit shown in FIG. 1, the input impedance Z of this circuit. is determined by the resistance values of resistance elements R and h.
また、この入力回路における入力Ｖ ｉｈのバイアス電
圧は、この回路の消費電流Ｉにより下記の式（３）のよ
うに表すことができる。Further, the bias voltage of the input Vih in this input circuit can be expressed as shown in the following equation (3) using the current consumption I of this circuit.
ＶＩｒ＋”ＶＤＤ Ｒｉｈ・Ｉ・・・〔３）一方、レ
ベルシフト素子りのレベルシフト量をＶ。VIr+”VDD Rih・I... [3) On the other hand, set the level shift amount of the level shift element to V.
と表すと、この出力回路の出力レベルＶ。Ｕ、は下記の
式（４）のように表すことができる。Expressed as, the output level V of this output circuit. U, can be expressed as in the following equation (4).
Ｖｏｕ、−Ｖ、ｔｌ−Ｒ１，、・■−■、・・・（４）
即ち、第１図に示した入力回路では、レベルシフト素子
のレベルシフト量Ｖ、と、電流源■により決定される電
流■とを適切に設定することによって所望のバイアス電
圧を実現することができる。Vou, -V, tl-R1, ・■-■, ... (4)
That is, in the input circuit shown in FIG. 1, a desired bias voltage can be achieved by appropriately setting the level shift amount V of the level shift element and the current ■ determined by the current source ■. .
第２図は、第１図に示した回路の具体的な構成例を示す
図であり、レベルシフト素子Ｄａして、直列に接続され
た複数のダイオードＤを使用している。FIG. 2 is a diagram showing a specific example of the configuration of the circuit shown in FIG. 1, in which a plurality of series-connected diodes D are used as the level shift element Da.
回路の人力インピーダンスは、抵抗Ｒｉｈの抵抗値を５
０Ωとすることにより決定される。また、電源電圧Ｖ。The human power impedance of the circuit is the resistance value of the resistor Rih by 5
It is determined by setting it to 0Ω. In addition, the power supply voltage V.
Ｄを５Ｖ、ダイオード列の立ち上がり電圧を０．６５
Ｖとすると、電流源■により供給すべき消費電流は５ｍ
Ａとなる。D is 5V, the rising voltage of the diode string is 0.65
V, the current consumption to be supplied by current source ■ is 5 m
It becomes A.
今、第３図に示した従来の入力回路によって同様の特性
を有する入力回路を実現しようとすると、５Ｖの電源電
圧ｖＤＤに対して、各抵抗Ｒ１およびＲ２の抵抗値を、
それぞれ下記のように設定する必要がある。Now, if we try to realize an input circuit with similar characteristics using the conventional input circuit shown in FIG.
Each needs to be set as shown below.
Ｒ，−１６６，７Ω
Ｒ２−７１，４Ω
この場合、この回路の消費電流は２１ｍＡとなり、第２
図に示した回路よりも明らかに消費電流が大きくなる。R, -166,7Ω R2 -71,4Ω In this case, the current consumption of this circuit is 21mA, and the second
The current consumption is clearly larger than the circuit shown in the figure.
発明の詳細
な説明したように、本発明に係る入力回路は、消費電流
を含む２つのパラメータにより所望のバイアス電圧を設
定することができるように構成されている。従って、レ
ベルシフト素子のレベルシフト量を適切に設定すること
により、極めて消費電流の少ない入力回路を実現するこ
とができる。As described in detail, the input circuit according to the present invention is configured such that a desired bias voltage can be set using two parameters including current consumption. Therefore, by appropriately setting the level shift amount of the level shift element, it is possible to realize an input circuit with extremely low current consumption.
また、信号伝送路上にコンデンサは含まれていないので
、直流成分を含む信号にも完全に対応できる。Furthermore, since no capacitor is included on the signal transmission path, it can completely handle signals containing DC components.
第１図は、本発明に係る入力回路の基本的な構成を示す
ブロック図であり、
第２図は、第１図に示した入力回路の具体的な構成例を
示す図であり、
第３図は、従来の入力回路の典型的な構成を示す図であ
る。
〔主な参照符号〕
Ｒｌ 、Ｒ２、Ｒｉｎ・・・抵抗
Ｄ・・・レベルシフト素子、
■・・・電流源FIG. 1 is a block diagram showing the basic configuration of an input circuit according to the present invention, FIG. 2 is a diagram showing a specific example of the configuration of the input circuit shown in FIG. 1, and FIG. The figure shows a typical configuration of a conventional input circuit. [Main reference symbols] Rl, R2, Rin...Resistor D...Level shift element ■...Current source
Claims (1)
該抵抗素子の他端に一端を接続されたレベルシフト素子
と、該レベルシフト素子の他端に一端を接続され他端を
低電圧側に接続された電流源とを備え、 該抵抗素子と該レベルシフト素子との間に入力を接続さ
れ、該レベルシフト素子と該電流源との間を出力とする
ことを特徴とする入力回路。[Claims] An input matching resistance element having one end connected to the high voltage side;
a level shift element having one end connected to the other end of the resistance element; and a current source having one end connected to the other end of the level shift element and the other end connected to a low voltage side; An input circuit characterized in that an input is connected between the level shift element and the output is between the level shift element and the current source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19849390A JPH0483411A (en) | 1990-07-26 | 1990-07-26 | Input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19849390A JPH0483411A (en) | 1990-07-26 | 1990-07-26 | Input circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0483411A true JPH0483411A (en) | 1992-03-17 |
Family
ID=16392041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19849390A Pending JPH0483411A (en) | 1990-07-26 | 1990-07-26 | Input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0483411A (en) |
-
1990
- 1990-07-26 JP JP19849390A patent/JPH0483411A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63198408A (en) | bias circuit | |
| EP0415080A2 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| EP0868035A2 (en) | Analog signal transmission circuit | |
| JP3953590B2 (en) | An electronic circuit that converts a differential input voltage to a single-ended output voltage | |
| JPH0483411A (en) | Input circuit | |
| JPS6378612A (en) | Level shifting circuit | |
| US5128631A (en) | Operational amplifier having improved slew rate | |
| US4264871A (en) | Low noise amplifiers | |
| JPS5894219A (en) | Filter circuit | |
| TW202127792A (en) | Linear amplifier | |
| JPS63103506A (en) | Active filter | |
| CN201243310Y (en) | Interface circuit between D/A converter and modulator | |
| US4319143A (en) | Impedance converting circuit | |
| KR890007654Y1 (en) | Resonant differential amplifier circuit | |
| JPH03222509A (en) | Input matching circuit | |
| KR860000432Y1 (en) | Detail of amplifier power meter | |
| JPS5884508A (en) | Double balanced mixer equipment | |
| JPH053416A (en) | Filter circuit | |
| JPS6253962B2 (en) | ||
| KR910007623Y1 (en) | Circuit for balancing the levels of output signals of audio stereo system | |
| CN1194477C (en) | Device to utilize internal DC reference voltage of IC chip | |
| JPS61258533A (en) | Amplitude variable da conversion integrated circuit | |
| JP3160967B2 (en) | Semiconductor integrated circuit | |
| JPH05267952A (en) | Constant impedance output circuit | |
| JPS596336U (en) | PIN diode switch |