JPH0483411A - 入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、入力回路に関する。より詳細には、本発明は
、各種電子回路において、その入力回路として有利に使
用することができる新規な回路の構成に関する。

従来の技術 特に周波数の高い信号を取り扱う回路において、接続さ
れた回路にインピーダンスの不整合があるとその部分で
信号の反射が発生し、信号波形が劣化してしまうことが
知られている。

このようなインピーダンスの不整合に起因する信号波形
の劣化を回避するためには、回路の出力インピーダンス
とそれに接続された信号伝送路のインピーダンス（特性
インピーダンス）とを整合し、且つ、回路の入力インピ
ーダンスを出力インピーダンスと同じになるようにして
終端させる必要がある。

第３図は、上述のような目的で使用される入力回路の典
型的な構成を示す図である。

同図に示すように、この入力回路は、電源ＶＤＤと接地
ＧＮＩ）との間に直列に接続された１対の抵抗Ｒ＋　、
Ｒ２により構成されており、抵抗Ｒ１と抵抗Ｒ２との中
点に、人力Ｖｉ１１および出力Ｖ０５゜が接続されてい
る。

即ち、−船釣な信号伝送路の特性インピーダンスは通常
５０Ωに設定されているので、入力回路により入力イン
ピーダンスを５０Ωとする必要がある。

そこで、第３図に示す入力回路では、入力Ｖ１．．と電
源Ｖａｎとの間のインピーダンスおよび人力ＶＤ＋、１
．。

と接地ＧＮＤとの間のインピーダンスの合成インピーダ
ンスが５０Ωになるように構成されている。

但し、一般に、人力Ｖ　ｉｈにはそれぞれ適切なバイア
ス電圧が必要である。そこで、入力Ｖ　ｉ　ｈに適切な
バイアス電圧が発生するように、抵抗ＲＩおよびＲ２に
電流を流す必要がある。

このように、従来の入力回路の構成では、入力Ｖｉ１１
のバイアス電圧を設定するためだけに電流消費が増加す
るという問題がある。

このような電流消費を低減するためには、例えば、入力
Ｖ、。と抵抗Ｒ１とをコンデンサを介して接続し、回路
の内部でバイアス電圧を発生させる方法がある。但し、
このような構成を採った場合に、使用したコンデンサの
容量が小さいと周波数の低い信号が除去されてしまう。

従って、信号に直流成分が含まれる場合は、この方法は
採用できない。

発明が解決しようとする課題 以上説明したように、インピーダンス整合のための入力
回路であって、直流成分を含む信号に対応しており、且
つ、消費電流の少ない入力回路は未だ実現されていない
。

そこで、本発明は、上記従来技術の問題点を解決し、信
号の直流成分に対しても有効に対応しており、且つ、消
費電流の少ない新規な入力回路を提供することをその目
的としている。

課題を解決するための手段 即ち、本発明に従うと、高電圧側に一端を接続された入
力整合用抵抗素子と、該抵抗素子の他端に一端を接続さ
れたレベルシフト素子と、該レベルシフト素子の他端に
一端を接続され他端を低電圧側に接続された電流源とを
備え、該抵抗素子と該レベルシフト素子との間に入力を
接続され、該レベルシフト素子と該電流源との間を出力
とすることを特徴とする入力回路が提供される。

作用 本発明に係る入力回路は、高電圧側と低電圧側との間に
直列に接続された抵抗素子、レベルシフト素子および電
流源から構成されていることをその主要な特徴としてい
る。

ここで、入力と高電圧側との間に接続された抵抗素子は
、この回路におけるインピーダンス整合を担っており、
抵抗素子の抵抗値を適切に設定することによりインピー
ダンス整合が実現される。

一方、入力と低電圧側との間に接続されたレベルシフト
素子と電流源とによりバイアス電圧が生成される。ここ
で、バイアス電圧と、レベルシフト素子の電圧シフト量
と電流源の流す電流とによって決定されるので、レベル
シフト素子を適切に設定することにより、少ない消費電
流で所望のバイアス電圧を実現することができる。

以下、実施例を挙げて本発明をより具体的に説明するが
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。

実施例 第１図は、本発明に係る入力回路の基本的な構成を示す
ブロック図である。

同図に示すように、この回路は、高電圧側ＶＤＤに一端
を接続された入力インピーダンス整合用の抵抗素子Ｒ１
１１と、抵抗素子Ｒ１ｈの他端に一端を接続されたレベ
ルシフト素子りと、該レベルシフト素子りの他端に一端
を接続され他端を接地ＧＮＤに接続された電流源■とか
ら構成されている。ここで、この回路に対する入力Ｖ　
ｉ　ｈは、抵抗Ｒ１，、とレベルシフト素子りとの間に
接続されており、出力ＶＱｕ、は、レベルシフト素子り
と電流源工との間に接続されている。

以上のように構成された入力回路において、レベルシフ
ト素子Ｄ、電流源Ｉの各入力インピーダンスをそれぞれ
ｒｓ　ＳＺＣとし、この入力回路の出力Ｖ。Ｕ、に接続
される回路の入力インピーダンスをｚ　、、、＋＋＋ａ
ｌｈとすると、この回路の入力インピーダンスＺ、ｈは
、下記の式（１）のように表すことができる。

Ｚｌ、、＝Ｒ１，／　（ｒｓ　＋　（ＺＣ／Ｚｌ、、”
”）　）　　・・・（１）ここで、各インピーダンスが
下記の式（２）を満たすものとする。

ＺＣ＋Ｚｉｎ’″”：＞Ｒｉｈ＞　ｒｓ　　ｌ　１　ｅ
　（２）式（１）は下記の式（１）′　　のように表す
ことができる。

ＺＩｒ＋ζＲ１ｈ・・・（１）′ 即ち、第１図に示した入力回路において、この回路の入
力インピーダンスＺ、。は、抵抗素子Ｒ、ｈの抵抗値に
より決定される。

また、この入力回路における入力Ｖ　ｉｈのバイアス電
圧は、この回路の消費電流Ｉにより下記の式（３）のよ
うに表すことができる。

ＶＩｒ＋”ＶＤＤ　　Ｒｉｈ・Ｉ・・・〔３）一方、レ
ベルシフト素子りのレベルシフト量をＶ。

と表すと、この出力回路の出力レベルＶ。Ｕ、は下記の
式（４）のように表すことができる。

Ｖｏｕ、−Ｖ、ｔｌ−Ｒ１，、・■−■、・・・（４）
即ち、第１図に示した入力回路では、レベルシフト素子
のレベルシフト量Ｖ、と、電流源■により決定される電
流■とを適切に設定することによって所望のバイアス電
圧を実現することができる。

第２図は、第１図に示した回路の具体的な構成例を示す
図であり、レベルシフト素子Ｄａして、直列に接続され
た複数のダイオードＤを使用している。

回路の人力インピーダンスは、抵抗Ｒｉｈの抵抗値を５
０Ωとすることにより決定される。また、電源電圧Ｖ。

Ｄを５Ｖ、ダイオード列の立ち上がり電圧を０．６５　
Ｖとすると、電流源■により供給すべき消費電流は５ｍ
Ａとなる。

今、第３図に示した従来の入力回路によって同様の特性
を有する入力回路を実現しようとすると、５Ｖの電源電
圧ｖＤＤに対して、各抵抗Ｒ１およびＲ２の抵抗値を、
それぞれ下記のように設定する必要がある。

Ｒ，−１６６，７Ω Ｒ２−７１，４Ω この場合、この回路の消費電流は２１ｍＡとなり、第２
図に示した回路よりも明らかに消費電流が大きくなる。

発明の詳細 な説明したように、本発明に係る入力回路は、消費電流
を含む２つのパラメータにより所望のバイアス電圧を設
定することができるように構成されている。従って、レ
ベルシフト素子のレベルシフト量を適切に設定すること
により、極めて消費電流の少ない入力回路を実現するこ
とができる。

また、信号伝送路上にコンデンサは含まれていないので
、直流成分を含む信号にも完全に対応できる。

【図面の簡単な説明】

第１図は、本発明に係る入力回路の基本的な構成を示す
ブロック図であり、 第２図は、第１図に示した入力回路の具体的な構成例を
示す図であり、 第３図は、従来の入力回路の典型的な構成を示す図であ
る。 〔主な参照符号〕 Ｒｌ　、Ｒ２、Ｒｉｎ・・・抵抗 Ｄ・・・レベルシフト素子、 ■・・・電流源

Claims (1)

1. 【特許請求の範囲】 　高電圧側に一端を接続された入力整合用抵抗素子と、
   該抵抗素子の他端に一端を接続されたレベルシフト素子
   と、該レベルシフト素子の他端に一端を接続され他端を
   低電圧側に接続された電流源とを備え、 該抵抗素子と該レベルシフト素子との間に入力を接続さ
   れ、該レベルシフト素子と該電流源との間を出力とする
   ことを特徴とする入力回路。