JPH0484414A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JPH0484414A JPH0484414A JP2198044A JP19804490A JPH0484414A JP H0484414 A JPH0484414 A JP H0484414A JP 2198044 A JP2198044 A JP 2198044A JP 19804490 A JP19804490 A JP 19804490A JP H0484414 A JPH0484414 A JP H0484414A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- temperature
- pattern
- substrate
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
- H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明はドライエツチング方法に関し、特に微細パター
ンの異方性エツチングにおけるマイクロローディング効
果の防止に関する。
ンの異方性エツチングにおけるマイクロローディング効
果の防止に関する。
本発明は、被エツチング基板の温度を５０’Ｃ以下に制
御しながらＮ Ｈｓを主体とするエンチングガスを用い
て反応生成物の一部を堆積させ得る条件にて前記被エツ
チング基板上に形成されたレジスト材料層のエツチング
を行うことにより、室温付近においても微細パターンの
異方性エンチングにおけるマイクロローディング効果を
抑制しようとするものである。
御しながらＮ Ｈｓを主体とするエンチングガスを用い
て反応生成物の一部を堆積させ得る条件にて前記被エツ
チング基板上に形成されたレジスト材料層のエツチング
を行うことにより、室温付近においても微細パターンの
異方性エンチングにおけるマイクロローディング効果を
抑制しようとするものである。
近年、半導体装置のデザイン・ルールが高度に微細化さ
れるに伴い、高解像度と異方性形状を有するレジストパ
ターンへの要求は益々高まっている。このようなレジス
ト・パターンを得るための技術として、膜厚方向に渡っ
て均一に露光され高解像度が達成可能な薄い上層レジス
ト層と、下地段差の被覆性に優れる下層レジスト層との
少なくとも２種類のレジスト層とを組み合わせて使用す
る多層、レジスト・プロセスが知られている。近年では
０．３５μｍルールに対応できるエキシマ・レ−ザ・ス
テッパも開発され、かかる露光装置を使用するフォトリ
ソグラフィの分野においては多層レジスト・プロセスは
必須の技術となりつつある。
れるに伴い、高解像度と異方性形状を有するレジストパ
ターンへの要求は益々高まっている。このようなレジス
ト・パターンを得るための技術として、膜厚方向に渡っ
て均一に露光され高解像度が達成可能な薄い上層レジス
ト層と、下地段差の被覆性に優れる下層レジスト層との
少なくとも２種類のレジスト層とを組み合わせて使用す
る多層、レジスト・プロセスが知られている。近年では
０．３５μｍルールに対応できるエキシマ・レ−ザ・ス
テッパも開発され、かかる露光装置を使用するフォトリ
ソグラフィの分野においては多層レジスト・プロセスは
必須の技術となりつつある。
しかしながら、多層レジスト・プロセスには実用化に向
けて解決すべき問題も多い。マイクロローディング効果
もそのひとつである。これは、被エツチング材料層を所
定の形状にパターニングする際に、エツチング速度が被
エツチング頭載の面積の大小に依存して変化する現象で
ある。これは、次のような機構により発生する。
けて解決すべき問題も多い。マイクロローディング効果
もそのひとつである。これは、被エツチング材料層を所
定の形状にパターニングする際に、エツチング速度が被
エツチング頭載の面積の大小に依存して変化する現象で
ある。これは、次のような機構により発生する。
多層レジスト膜のエツチングには、主として０２ガスが
使用されている。この際のエツチング条件としては、入
射イオン・エネルギーの増大とエツチング種の平均自由
行程の延長により異方性の向上を図るために、高バイア
ス、低ガス圧の条件が一般に採用されている。しかし、
気相中にはランダムな方向に運動するＯ”（酸素ラジカ
ル）が多数存在し、これが相対的に面積の広い被エツチ
ング開城に余分に入射することにより、この領域におけ
るエツチング速度を高めてしまう。一方、相対的に狭い
面積を有するエツチング領域では、狭いマスクの開口端
から入射できるラジカルの量が制限されることもあって
、エンチング速度は低下してしまう。このように被エツ
チング面積の大小によりエツチング速度に差が生ずると
、狭い頭域内に残存する被エツチング層を除去するため
のオーバーエツチングが必要となるが、これにより広い
領域において下地への損傷が生したり、また下地からス
パンタされた材料が基体表面に再付着して汚染を招く震
れがある。
使用されている。この際のエツチング条件としては、入
射イオン・エネルギーの増大とエツチング種の平均自由
行程の延長により異方性の向上を図るために、高バイア
ス、低ガス圧の条件が一般に採用されている。しかし、
気相中にはランダムな方向に運動するＯ”（酸素ラジカ
ル）が多数存在し、これが相対的に面積の広い被エツチ
ング開城に余分に入射することにより、この領域におけ
るエツチング速度を高めてしまう。一方、相対的に狭い
面積を有するエツチング領域では、狭いマスクの開口端
から入射できるラジカルの量が制限されることもあって
、エンチング速度は低下してしまう。このように被エツ
チング面積の大小によりエツチング速度に差が生ずると
、狭い頭域内に残存する被エツチング層を除去するため
のオーバーエツチングが必要となるが、これにより広い
領域において下地への損傷が生したり、また下地からス
パンタされた材料が基体表面に再付着して汚染を招く震
れがある。
マイクロローディング効果を抑制するにはラジカルの影
響を減することが有効であり、このような観点から従来
は、■ガス圧をたとえば１０−’Ｔｏｒｒのレベルまで
低下させる、■ラジカル反応の起こらないＮ２をエツチ
ングガスとして使用する、■被エツチング基板を０°Ｃ
以下に冷却しながらエツチングを行う等の対策が採られ
ている。
響を減することが有効であり、このような観点から従来
は、■ガス圧をたとえば１０−’Ｔｏｒｒのレベルまで
低下させる、■ラジカル反応の起こらないＮ２をエツチ
ングガスとして使用する、■被エツチング基板を０°Ｃ
以下に冷却しながらエツチングを行う等の対策が採られ
ている。
上記■は、ガス圧を下げることでラジカルの平均自由行
程を延長させ、斜め入射成分を減らす効果がある。
程を延長させ、斜め入射成分を減らす効果がある。
上記■は、本願出願人が先に特開平１−２１５０２４号
公報において提案したものであり、０！ガスを使用する
場合と比べて低バイアス電圧下でも異方性に優れるエツ
チングを可能とするものである。
公報において提案したものであり、０！ガスを使用する
場合と比べて低バイアス電圧下でも異方性に優れるエツ
チングを可能とするものである。
上記■は、近年ドライエツチングの分野において改めて
注目されている、いわゆる低温エツチングである。これ
は、たとえば１９８８年ドライ・プロセス・シンポジウ
ム抄録集第４２〜４９頁に報告されているように、被エ
ツチング基板を低温下に保持することにより、深さ方向
のエツチング速度をイオンアシスト効果により維持した
まま、側壁部におけるラジカル反応を凍結してサイドエ
ツチング等の形状不良を防止しようとする技術である。
注目されている、いわゆる低温エツチングである。これ
は、たとえば１９８８年ドライ・プロセス・シンポジウ
ム抄録集第４２〜４９頁に報告されているように、被エ
ツチング基板を低温下に保持することにより、深さ方向
のエツチング速度をイオンアシスト効果により維持した
まま、側壁部におけるラジカル反応を凍結してサイドエ
ツチング等の形状不良を防止しようとする技術である。
低温エツチングのレジスト加工への適用例としては、第
３６回応用物理学関係連合講演会（１９８９年春季）講
演予稿集第５７４頁、講演番号１ｐ−Ｌ−１５に、ウェ
ハ温度を一１００°Ｃ以下に冷却した状態で３層レジス
トパターンの下層レジスト層を０２ガスを用いてエツチ
ングした例が報告されている。
３６回応用物理学関係連合講演会（１９８９年春季）講
演予稿集第５７４頁、講演番号１ｐ−Ｌ−１５に、ウェ
ハ温度を一１００°Ｃ以下に冷却した状態で３層レジス
トパターンの下層レジスト層を０２ガスを用いてエツチ
ングした例が報告されている。
〔発明が解決しようとする課題）
しかしながら、マイクロローディング効果を抑制するた
めの従来の対策には、それぞれ問題点がある。すなわち
、上記■では低ガス圧化することで当然エツチング種自
身が減少するため、大幅なエツチング速度の低下を招き
、実用的なプロセスとはならない、上記■の場合は、低
エネルギーのイオンを主たるエツチング種としているの
で、高いエツチング速度が本質的に得られない。さらに
上記■の場合は、異方性の達成に寄与する反応生成物の
堆積に一１００°Ｃもしくはさらに低い温度を要し、冷
却系統の設置、冷却所要時間１結露防止対策等を考慮す
ると経済性やスルーブツト向上の観点から不利である。
めの従来の対策には、それぞれ問題点がある。すなわち
、上記■では低ガス圧化することで当然エツチング種自
身が減少するため、大幅なエツチング速度の低下を招き
、実用的なプロセスとはならない、上記■の場合は、低
エネルギーのイオンを主たるエツチング種としているの
で、高いエツチング速度が本質的に得られない。さらに
上記■の場合は、異方性の達成に寄与する反応生成物の
堆積に一１００°Ｃもしくはさらに低い温度を要し、冷
却系統の設置、冷却所要時間１結露防止対策等を考慮す
ると経済性やスルーブツト向上の観点から不利である。
そこで本発明は、エツチング速度の低下、および経済性
やスルーブツトの劣化等を招（ことなく、マイクロロー
ディング効果の影響を抑制して良好な異方性形状にレジ
スト材料層を加工することが可能なドライエツチング方
法を提供することを目的とする。
やスルーブツトの劣化等を招（ことなく、マイクロロー
ディング効果の影響を抑制して良好な異方性形状にレジ
スト材料層を加工することが可能なドライエツチング方
法を提供することを目的とする。
［課題を解決するための手段］
本発明者は、上述の目的を達成するために検討を重ねた
結果、本発明者が先に特開平１−２８０３１６号公報に
おいで開示したＮＨ，を使用する有機膜（レジスト材料
層）のドライエツチングにおいて、さらに被エツチング
基板の温度を制御することにより反応生成物の堆積量を
最適化すれば、マイクロローディング効果が抑制される
ことを見出した。
結果、本発明者が先に特開平１−２８０３１６号公報に
おいで開示したＮＨ，を使用する有機膜（レジスト材料
層）のドライエツチングにおいて、さらに被エツチング
基板の温度を制御することにより反応生成物の堆積量を
最適化すれば、マイクロローディング効果が抑制される
ことを見出した。
本発明のドライエツチング方法は、かかる知見にもとづ
いて提案されるものであり、被エツチング基板の温度を
５０°Ｃ以下に制御し、ＮＨ，を主体とするエツチング
ガスを用いて反応生成物の一部を堆積させ得る条件にて
前記被エツチング基板上に形成されたレジスト材料層の
エツチングを行うことを特徴とするものである。
いて提案されるものであり、被エツチング基板の温度を
５０°Ｃ以下に制御し、ＮＨ，を主体とするエツチング
ガスを用いて反応生成物の一部を堆積させ得る条件にて
前記被エツチング基板上に形成されたレジスト材料層の
エツチングを行うことを特徴とするものである。
（作用〕
ＮＨ，によりレジスト材料層がエツチングされる詳しい
機構は必ずしも明らかではないが、０□を使用する場合
と比べて低いバイアス電圧下でも高異方性が達成され、
またＮ Ｈｓ中のＨの寄与によりＮ２を使用する場合と
比べて遥かに高速でエツチング反応が進行することは、
本発明者が先に特開平１−２８０３１６号公報にて明ら
かにしたとおりである。
機構は必ずしも明らかではないが、０□を使用する場合
と比べて低いバイアス電圧下でも高異方性が達成され、
またＮ Ｈｓ中のＨの寄与によりＮ２を使用する場合と
比べて遥かに高速でエツチング反応が進行することは、
本発明者が先に特開平１−２８０３１６号公報にて明ら
かにしたとおりである。
今回の発明では、さらに被エツチング基板の温度を５０
°Ｃ以下に制御することにより、室温付近でも各種の反
応生成物のうちガス圧の比較的低い化合物を被エツチン
グ領域に堆積させることが可能となる。ここで、サブミ
クロン・レベルあるいはそれ以上の微細パターンの形成
を行う場合、エツチング種が大量に入射し得る広い被エ
ツチング領域では、エツチング種が少量しか入射できな
い狭い被エツチング領域に比べて堆積する反応生成物の
量が絶対量ではもちろん、単位面積当たりの量としても
多くなる。被エツチング領域に堆積物が存在すると、エ
ツチング種が該堆積物の除去にも消費されるため、堆積
量に応したエツチング速度の低下が起こる。つまり、相
対的に面積が広く堆積物も多い被エソチン領域はど、そ
こにおけるエツチング速度は低下することになる。した
がって、エツチング速度が基体の全体にわたって平均化
され、マイクロローディング効果が抑制されるのである
。
°Ｃ以下に制御することにより、室温付近でも各種の反
応生成物のうちガス圧の比較的低い化合物を被エツチン
グ領域に堆積させることが可能となる。ここで、サブミ
クロン・レベルあるいはそれ以上の微細パターンの形成
を行う場合、エツチング種が大量に入射し得る広い被エ
ツチング領域では、エツチング種が少量しか入射できな
い狭い被エツチング領域に比べて堆積する反応生成物の
量が絶対量ではもちろん、単位面積当たりの量としても
多くなる。被エツチング領域に堆積物が存在すると、エ
ツチング種が該堆積物の除去にも消費されるため、堆積
量に応したエツチング速度の低下が起こる。つまり、相
対的に面積が広く堆積物も多い被エソチン領域はど、そ
こにおけるエツチング速度は低下することになる。した
がって、エツチング速度が基体の全体にわたって平均化
され、マイクロローディング効果が抑制されるのである
。
以下、本発明の好適な実施例について図面を参照しなが
ら説明する。
ら説明する。
本実施例は、本発明を３層レジストプロセスに通用した
例である。
例である。
まず、第１図（Ａ）に示されるように、ノボラック系ポ
ジ型フォトレジスト （東京応化工業社製：商品名０Ｆ
ＰＲ８００）を約１μｍ厚に塗布して下層レジスト層（
２） を形成し、続いて酸化シリコンからなる中間層（
３）をＳＯＧ （スピン・オン・グラス）塗布あるいは
スパッタリング等の方法により約０．１μｍ厚に形成し
、さらにノボラック系ポジ型フォトレジスト （東京応
化工業社製：商品名ＴＳＭＲ−Ｖ３）を約０．５７７ｍ
厚に塗布して上層レジスト層（４）を形成した後、ｇ
＆ｉ！ （４３６ｎ ｍ）露光によるフォトリソグラフ
ィを行って所定のパターニングを行った。このパターニ
ングにより、開口径約０．６μｍの第１の開口部（５）
と、開口径約３μｍの第２の開口部（６）が形成された
。
ジ型フォトレジスト （東京応化工業社製：商品名０Ｆ
ＰＲ８００）を約１μｍ厚に塗布して下層レジスト層（
２） を形成し、続いて酸化シリコンからなる中間層（
３）をＳＯＧ （スピン・オン・グラス）塗布あるいは
スパッタリング等の方法により約０．１μｍ厚に形成し
、さらにノボラック系ポジ型フォトレジスト （東京応
化工業社製：商品名ＴＳＭＲ−Ｖ３）を約０．５７７ｍ
厚に塗布して上層レジスト層（４）を形成した後、ｇ
＆ｉ！ （４３６ｎ ｍ）露光によるフォトリソグラフ
ィを行って所定のパターニングを行った。このパターニ
ングにより、開口径約０．６μｍの第１の開口部（５）
と、開口径約３μｍの第２の開口部（６）が形成された
。
次に、被エツチング基板（ウェハ）を５０°Ｃ以下に制
御できる温度制御機構を備えてなる高周波バイアス印加
型ＥＣＲ（ｉｉ子サイクロトロン共鳴）プラズマエツチ
ング装置に上述の基体をセットし、基体の温度を一例と
して３０°Ｃに制御しながらＮＨ３流量５０ ＳＣＣＭ
、ガス圧１０ ｍＴｏｒｒ＋ マイクロ波パワー８５
０Ｗ、高周波バイアスパワー２００Ｗ （１３，５６Ｍ
Ｈｚ）の条件でエツチングを行った。このとき、上層レ
ジスト層（４）のパターンがまず中間層（３）に転写さ
れて中間層パターン（３ａ）が形成され、続いて該上層
レジスト層（４）と中間層パターン（３ａ）とをマスク
として下層レジスト層（２）のエツチングが進行した。
御できる温度制御機構を備えてなる高周波バイアス印加
型ＥＣＲ（ｉｉ子サイクロトロン共鳴）プラズマエツチ
ング装置に上述の基体をセットし、基体の温度を一例と
して３０°Ｃに制御しながらＮＨ３流量５０ ＳＣＣＭ
、ガス圧１０ ｍＴｏｒｒ＋ マイクロ波パワー８５
０Ｗ、高周波バイアスパワー２００Ｗ （１３，５６Ｍ
Ｈｚ）の条件でエツチングを行った。このとき、上層レ
ジスト層（４）のパターンがまず中間層（３）に転写さ
れて中間層パターン（３ａ）が形成され、続いて該上層
レジスト層（４）と中間層パターン（３ａ）とをマスク
として下層レジスト層（２）のエツチングが進行した。
この間に上層レジスト層（４）もスパツクされて消耗す
る結果、最終的には第１図（Ｂ）に示されるように、中
間層パターン（３ａ）の下に下層レジストパターン（２
ａ）が形成された。
る結果、最終的には第１図（Ｂ）に示されるように、中
間層パターン（３ａ）の下に下層レジストパターン（２
ａ）が形成された。
このエンチング過程では、かかる低ガス圧、高バイアス
電圧の条件によりラジカルの影響が城しられていること
、３０°Ｃにて十分に低い蒸気圧を有する反応生成物（
７）が開口部内に堆積して側壁保護効果を発揮すること
、およびＮＨ”、Ｎ”、Ｈ”等のイオンがエツチング反
応に関与すること等の理由により、第１の開口部（５）
および第２の開口部（６）のいずれにおいても良好な異
方性形状が達成されながら実用的な速度でエツチングが
進行した。しかも、エツチング深さはいずれの開口部に
おいてもほぼ等しくなり、マイクロローディング効果は
現れていなかった。
電圧の条件によりラジカルの影響が城しられていること
、３０°Ｃにて十分に低い蒸気圧を有する反応生成物（
７）が開口部内に堆積して側壁保護効果を発揮すること
、およびＮＨ”、Ｎ”、Ｈ”等のイオンがエツチング反
応に関与すること等の理由により、第１の開口部（５）
および第２の開口部（６）のいずれにおいても良好な異
方性形状が達成されながら実用的な速度でエツチングが
進行した。しかも、エツチング深さはいずれの開口部に
おいてもほぼ等しくなり、マイクロローディング効果は
現れていなかった。
この理由は、次のように考えられる。エツチング面積の
広い第２の開口部（６）内では、エツチング面積の狭い
第１の開口部（５）内と比べて反応生成物（７）の堆積
量が絶対量としても単位面積あたりの量としても多くな
っている。堆積した反応生成物（７）は、両開口部（５
） 、 （６）の側壁保護を行って異方性の向上に寄与
することはもちろんであるが、特に第２の開口部（６）
ではその堆積反応とスパンタリング除去とが競合するこ
とにより、効果的にエンチング速度を低下させる役目も
果たす。
広い第２の開口部（６）内では、エツチング面積の狭い
第１の開口部（５）内と比べて反応生成物（７）の堆積
量が絶対量としても単位面積あたりの量としても多くな
っている。堆積した反応生成物（７）は、両開口部（５
） 、 （６）の側壁保護を行って異方性の向上に寄与
することはもちろんであるが、特に第２の開口部（６）
ではその堆積反応とスパンタリング除去とが競合するこ
とにより、効果的にエンチング速度を低下させる役目も
果たす。
したがって、エツチング面積の広い場所はどエツチング
速度が低下して、狭い場所におけるエツチング速度に近
づく。その結果、被エンチング基板の面内におけるエツ
チング速度の分布が減少し、マイクロローディング効果
が抑制されるものと考えられる。
速度が低下して、狭い場所におけるエツチング速度に近
づく。その結果、被エンチング基板の面内におけるエツ
チング速度の分布が減少し、マイクロローディング効果
が抑制されるものと考えられる。
次に、形状異方性の温度依存性を調べるため、上述のエ
ツチング条件のうち温度のみを０〜１２０℃の範囲で変
化させながら同様のエツチングを行い、アンダカット率
を測定した。ここで、アンダカット率とは、中間層パタ
ーン（３ａ）のエツジからの下層レジストパターンのエ
ツジの後退量ａをエツチング深さｂで割った値を百分率
で表現した値（＝ ａ Ｘ １００／ ｂ ）である。
ツチング条件のうち温度のみを０〜１２０℃の範囲で変
化させながら同様のエツチングを行い、アンダカット率
を測定した。ここで、アンダカット率とは、中間層パタ
ーン（３ａ）のエツジからの下層レジストパターンのエ
ツジの後退量ａをエツチング深さｂで割った値を百分率
で表現した値（＝ ａ Ｘ １００／ ｂ ）である。
結果を第２図に示す０図中、縦軸はアンダカット率（％
）、横軸は被エツチング基板の温度（”Ｃ）を表す、こ
の図より、上述の条件では被エツチング基板の温度が３
０°Ｃの場合にほぼ完全な異方性が達成されていること
がわかる。これより高温側ではアンダカットが発生した
。また、低温側ではアンダカット率が負の値となり、反
応生成物（７）の堆積の影響により下層レジストパター
ン（２ａ）の線幅がマスクである中間層パターン（３ａ
）の線幅より太る形でテーパー化された。
）、横軸は被エツチング基板の温度（”Ｃ）を表す、こ
の図より、上述の条件では被エツチング基板の温度が３
０°Ｃの場合にほぼ完全な異方性が達成されていること
がわかる。これより高温側ではアンダカットが発生した
。また、低温側ではアンダカット率が負の値となり、反
応生成物（７）の堆積の影響により下層レジストパター
ン（２ａ）の線幅がマスクである中間層パターン（３ａ
）の線幅より太る形でテーパー化された。
したがって、Ｎ Ｈ３によるレジスト材料層のエツチン
グにおいては、開口径に応じてＮ Ｈｓ流量や温度を最
適化することにより、マイクロローディング効果を抑制
しながら実用的な速度で異方性エンチングが可能となる
ことが明らかである。アンダカット率の許容限界を１０
％とすると、５０°Ｃ以下の領域において良好な結果が
得られており、これが本発明における温度範囲の限定の
根拠である。
グにおいては、開口径に応じてＮ Ｈｓ流量や温度を最
適化することにより、マイクロローディング効果を抑制
しながら実用的な速度で異方性エンチングが可能となる
ことが明らかである。アンダカット率の許容限界を１０
％とすると、５０°Ｃ以下の領域において良好な結果が
得られており、これが本発明における温度範囲の限定の
根拠である。
なお、本発明は上述の実施例に限定されるものではなく
、発明の要旨を逸脱しない範囲で各種の変更が可能であ
る。たとえば、エツチングガスにはＮＨ２の他に、必要
に応じて０２．Ｈ□、Ａｒ等のガスが適宜添加されてい
ても良い。
、発明の要旨を逸脱しない範囲で各種の変更が可能であ
る。たとえば、エツチングガスにはＮＨ２の他に、必要
に応じて０２．Ｈ□、Ａｒ等のガスが適宜添加されてい
ても良い。
［発明の効果］
以上の説明からも明らかなように、本発明を適用すれば
、特に微細なパターニングが行われる多層レジスト・プ
ロセス等においてもマイクロローディング効果を抑制す
ることができるので、過剰なオーバーエンチングが不要
となり、下地の損傷や下地からの再付着等による汚染が
発生しない。
、特に微細なパターニングが行われる多層レジスト・プ
ロセス等においてもマイクロローディング効果を抑制す
ることができるので、過剰なオーバーエンチングが不要
となり、下地の損傷や下地からの再付着等による汚染が
発生しない。
しかも、本発明のエツチング方法はエッチレートの低下
を伴うものではなく、また従来の低温エンチングのよう
に一１００″Ｃ以下にも及ぶ冷却を必要とせず室温付近
で容易に実施できるため、経済性やスループットを何ら
劣化させるものでもない。
を伴うものではなく、また従来の低温エンチングのよう
に一１００″Ｃ以下にも及ぶ冷却を必要とせず室温付近
で容易に実施できるため、経済性やスループットを何ら
劣化させるものでもない。
したがって、本発明は高集積度を有する半導体装置の製
造等において極めて有用である。
造等において極めて有用である。
第１図（Ａ）および第１図ＣＢ）は本発明を３層レジス
ト・プロセスに適用した一例をその工程順にしたがって
示す概略断面図であり、第１図（Ａ）は上層レジスト層
のバターニング行程、第１図（Ｂ）はエツチング行程を
それぞれ表す。第２図は本発明のエツチング方法の一例
におけるアンダカット率の温度依存性を示すグラフであ
る。 基板 下層レジスト層 下層レジスト・パターン 中間層 中間層パターン 上層レジスト層 第１の開口部 第２の開口部 反応生成物
ト・プロセスに適用した一例をその工程順にしたがって
示す概略断面図であり、第１図（Ａ）は上層レジスト層
のバターニング行程、第１図（Ｂ）はエツチング行程を
それぞれ表す。第２図は本発明のエツチング方法の一例
におけるアンダカット率の温度依存性を示すグラフであ
る。 基板 下層レジスト層 下層レジスト・パターン 中間層 中間層パターン 上層レジスト層 第１の開口部 第２の開口部 反応生成物
Claims (1)
- 被エッチング基板の温度を５０℃以下に制御し、ＮＨ
＿３を主体とするエッチングガスを用いて反応生成物の
一部を堆積させ得る条件にて前記被エッチング基板上に
形成されたレジスト材料層のエッチングを行うことを特
徴とするドライエッチング方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2198044A JPH0484414A (ja) | 1990-07-27 | 1990-07-27 | ドライエッチング方法 |
| US07/735,839 US5230772A (en) | 1990-07-27 | 1991-07-25 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2198044A JPH0484414A (ja) | 1990-07-27 | 1990-07-27 | ドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0484414A true JPH0484414A (ja) | 1992-03-17 |
Family
ID=16384603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2198044A Pending JPH0484414A (ja) | 1990-07-27 | 1990-07-27 | ドライエッチング方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5230772A (ja) |
| JP (1) | JPH0484414A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002256513A (ja) * | 2001-03-01 | 2002-09-11 | Sakai Heavy Ind Ltd | アーティキュレート式の転圧機械 |
| KR100880134B1 (ko) * | 2001-02-12 | 2009-01-23 | 램 리써치 코포레이션 | 오가노실리케이트 글래스 저유전율 에칭용 ｏ₂및ｎｈ₃함유 후기-에칭 포토레지스트 스트립 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5505816A (en) * | 1993-12-16 | 1996-04-09 | International Business Machines Corporation | Etching of silicon dioxide selectively to silicon nitride and polysilicon |
| US5589706A (en) * | 1995-05-31 | 1996-12-31 | International Business Machines Corp. | Fuse link structures through the addition of dummy structures |
| US5780315A (en) * | 1995-09-11 | 1998-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd | Dry etch endpoint method |
| TWI246633B (en) | 1997-12-12 | 2006-01-01 | Applied Materials Inc | Method of pattern etching a low k dielectric layen |
| DE19841964B4 (de) * | 1998-09-14 | 2004-08-05 | Robert Bosch Gmbh | Verfahren zur Einstellung der Ätzgeschwindigkeit beim anisotropen Plasmaätzen von lateralen Strukturen |
| JP2003526897A (ja) * | 1998-10-19 | 2003-09-09 | アプライド マテリアルズ インコーポレイテッド | 後続のエッチング中のマスキングとして有用な、またはダマシン構造に有用な、パターニングされた層のエッチング方法 |
| US6455431B1 (en) * | 2000-08-01 | 2002-09-24 | Applied Materials Inc. | NH3 plasma descumming and resist stripping in semiconductor applications |
| KR100386612B1 (ko) * | 2000-08-17 | 2003-06-02 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 제조방법 |
| US6893969B2 (en) * | 2001-02-12 | 2005-05-17 | Lam Research Corporation | Use of ammonia for etching organic low-k dielectrics |
| TWI228718B (en) * | 2001-11-05 | 2005-03-01 | Tdk Corp | Manufacturing method and device of mold plate for information medium |
| EP1492093A4 (en) * | 2002-03-11 | 2009-06-03 | Tdk Corp | PROCESSING METHOD FOR A PHOTORESIST MASTER, METHOD FOR MANUFACTURING A RECORDING MEDIUM USER MASTER, METHOD FOR PRODUCING A RECORDING MEDIUM, PHOTORESIST MASTER, RECORDING MEDIA USE MASTER AND RECORDING MEDIUM |
| US8791024B1 (en) * | 2013-05-14 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to define multiple layer patterns using a single exposure |
| US9252048B2 (en) | 2013-05-14 | 2016-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal and via definition scheme |
| US9412647B2 (en) | 2013-09-11 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via definition scheme |
| US9081312B2 (en) | 2013-05-14 | 2015-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to define multiple layer patterns with a single exposure by E-beam lithography |
| US9257282B2 (en) | 2014-05-02 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855017A (en) * | 1985-05-03 | 1989-08-08 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| JPS6432627A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Ltd | Low-temperature dry etching method |
| JPH01206624A (ja) * | 1988-02-15 | 1989-08-18 | Koujiyundo Kagaku Kenkyusho:Kk | レジストのドライエッチング法 |
| JPH01215024A (ja) * | 1988-02-24 | 1989-08-29 | Sony Corp | マスクパターンの形成方法 |
| JP2786198B2 (ja) * | 1988-05-06 | 1998-08-13 | ソニー株式会社 | ドライエッチング方法 |
| US5024722A (en) * | 1990-06-12 | 1991-06-18 | Micron Technology, Inc. | Process for fabricating conductors used for integrated circuit connections and the like |
-
1990
- 1990-07-27 JP JP2198044A patent/JPH0484414A/ja active Pending
-
1991
- 1991-07-25 US US07/735,839 patent/US5230772A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880134B1 (ko) * | 2001-02-12 | 2009-01-23 | 램 리써치 코포레이션 | 오가노실리케이트 글래스 저유전율 에칭용 ｏ₂및ｎｈ₃함유 후기-에칭 포토레지스트 스트립 |
| JP2002256513A (ja) * | 2001-03-01 | 2002-09-11 | Sakai Heavy Ind Ltd | アーティキュレート式の転圧機械 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5230772A (en) | 1993-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04142738A (ja) | ドライエッチング方法 | |
| JPH0484414A (ja) | ドライエッチング方法 | |
| KR102166970B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
| US7271106B2 (en) | Critical dimension control for integrated circuits | |
| JPH0786244A (ja) | ドライエッチング方法 | |
| JP3018517B2 (ja) | ドライエッチング方法 | |
| JPH04237124A (ja) | ドライエッチング方法 | |
| US5342481A (en) | Dry etching method | |
| US6620575B2 (en) | Construction of built-up structures on the surface of patterned masking used for polysilicon etch | |
| JP3353462B2 (ja) | ドライエッチング方法 | |
| JPH0794469A (ja) | ドライエッチング方法 | |
| JP3104298B2 (ja) | ドライエッチング方法 | |
| JPH05343366A (ja) | ドライエッチング方法 | |
| JP3318777B2 (ja) | ドライエッチング方法 | |
| JP2722768B2 (ja) | 多層レジスト層のエッチング方法 | |
| US6297166B1 (en) | Method for modifying nested to isolated offsets | |
| JP2004158538A (ja) | 半導体装置の製造方法 | |
| KR100209215B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JP3123199B2 (ja) | ドライエッチング方法 | |
| JP3166242B2 (ja) | ドライエッチング方法 | |
| JP3211312B2 (ja) | ドライエッチング方法 | |
| JP3445141B2 (ja) | アルミニウム合金配線の形成方法 | |
| JP3185408B2 (ja) | ドライエッチング方法 | |
| JPH0429316A (ja) | ドライエッチング方法 | |
| JPH04334022A (ja) | ドライエッチング方法 |