JPH0484494A - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JPH0484494A
JPH0484494A JP2200032A JP20003290A JPH0484494A JP H0484494 A JPH0484494 A JP H0484494A JP 2200032 A JP2200032 A JP 2200032A JP 20003290 A JP20003290 A JP 20003290A JP H0484494 A JPH0484494 A JP H0484494A
Authority
JP
Japan
Prior art keywords
glass frit
multilayer circuit
circuit board
board
yield point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2200032A
Other languages
English (en)
Other versions
JP3130914B2 (ja
Inventor
Takanori Ikuta
貴紀 生田
Yutaka Irumagawa
入間川 裕
Tsutomu Oda
勉 小田
Akira Imoto
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP02200032A priority Critical patent/JP3130914B2/ja
Publication of JPH0484494A publication Critical patent/JPH0484494A/ja
Application granted granted Critical
Publication of JP3130914B2 publication Critical patent/JP3130914B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回路基鴨葎に、多層回路基板に関する。
〔従来の技術とその課題〕
電子機器の混成集積回路等に用いられる回路基板として
、所定の導体パターンが形成された基板を複数枚積層し
て一体焼成した多層回路基板が知られている。この多層
回路基板では、内部に内部配線が配置されており、また
表面に表面配線が配置されている。
従来、多層回路基板として、エポキシ樹脂やフェノール
樹脂等の有機基板、またはアルミナセラミック基板が用
いられている。ところが、有機基板は熱的信頼性が充分
ではない。また、アルミナセラミック基板は、抵抗値が
高いモリブデンやタングステン等を内部配線材料として
いるため、信号伝達の高速化が困難である。また、アル
ミナセラミック基板は、高温焼成が必要なため、高価格
である。そこで、アルミナ等のセラミック材料を含むガ
ラスフリント製基板の積層体からなり、Au、Ag、C
u等の低融点で低抵抗の金属からなる内部配線を備えた
低温焼成型の多層回路基板が提案されている(たとえば
、特開昭61−108192号公報参照)。
前記多層回路基板では、製造工程で用いるバインダーの
除去を容易にするために、基板の焼結開始温度を高く設
定するのが好ましい。ところが、この場合、内部配線に
使用するAg等の導電性粉末が基板の焼結開始温度前に
焼結し始めるため、基板と内部配線との焼結及び収縮の
挙動が合わず、基板に反りが生じる。特に、Au及びC
uに比べて融点が低いAgを用いた場合は、基板の反り
が顕著である。このような基板の反りを解決するために
、基板用のガラスセラミック材料を内部配線用の導電性
ペーストに添加することが提案されている(特開昭60
−24095号公報参照)が、この場合は導電性粉末の
焼結が阻害されて内部配線の導電性が低下する。
本発明の目的は、基板の反りが少なく、しかも内部配線
の導電性が良好な、ガラスフリット製の多層回路基板を
提供することにある。
〔課題を解決するための手段〕
本発明に係る多層回路基板は、ガラスフリットを含むセ
ラミック材からなる基板が積層された積層基板内に、前
記基板の焼結開始温度よりも低い屈伏点をもったガラス
フリットを含む導電性ペーストを用いて内部配線を形成
したことを特徴としている。
なお、本発明では、導電性ペーストに含まれるガラスフ
リットの屈伏点は、たとえば700〜845℃である。
また、導電性ペーストは、たとえばAg系の導電性粉末
を含んでいる。さらに、導電性粉末がAg系の場合、導
電性ペースト中のガラスフリットの添加量は導電性粉末
の30〜55体積%である。
〔作用〕
本発明に係る多層回路基板では、内部配線を形成するた
めの導電性ペーストに上述のようなガラスフリントが含
まれている。この導電性ペーストは、焼結開始温度が基
板の焼結開始温度と接近しているため焼結時に基板に反
りを起こさせにくい。
また、導電性ペーストには基板の焼結開始温度よりも低
い屈伏点のガラスフリットが含まれているため、焼結後
の導電性が良好である。このため、本発明によれば、反
りが少なく、また内部配線の導電性が良好なガラスフリ
ット製の多層回路基板が実現できる。
〔実施例〕
第1図は、本発明の一実施例に係る多層回路基板の縦断
面部分図である。図において、多層回路基板1は、積層
基板2と、内部配線3と、表面配置la4とから構成さ
れている。
積層基板2は、たとえば3枚のガラスフリット製グリー
ンシートを積層して一体焼成することにより得られた一
体化したシート2a、2b、2cから構成されている。
各グリーンシートを構成するガラスフリットとしては、
たとえばMg0−A1.0.−3 i O□を主成分と
するものが用いられる。また、上述のガラスフリットに
は、セラミック材料が含まれている。セラミック材料と
しては、たとえばアルミナ、ムライト、コージェライト
等が挙げられる。このセラミック材料は、単独で添加さ
れてもよいし、2種以上混合して添加されてもよい。な
お、セラミック材料は、ガラスフリットに対して通常1
0〜45重量%程度添加される。
内部配線3は、シーf−2a、2b間、及びシート2b
、2c間に所定のパターンで形成されている。各内部配
線3は、スルーホール6を通じて積層基Fi2の表面に
延びており、その先端が積層基板2の図上面及び図下面
で電極3aを形成している。内部配線3は、導電性材料
と、ガラスフリントと、有機ビヒクルとを含む導電性ペ
ーストにより形成されている。導電性材料としては、銀
(Ag)系、金(Au)系及び銅(Cu)系の導電性材
料が用いられる。このうち、本実施例では、導電性が良
好な銀系の導電性材料を用いるのが好ましい。Ag系の
導電性材料は、Au系またはCu系の導体材料よりも焼
結開始温度が低いため、積層基板2の反りの防止効果を
さらに高めることができる。Ag系の導電性材料として
は、たとえば銀、銀−パラジウム、銀−白金、銀−パラ
ジウム−白金等の導電性材料が例示できる。ガラスフリ
ットとしては、上述のガラスフリット製グリーンシート
の焼結開始温度よりも低い屈伏点のものが用いられる。
ここで、屈伏点とは、ガラスフリットの体積が熱膨張に
より急激に増加する挙動を示す温度範囲から粘性流動に
より収縮する温度範囲に移行する際の境界の温度をいう
。屈伏点は、通常ガラスフリットのガラス転移点と軟化
点との間で観測される。なお、ガラスフリットの屈伏点
が基板の焼結開始温度よりも高い場合は、反りの少ない
多層回路基板が実現できない。上述のような屈伏点のガ
ラスフリットとしては、たとえばB2O5S + 02
  Ca OA e t02を挙げることができる。こ
のうち、特に屈伏点が700〜845℃のガラスフリン
トが好ましい。屈伏点が700℃未満の場合は、ガラス
流動が速くなり、導電性材料同士が引き寄せられて焼結
が促進され、この結果導電性材料が過焼結状態となり、
内部配線抵抗値が大きくまた不安定となる。逆に、屈伏
点が845℃を超える場合は、ガラスフリットの軟化流
動性が悪く、ガラスフリットが導電性粒子間に均一に介
在せず、導電性粒子どうしが焼結反応を起こし、その結
果基板の反りが生じる。前記範囲の屈伏点のガラスフリ
ットとしては、B、03  S iO2B a Oが例
示できる。上述のガラスフリットは、平均粒径が10μ
m以下のものが好ましい。平均粒径が10μmを超える
と、たとえば内部配線をスクリーン印刷する際に、スク
リーンに目詰まりが生じる恐れがある。また、焼成時に
ガラスフリットが流動しきらない場合がある。
ガラスフリットは、上述の導電性材料としてAg系の導
電性粉末を用いた場合、Ag系の導電性粉末の30〜5
5体積%添加される。添加量が30体積%未溝の場合は
、導電性材料の焼結を充分に抑制できず、積層基板2に
反りが生じやすい。逆に、添加量が55体積%を超える
場合は、内部配線3中のガラス成分が多くなるため、A
g系導電性粉末木来の高導電性が得られず、多層回路基
板をi1通ずる信号の高速化が困難になる。
表面配線4は、積層基板2の少なくとも一方の主面(図
では両生面)に所定の高密度パターンで形成されている
。表面配Ii4は、たとえばマイグレーションを起こし
にくいCu系の導電性材料を含む導電性ペーストにより
形成されている。
前記多層回路基板1では、内部配線3の電極3a、3a
間及び電極3aと表面配線4との間に電子部品ψチップ
7が配置される。そして、このチップ7は、電極3aま
たは表面配線4にはんだ付けされる。これにより、電極
3a、3a間及び電極3aと表面配線4との間が接続さ
れる。なお、電極3aと表面配線4との接続は、両者の
間に接続誘導体8を配置することにより行われてもよい
次に、前記多層回路基板1の製造方法について説明する
多層回路基板1の製造では、まず積層基板2を形成する
。積層基板2は、上述のガラスフリットからなるグリー
ンシートを積層して一体焼成することにより得られる。
グリーンシートは、ガラスフリットとセラミック材料と
有機バインダーと有機溶剤とを混練し、得られたペース
トをたとえばドクターブレード法によりシート化するこ
とにより得られる。
内部配線3は、上述の導電性ペーストをあらかじめ各グ
リーンシートの表面及び各グリーンシートに設けられた
スルーホール内に印刷または充填し、グリーンシートと
同時に焼成することにより形成される。この際、導電性
ペーストでは、導電性材料の粒子表面にガラス成分が均
一に分布し、これによりグリーンシートの焼結開始温度
と導電性材料の焼結開始温度とが接近する。この結果、
積層基板2の反りが抑制される。
次に、積層基板2の表面に表面配線4を配置する。表面
配線4は、導電性材料と有機ビヒクルとからなる導電性
ペーストを所定の高密度パターンで積層基板2上に印刷
し、これを焼成することにより形成される。
こうして得られた多層回路基板】の所定部位には、電子
部品や表面配線4と内部配線3との接続用導体等が配置
される。
〔実験例〕
MgO1AI!、、0.及びSin、を主成分とするガ
ラスフリットとセラミック材料としてのアルミナとを混
合し、これにアクリル系樹脂とトルエンとジブチルフタ
レート(可塑剤)とを加えてボールミルで混合してペー
ストを作成した。そして、得られたペーストからドクタ
ーブレード法によりグリーンシートを作成した。
一方、Ag粉末とガラスフリットとメチルセルロースと
2.2.4−)ジメチル−1,3−ベンタンジオールモ
ノイソブチレートとを3本ボールミルで混練し、導電性
ペーストを作成した。ガラスフリットには、BtO,、
S i Ox及びPbOを主成分とするガラスフリット
(■)、またはBto、l、S I Ox及びBaOを
主成分とするガラスフリット(II)を用いた。なお、
ガラスフリットの添加量等は、表に示す通りに設定した
得られた導電性ペーストを上述のグリーンシート上に所
定のパターンで印刷し、このグリーンシートを5枚積層
してピーク温度900℃で30分間焼成し、多層回路基
板を得た。
得られた多層回路基板について、基板の反り及び内部配
線の抵抗値を調べた。測定方法番よ次の通りである。
反与 反りゲージで基板の最大高さを求め、この高さから基板
の厚みを差し引いた値を反りとした。0゜02闘以下が
合格である。
専生抵バ通 4端子法(ホイートストンブリ・ンジを用し)た抵抗値
測定方法)により測定した。4.5mΩ以下が合格であ
る。
2  B z O3Ca OZ r Ozガラスなどが
用いられてもよい。
たとえば、屈伏点840℃5平均粒径5.5μmのS 
t Ot  BzOi  Ca OZ r Oxガラス
を用い、その添加量を45体積%に設定した場*:本発
明に係る実験例 前記実施例では、ガラスフリットとして(1)(II)
の2種類を用いたが、これらに代えてCaQ−B203
  S i Oxガラス、SiO□−B20z −Ca
O−Altosガラス、またはSi0〔発明の効果〕 本発明では、内部配線が上述のような導電性ペーストを
用いて形成されている。このため、第1の発明によれば
、基板の反りが少なく、また内部配線の抵抗値が小さな
多層回路基板が実現できる。
【図面の簡単な説明】
第1図は本発明の一実施例の縮断面部分図である。 1・・・多層回路基板、2・・・積層基板、2a、2b
。 2C・・・シート、3・・・内部配線。 特許出願人   京セラ株式会社 代理人  弁理士 宮 川 良 夫 第1図 手続補正書 (自発) ■、 事件の表示 平成2年特許願第20 032号 2゜ 発明の名称 多層回路基板 3、補正をする者 事件との関係

Claims (4)

    【特許請求の範囲】
  1. (1)ガラスフリットを含むセラミック材からなる基板
    が積層された積層基板内に、前記基板の焼結開始温度よ
    りも低い屈伏点をもったガラスフリットを含む導電性ペ
    ーストを用いて内部配線を形成したことを特徴とする多
    層回路基板。
  2. (2)前記導電性ペーストに含まれる前記ガラスフリッ
    トの屈伏点は、700〜845℃である請求項(1)に
    記載の多層回路基板。
  3. (3)前記導電性ペーストは、Ag系の導電性粉末を含
    んでいる請求項(1)または(2)に記載の多層回路基
    板。
  4. (4)前記導電性ペースト中の前記ガラスフリットの添
    加量は、前記Ag系の導電性粉末の30〜55体積%で
    ある請求項(3)に記載の多層回路基板。
JP02200032A 1990-07-27 1990-07-27 多層回路基板 Expired - Fee Related JP3130914B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02200032A JP3130914B2 (ja) 1990-07-27 1990-07-27 多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02200032A JP3130914B2 (ja) 1990-07-27 1990-07-27 多層回路基板

Publications (2)

Publication Number Publication Date
JPH0484494A true JPH0484494A (ja) 1992-03-17
JP3130914B2 JP3130914B2 (ja) 2001-01-31

Family

ID=16417690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02200032A Expired - Fee Related JP3130914B2 (ja) 1990-07-27 1990-07-27 多層回路基板

Country Status (1)

Country Link
JP (1) JP3130914B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6217990B1 (en) 1997-05-07 2001-04-17 Denso Corporation Multilayer circuit board having no local warp on mounting surface thereof
US6376906B1 (en) 1997-02-12 2002-04-23 Denso Corporation Mounting structure of semiconductor element
JP2014033004A (ja) * 2012-08-01 2014-02-20 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376906B1 (en) 1997-02-12 2002-04-23 Denso Corporation Mounting structure of semiconductor element
US6217990B1 (en) 1997-05-07 2001-04-17 Denso Corporation Multilayer circuit board having no local warp on mounting surface thereof
JP2014033004A (ja) * 2012-08-01 2014-02-20 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法

Also Published As

Publication number Publication date
JP3130914B2 (ja) 2001-01-31

Similar Documents

Publication Publication Date Title
JPH0361359B2 (ja)
JP3331083B2 (ja) 低温焼成セラミック回路基板
JPH08236936A (ja) 積層ガラス−セラミック回路基板
JP3265996B2 (ja) 低温焼成ガラスセラミックス多層配線基板とその製造方法
JPH0484494A (ja) 多層回路基板
JP3093601B2 (ja) セラミック回路基板
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP2718152B2 (ja) セラミック回路基板の製造方法
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JP3064047B2 (ja) 多層セラミック回路基板
JP2001189550A (ja) 回路基板
JP3807257B2 (ja) セラミック部品の製造方法
JPH0685466A (ja) 多層回路基板
JPH0738493B2 (ja) 同時焼成セラミック回路基板
JPH03284896A (ja) 多層配線回路基板の製造方法
JPS6030196A (ja) 多層回路基板の製造方法
JP3152873B2 (ja) 低温焼成回路基板
JP2002141646A (ja) 回路基板
JP2000049431A (ja) セラミック回路基板
JP2001015930A (ja) 多層配線基板およびその製造方法
JPH10215046A (ja) 回路基板
JPS60137884A (ja) セラミツク多層配線回路基板の製造法
JP3071514B2 (ja) 多層回路基板
JPH0878847A (ja) 低温焼成多層回路基板
JP2000165043A (ja) 回路基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees