JPH0484512A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPH0484512A JPH0484512A JP2199635A JP19963590A JPH0484512A JP H0484512 A JPH0484512 A JP H0484512A JP 2199635 A JP2199635 A JP 2199635A JP 19963590 A JP19963590 A JP 19963590A JP H0484512 A JPH0484512 A JP H0484512A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- input
- converter
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005513 bias potential Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 18
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、クランプ回路に関し、特にＡ／Ｄコンバータ
の入力に使われるクランプ回路に関する。
の入力に使われるクランプ回路に関する。
従来Ａ／Ｄコンバータのアナログ入力信号にある一定電
圧のオフセットをもたせ、入力させるようなりランプ回
路は第３図の様な構成になっていた。すなわち第３図の
クランプ時において、スイッチ３４をオンさせ■。Ｃ，
ＧＮＤ間の抵抗分割して作る基準電圧をコンデンサ−３
６にチャージさせる。アナログ信号を入力させる時は、
スイッチ３４をオフさせコンデンサ−３６の端子３５に
接続されていない方よりアナログ信号を入力するとＡ／
Ｄコンバータには基準電圧のオフセットをもつアナログ
信号が入力される。
圧のオフセットをもたせ、入力させるようなりランプ回
路は第３図の様な構成になっていた。すなわち第３図の
クランプ時において、スイッチ３４をオンさせ■。Ｃ，
ＧＮＤ間の抵抗分割して作る基準電圧をコンデンサ−３
６にチャージさせる。アナログ信号を入力させる時は、
スイッチ３４をオフさせコンデンサ−３６の端子３５に
接続されていない方よりアナログ信号を入力するとＡ／
Ｄコンバータには基準電圧のオフセットをもつアナログ
信号が入力される。
図中番号１〜６は抵抗、１２．１３はトランジスタ、２
２は定電流源、３４はスイッチ、３５゜３７は端子、３
６はコンデンサー、３８はアンプである。
２は定電流源、３４はスイッチ、３５゜３７は端子、３
６はコンデンサー、３８はアンプである。
前述した従来のクランプ回路において、コンデンサ−３
６に基準電圧をチャージさせる為にスイッチ３４を設け
る必要があった。また、このスイッチを任意の時間に外
部よりオン、オフさせる為にはスイッチを制御させる信
号を入力させる端子が必要であった。
６に基準電圧をチャージさせる為にスイッチ３４を設け
る必要があった。また、このスイッチを任意の時間に外
部よりオン、オフさせる為にはスイッチを制御させる信
号を入力させる端子が必要であった。
本発明は従来のクランプ回路に必要であったスイッチ及
びスイッチ制御用信号及びそれらを入力する為の端子な
しで従来と同等の機能をもつクランプ回路を提供するも
のであり、その特徴は、ベースに共通のバイアス電位が
印加され、コレクタが共にｖｏ。につながれている第１
及び第２のトランジスタを有し、該第１のトランジスタ
のエミッタは、第３のトランジスタのベース及び外部に
コンデンサーが接続された外部端子に接続され、該第２
のトランジスタのエミッタは第４のトランジスタのベー
スに接続され、前記第３のトランジスタのコレクタは、
第５のトランジスタのベースと一端がＶ。０に接続さて
いる抵抗に接続され、第３のトランジスタのエミッタは
、第６のトランジスタのコレクタに接続され、前記第４
のトランジスタのコレクタはＶ。０に接続され、エミッ
タは第７のトランジスタのコレクタと、一端が第３のト
ランジスタのエミッタに接続されている抵抗に接続され
、前記第５のトランジスタのコレクタはＶ。０にｍＲさ
れ、エミッタはＡ／Ｄコンバークの入力と、第８のトラ
ンジスタのコレクタに接続され、前記Ｍ６． 第７．
第８のトランジスタのエミッタはそれぞれＧＮＤ間に抵
抗が接続されさらに共通に接続されたベースには、Ａ／
Ｄの入力をクランプさせたい電圧とＶ。。間との電位差
と同電位をＧＮＤに対してもつ電圧を該共通ベースに入
力することにある。
びスイッチ制御用信号及びそれらを入力する為の端子な
しで従来と同等の機能をもつクランプ回路を提供するも
のであり、その特徴は、ベースに共通のバイアス電位が
印加され、コレクタが共にｖｏ。につながれている第１
及び第２のトランジスタを有し、該第１のトランジスタ
のエミッタは、第３のトランジスタのベース及び外部に
コンデンサーが接続された外部端子に接続され、該第２
のトランジスタのエミッタは第４のトランジスタのベー
スに接続され、前記第３のトランジスタのコレクタは、
第５のトランジスタのベースと一端がＶ。０に接続さて
いる抵抗に接続され、第３のトランジスタのエミッタは
、第６のトランジスタのコレクタに接続され、前記第４
のトランジスタのコレクタはＶ。０に接続され、エミッ
タは第７のトランジスタのコレクタと、一端が第３のト
ランジスタのエミッタに接続されている抵抗に接続され
、前記第５のトランジスタのコレクタはＶ。０にｍＲさ
れ、エミッタはＡ／Ｄコンバークの入力と、第８のトラ
ンジスタのコレクタに接続され、前記Ｍ６． 第７．
第８のトランジスタのエミッタはそれぞれＧＮＤ間に抵
抗が接続されさらに共通に接続されたベースには、Ａ／
Ｄの入力をクランプさせたい電圧とＶ。。間との電位差
と同電位をＧＮＤに対してもつ電圧を該共通ベースに入
力することにある。
第１図は本発明の実施例である。第１図において、番号
１〜１１は抵抗、番号１２〜２１はＮＰＮトランジスタ
、番号２２は定電流源、番号２３は端子、番号２４はト
ランジスタ、番号２５は電源である。
１〜１１は抵抗、番号１２〜２１はＮＰＮトランジスタ
、番号２２は定電流源、番号２３は端子、番号２４はト
ランジスタ、番号２５は電源である。
本発明は、ベースが共に共通の電源にコレクタが共にＶ
。０につながれている第１及び第２のトランジスタを有
し、該第１のトランジスタのエミッタは第３のトランジ
スタのベース及び外部にコンデンサーが接続された外部
端子に接続され該第２のトランジスタは第４のトランジ
スタのベースに接続すれ前記第３のトランジスタのコレ
クタは第５のトランジスタのベースと一端が■。０に接
続されている抵抗に接続され、第３のトランジスタのエ
ミッタは第６のトランジスタのコレクタに接続され、前
記第４のトランジスタのコレクタは■。。
。０につながれている第１及び第２のトランジスタを有
し、該第１のトランジスタのエミッタは第３のトランジ
スタのベース及び外部にコンデンサーが接続された外部
端子に接続され該第２のトランジスタは第４のトランジ
スタのベースに接続すれ前記第３のトランジスタのコレ
クタは第５のトランジスタのベースと一端が■。０に接
続されている抵抗に接続され、第３のトランジスタのエ
ミッタは第６のトランジスタのコレクタに接続され、前
記第４のトランジスタのコレクタは■。。
に接続され、エミッタは第７のトランジスタのコレクタ
と一端が第３のトランジスタのエミッタに接続されてい
る抵抗に接続され、前記第５のトランジスタのコレクタ
はＶ。０に接続されエミッタはＡ／Ｄコンバータの入力
と第８のトランジスタのコレクタに接続され、前記第６
．第７．第８のトランジスタのエミッタはそれぞれＧＮ
Ｄ間に抵抗力接続され、共通に接続されたベースにはＧ
ＮＤ、ｖｏｏ間を抵抗分割させて作ったＡ／Ｄの入力を
クランプさせたい基準電圧と■。０間との電位差と同電
位差をＧＮＤに対してもつ電圧を該共通ベースに入力す
ることを特徴としている。
と一端が第３のトランジスタのエミッタに接続されてい
る抵抗に接続され、前記第５のトランジスタのコレクタ
はＶ。０に接続されエミッタはＡ／Ｄコンバータの入力
と第８のトランジスタのコレクタに接続され、前記第６
．第７．第８のトランジスタのエミッタはそれぞれＧＮ
Ｄ間に抵抗力接続され、共通に接続されたベースにはＧ
ＮＤ、ｖｏｏ間を抵抗分割させて作ったＡ／Ｄの入力を
クランプさせたい基準電圧と■。０間との電位差と同電
位差をＧＮＤに対してもつ電圧を該共通ベースに入力す
ることを特徴としている。
以下に本発明の一実施例による動作を説明する。
本発明の説明にあたり、Ａ／Ｄコンバータの基準電圧を
■。ｏ、ＧＮＤ間を抵抗１〜４で分割した電圧■１とし
、Ａ／Ｄコンバータの入力を前記電圧ｖ１でクランプさ
せたい場合について説明する。
■。ｏ、ＧＮＤ間を抵抗１〜４で分割した電圧■１とし
、Ａ／Ｄコンバータの入力を前記電圧ｖ１でクランプさ
せたい場合について説明する。
アナログ入力信号がコンデンサ−２４に入力されていな
い時は該コンデンサー２４にはバイアス電源２５の電圧
よりトランジスタ２１のＶＢ２分低い電圧がチャージさ
れる。この時、抵抗１，４を同−抵抗値Ｒ１に、抵抗７
，８，９，１０．１１を同一抵抗値Ｒ２とすると、トラ
ンジスタ１６と２１、トランジスタ１７と１９のベース
はそれぞれ同電位の為トランジスタ１７と１９には共に
定電流源１８．．２０で決まる電流が流れ、抵抗１１に
は電流が流れない。
い時は該コンデンサー２４にはバイアス電源２５の電圧
よりトランジスタ２１のＶＢ２分低い電圧がチャージさ
れる。この時、抵抗１，４を同−抵抗値Ｒ１に、抵抗７
，８，９，１０．１１を同一抵抗値Ｒ２とすると、トラ
ンジスタ１６と２１、トランジスタ１７と１９のベース
はそれぞれ同電位の為トランジスタ１７と１９には共に
定電流源１８．．２０で決まる電流が流れ、抵抗１１に
は電流が流れない。
従って、Ａ／Ｄコンバーターの入力であるトランジスタ
１３のベースにかかる電圧ｖ２は次式で表わされる。
１３のベースにかかる電圧ｖ２は次式で表わされる。
・・・・・（１）
Ｖａｇ２ｏ ： ）ランジスタ２０のＶＢＥＶＢｐ、１
４ ： ） ５７シスタ１４ ノＶＢ！（１）式でトラ
ンジスタ２０とトランジスタ１４は、同電流が流れてい
る為、ｖ８８２゜＝Ｖ〜、４を（１）式に代入するとＶ
、＝Ｖ、となりすなわち外部よりアナログ信号が入力さ
れない場合、Ａ／Ｄコンノく一タの入力には基準電圧■
、と同電位が印加されている。
４ ： ） ５７シスタ１４ ノＶＢ！（１）式でトラ
ンジスタ２０とトランジスタ１４は、同電流が流れてい
る為、ｖ８８２゜＝Ｖ〜、４を（１）式に代入するとＶ
、＝Ｖ、となりすなわち外部よりアナログ信号が入力さ
れない場合、Ａ／Ｄコンノく一タの入力には基準電圧■
、と同電位が印加されている。
次にコンデンサー２４の一端よりアナログ信号の無人力
時より１００ｍｖ高い電圧が印加された場合トランジス
タ１９のベースには、コンデンサー２４にチャージされ
た電圧より１００ｍｖ高い電圧すなわちトランジスタ１
７のベースより１０ Ｏｍｖ高い電圧が印加され、抵抗
１１の両端には１００ｍｖの電位差を生じる。この時抵
抗１１には１００ ｍ ｖ ／ Ｒ２の電流が流れ、抵
抗１０には、トランジスタ２０の定電流＋１００ｍｖ／
Ｒ２の電流が流れることによりＡ／Ｄコンバータの入力
であるトランジスタ１３のベース電位ｖ２は次式で表わ
される。
時より１００ｍｖ高い電圧が印加された場合トランジス
タ１９のベースには、コンデンサー２４にチャージされ
た電圧より１００ｍｖ高い電圧すなわちトランジスタ１
７のベースより１０ Ｏｍｖ高い電圧が印加され、抵抗
１１の両端には１００ｍｖの電位差を生じる。この時抵
抗１１には１００ ｍ ｖ ／ Ｒ２の電流が流れ、抵
抗１０には、トランジスタ２０の定電流＋１００ｍｖ／
Ｒ２の電流が流れることによりＡ／Ｄコンバータの入力
であるトランジスタ１３のベース電位ｖ２は次式で表わ
される。
（２）式よりＶ２＝Ｖ、 −１００ｍ ｖとなりアナロ
グ入力電圧の変化電圧であるＩ ＯＯｍｖが基準電圧に
対して変化した電圧がＡ／Ｄコンバータに入力すること
が出来る。
グ入力電圧の変化電圧であるＩ ＯＯｍｖが基準電圧に
対して変化した電圧がＡ／Ｄコンバータに入力すること
が出来る。
また、コンデンサ−２４の一端よりアナログ信号の無人
力時より低い電圧が印加された場合トランジスタ１９の
ベースにはバイアス電源２５の電圧よりトランジスタ２
１のｖｅｇ分低い電圧がそのまま印加される為Ａ／Ｄコ
ンバータの入力には、基準電圧■、と同電位がかかるの
で基準電圧■１にクランプされたことになる。
力時より低い電圧が印加された場合トランジスタ１９の
ベースにはバイアス電源２５の電圧よりトランジスタ２
１のｖｅｇ分低い電圧がそのまま印加される為Ａ／Ｄコ
ンバータの入力には、基準電圧■、と同電位がかかるの
で基準電圧■１にクランプされたことになる。
以上より本実施例によりアナログ入力信号にある一定電
圧のオフセットをもたせるクランプ回路を実現すること
が出来る。
圧のオフセットをもたせるクランプ回路を実現すること
が出来る。
第２図は本発明の第二の実施例である。第２図において
、番号２６はアンプ、番号２７，２８゜２９．３０はト
ランジスタ、番号３１，３２゜３３は抵抗である。
、番号２６はアンプ、番号２７，２８゜２９．３０はト
ランジスタ、番号３１，３２゜３３は抵抗である。
第２図では第１図の構成に加え、ベースに電源２５の電
圧が入力されているトランジスタ２９設けそのエミッタ
に定電流源を構成するトランジスタ３０のコレクタを接
続し、トランジスタ２９のコレクタには一端がＶ。０に
接続され、抵抗１０と同じ抵抗値を持つ抵抗３１と、′
コレクタがＶ。０に接続されているトランジスタ２７の
ベースに接続し、トランジスタ２７のエミッタには定電
流源を構成するトランジスタ２８のコレクタとアンプ２
６の正転入力に接続され、アンプ２６の反転入力には、
基準電圧が接続され、そのアンプの出力を定電流源を構
成するトランジスタ２８，３０゜１５．１８．２０のベ
ースに接続し、トランジスタ２８．３０のエミッタには
、抵抗７と同一抵抗値の抵抗３２．３３をＧＮＤとの間
に接続する構成となっている。
圧が入力されているトランジスタ２９設けそのエミッタ
に定電流源を構成するトランジスタ３０のコレクタを接
続し、トランジスタ２９のコレクタには一端がＶ。０に
接続され、抵抗１０と同じ抵抗値を持つ抵抗３１と、′
コレクタがＶ。０に接続されているトランジスタ２７の
ベースに接続し、トランジスタ２７のエミッタには定電
流源を構成するトランジスタ２８のコレクタとアンプ２
６の正転入力に接続され、アンプ２６の反転入力には、
基準電圧が接続され、そのアンプの出力を定電流源を構
成するトランジスタ２８，３０゜１５．１８．２０のベ
ースに接続し、トランジスタ２８．３０のエミッタには
、抵抗７と同一抵抗値の抵抗３２．３３をＧＮＤとの間
に接続する構成となっている。
この実施例でクランプ動作、及びアナログ信号入力時の
動作は第一の実施例と同じであるが、定電流源を構成す
るトランジスタ２８，３０，１５゜１８．２０のベース
電位を、基準電圧を作る基準抵抗の分割電圧からではな
く、−個入力を基準電圧に子側入力を常に基準電圧と同
電位を出力するトランジスタ２７のエミッタに接続され
ているアンプ２６の出力に接続することにより、トラン
ジスタ２７のエミッタ電位が基準電圧より高くなった場
合アンプ２６の出力は同じ割合だけ高くなりトランジス
タ２７のエミッタ電位を基準電圧と同じ電圧に保つ働き
をする。すなわち周囲温度及び■ｏｏの電圧変動による
Ａ／Ｄコンバータの基準電圧ｖ１の変動に追従して常に
基準電圧ｖ１と同電圧にＡ／Ｄコンバータの入力をクラ
ンプすることが出来、クランプオフセットを低減するこ
とが出来る。
動作は第一の実施例と同じであるが、定電流源を構成す
るトランジスタ２８，３０，１５゜１８．２０のベース
電位を、基準電圧を作る基準抵抗の分割電圧からではな
く、−個入力を基準電圧に子側入力を常に基準電圧と同
電位を出力するトランジスタ２７のエミッタに接続され
ているアンプ２６の出力に接続することにより、トラン
ジスタ２７のエミッタ電位が基準電圧より高くなった場
合アンプ２６の出力は同じ割合だけ高くなりトランジス
タ２７のエミッタ電位を基準電圧と同じ電圧に保つ働き
をする。すなわち周囲温度及び■ｏｏの電圧変動による
Ａ／Ｄコンバータの基準電圧ｖ１の変動に追従して常に
基準電圧ｖ１と同電圧にＡ／Ｄコンバータの入力をクラ
ンプすることが出来、クランプオフセットを低減するこ
とが出来る。
以上説明したように本発明は、アナログ入力信号が一定
レベル以下にさがると自動的に一定電圧になるまでコン
デンサーに電荷をチャージさせＡ／Ｄコンバーターの入
力に基準電圧を出力させる構成にしたことで従来のクラ
ンプ回路に必要であったコンテンサーチャージ用のスイ
ッチ回路及びそのスイッチをコントロールさせる制御信
号が必要であり、従来と同機能をもつクランプ回路を提
供することができ素子低減を計ることができる又、周囲
温度や電源電圧の変動によるＡ／Ｄコンバータの基準電
圧とに追従したクランプ電圧を得るクランプ回路を提供
することが出来る。
レベル以下にさがると自動的に一定電圧になるまでコン
デンサーに電荷をチャージさせＡ／Ｄコンバーターの入
力に基準電圧を出力させる構成にしたことで従来のクラ
ンプ回路に必要であったコンテンサーチャージ用のスイ
ッチ回路及びそのスイッチをコントロールさせる制御信
号が必要であり、従来と同機能をもつクランプ回路を提
供することができ素子低減を計ることができる又、周囲
温度や電源電圧の変動によるＡ／Ｄコンバータの基準電
圧とに追従したクランプ電圧を得るクランプ回路を提供
することが出来る。
第１図及び第２図は夫々本発明の実施例を示すブロック
図、第３図は従来例のブロック図である。 １〜１１．３１〜３３・・・・・・抵抗、１２〜２１゜
２７〜３０・・・・・・トランジスタ、２２・・・・・
定電流源、２３．３５．３７・・・・・・端子、２４，
３６・・・・・・コンテンサー、２５・・・・・・電源
、２６．３８・川・・アンプ、３４・・・・・・スイッ
チ。 代理人 弁理士 内 原 晋
図、第３図は従来例のブロック図である。 １〜１１．３１〜３３・・・・・・抵抗、１２〜２１゜
２７〜３０・・・・・・トランジスタ、２２・・・・・
定電流源、２３．３５．３７・・・・・・端子、２４，
３６・・・・・・コンテンサー、２５・・・・・・電源
、２６．３８・川・・アンプ、３４・・・・・・スイッ
チ。 代理人 弁理士 内 原 晋
Claims (1)
- ベースに共通のバイアス電位を接続しコレクタが電源に
接続された第１及び第２のトランジスタと該第１のトラ
ンジスタのエミッタは、第３のトランジスタのベース及
び外部入力端子に接続され第２のトランジスタのエミッ
タは第４のトランジスタのベースに接続され前記第３の
トランジスタのコレクタは第５のトランジスタのベース
と一端が電源に接続されている抵抗に接続され、第３の
トランジスタのエミッタは第６のトランジスタのコレク
タに接続され、前記第４のトランジスタのコレクタは電
源に接続されエミッタは第７のトランジスタのコレクタ
と一端が第３のトランジスタのエミッタに接続されてい
る抵抗に接続され、前記第５のトランジスタのコレクタ
は電源に接続されエミッタは出力端子と第８のトランジ
スタのコレクタに接続され前記第６、第７、第８のトラ
ンジスタのエミッタは、それぞれ抵抗を介してグランド
に接続され、さらに、ベースは共通に接続しこれをもっ
てバイアス端子としたことを特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199635A JP2830412B2 (ja) | 1990-07-27 | 1990-07-27 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199635A JP2830412B2 (ja) | 1990-07-27 | 1990-07-27 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0484512A true JPH0484512A (ja) | 1992-03-17 |
| JP2830412B2 JP2830412B2 (ja) | 1998-12-02 |
Family
ID=16411129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2199635A Expired - Fee Related JP2830412B2 (ja) | 1990-07-27 | 1990-07-27 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830412B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738436A (ja) * | 1993-06-22 | 1995-02-07 | Internatl Business Mach Corp <Ibm> | アナログ信号受信回路 |
-
1990
- 1990-07-27 JP JP2199635A patent/JP2830412B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738436A (ja) * | 1993-06-22 | 1995-02-07 | Internatl Business Mach Corp <Ibm> | アナログ信号受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2830412B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4475077A (en) | Current control circuit | |
| US4268789A (en) | Limiter circuit | |
| JPH11122059A (ja) | 差動アンプ | |
| JPH0484512A (ja) | クランプ回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| EP0611105B1 (en) | Current source | |
| JPH0315844B2 (ja) | ||
| JPH01152807A (ja) | 電流供給回路 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JP2597314Y2 (ja) | 定電流回路 | |
| JP2605830Y2 (ja) | 過電流保護回路 | |
| JPS621374A (ja) | 垂直偏向回路 | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JPH03154479A (ja) | クランプ回路 | |
| RU1817080C (ru) | Двухпол рный стабилизатор посто нного напр жени | |
| JPS63131708A (ja) | クリツプ回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JPH04322511A (ja) | ヒステリシスコンパレータ回路 | |
| JPH0415887A (ja) | 演算増幅回路 | |
| JPH04245313A (ja) | 定電圧回路 | |
| JPS6229311A (ja) | シユミツト回路 | |
| JPH04353912A (ja) | 基準電圧設定回路 | |
| JPS61294920A (ja) | シユミツト回路 | |
| JPH01216675A (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |