JPH048537U - - Google Patents
Info
- Publication number
- JPH048537U JPH048537U JP4734390U JP4734390U JPH048537U JP H048537 U JPH048537 U JP H048537U JP 4734390 U JP4734390 U JP 4734390U JP 4734390 U JP4734390 U JP 4734390U JP H048537 U JPH048537 U JP H048537U
- Authority
- JP
- Japan
- Prior art keywords
- ttl
- circuit
- transistor
- base
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Logic Circuits (AREA)
Description
第１図は、本考案の一実施例の電気回路図。第
２図は、従来例の電気回路図である。 ２……ＴＴＬ ＩＣオープン・コレクタ（５４
ＬＳ０３）、３……トランジスタ（２Ｎ２２２２
）、Ｄ……ダイオード、Ｒ……抵抗、１……電源
端子。
２図は、従来例の電気回路図である。 ２……ＴＴＬ ＩＣオープン・コレクタ（５４
ＬＳ０３）、３……トランジスタ（２Ｎ２２２２
）、Ｄ……ダイオード、Ｒ……抵抗、１……電源
端子。
Claims (1)
- ＴＴＬ ＩＣと、同ＴＴＬ ＩＣの出力端子が
ベース端子につながれるエミツタ接地形トランジ
スタ増幅器を持つＴＴＬ ＩＣ回路において、上
記トランジスタのベースバイアス抵抗に所定の電
圧降下を持つダイオードを直列に接続してなるこ
とを特徴とするＴＴＬ ＩＣ出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4734390U JPH048537U (ja) | 1990-05-08 | 1990-05-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4734390U JPH048537U (ja) | 1990-05-08 | 1990-05-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH048537U true JPH048537U (ja) | 1992-01-27 |
Family
ID=31563191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4734390U Pending JPH048537U (ja) | 1990-05-08 | 1990-05-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH048537U (ja) |
-
1990
- 1990-05-08 JP JP4734390U patent/JPH048537U/ja active Pending