JPH048670Y2 - - Google Patents
Info
- Publication number
- JPH048670Y2 JPH048670Y2 JP1983116886U JP11688683U JPH048670Y2 JP H048670 Y2 JPH048670 Y2 JP H048670Y2 JP 1983116886 U JP1983116886 U JP 1983116886U JP 11688683 U JP11688683 U JP 11688683U JP H048670 Y2 JPH048670 Y2 JP H048670Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- winding
- transformer
- diode
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は、一石式フオワードコンバータ形式の
スイツチングレギユレータの原理を用いた電流/
電流アイソレータに係り、特に挿入損失の少なく
てすむ改良に関する。[Detailed description of the invention] <Industrial field of application> The present invention is a current/current converter using the principle of a single-stone forward converter type switching regulator.
The present invention relates to current isolators, and particularly to improvements that reduce insertion loss.
〈従来の技術〉
一般に、温度、圧力、流量等の物理的変量のセ
ンサによる検出信号は、直流の4−20mAの統一
信号に変換される。この変換された信号は送信側
から受信側に送られ、受信側の指示計器或いは制
御器で処理されている。<Prior Art> Generally, detection signals of physical variables such as temperature, pressure, flow rate, etc. by sensors are converted into a unified DC signal of 4-20 mA. This converted signal is sent from the transmitting side to the receiving side and processed by an indicator or controller on the receiving side.
第1図は従来公知の一石式フオワードコンバー
タ形式のスイツチングレギユレータの原理を説明
する回路図である。この回路では、スイツチング
トランジスタQ1と絶縁用変成器Tを主たる部品
としている。変成器Tは入力端1,2と出力端
3,4を絶縁するもので、コモンに端子2,4を
選定している。変成器Tは入力端子1,2に接続
する入力側に一次巻線N1と、これと接続しかつ
一次巻線N1と同じ方向に巻かれている第三巻線
N3を有し、出力側に単一の二次巻線N2を有し
ている。これら一次巻線N1、二次巻線N2及び
第三巻線N3の巻線方向は、図中黒点●で示すよ
うに陽極側が選定されている。一次巻線N1のコ
モン側の端子を6、第三巻線N3との接続端子を
5とし、第三巻線N3の他端を9とする。コンデ
ンサCは端子1,2間に接続され、ダイオードD
は端子2,9間を接続するもので、カドード側が
第三巻線N3を向いている。スイツチングトラン
ジスタQ1はコレクタ側が端子6に接続され、エ
ミツタ側が端子2に接続されたもので、ベースに
印加されるオンオフ制御信号によりコレクタ−エ
ミツタ間のスイツチング動作をする。 FIG. 1 is a circuit diagram illustrating the principle of a conventional single-stone forward converter type switching regulator. This circuit uses a switching transistor Q1 and an isolation transformer T as main components. The transformer T insulates the input terminals 1 and 2 and the output terminals 3 and 4, and the terminals 2 and 4 are selected as common terminals. The transformer T has a primary winding N1 on the input side connected to input terminals 1 and 2, a third winding N3 connected thereto and wound in the same direction as the primary winding N1, and a third winding N3 on the output side. It has a single secondary winding N2. The winding directions of the primary winding N1, the secondary winding N2, and the third winding N3 are selected to be on the anode side, as shown by the black dots in the figure. The common side terminal of the primary winding N1 is designated as 6, the connection terminal with the third winding N3 is designated as 5, and the other end of the third winding N3 is designated as 9. Capacitor C is connected between terminals 1 and 2, and diode D
is used to connect terminals 2 and 9, and the cathode side faces the third winding N3. The switching transistor Q1 has a collector connected to terminal 6 and an emitter connected to terminal 2, and performs a switching operation between the collector and emitter in response to an on/off control signal applied to the base.
出力側回路は、二次巻線N2の陽極側端子7
に、アノード端子が接続された逆流阻止ダイオー
ドD2と、この逆流阻止ダイオードD2のカソー
ド端子が一端に接続され、二次巻線N2の他端8
に他端の接続された平滑コンデンサC2を有し、
この平滑コンデンサC2と並列に負荷RLが出力
端3,4を介して接続されている。 The output side circuit is the anode side terminal 7 of the secondary winding N2.
, a reverse current blocking diode D2 having an anode terminal connected thereto, a cathode terminal of this reverse current blocking diode D2 connected to one end, and the other end 8 of the secondary winding N2.
has a smoothing capacitor C2 connected to the other end,
A load RL is connected in parallel with this smoothing capacitor C2 via output terminals 3 and 4.
このように構成された装置の動作を次に説明す
る。この一石式フオワードコンバータは、スイツ
チングトランジスタQ1がオンのとき、即ちコレ
クタ−エミツタ間が導通している期間中に、出力
側に電力を伝達している。 The operation of the device configured in this manner will be described next. This single-stone forward converter transmits power to the output side when the switching transistor Q1 is on, that is, during a period when the collector and emitter are conducting.
次に、第三巻線N3の働きについて説明する。
入力側に第三巻線N3のない状態では、Q1のタ
ーンオフの直後に一次巻線N1の一端5を基準と
して他端6に高電圧が誘起し、この誘起された電
圧と入力電圧Vinと加算電圧がQ1のコレクタ−
エミツタ間に作用する。するとQ1が高電圧によ
り破壊される虞があるので、Q1を保護するため
第三巻線N3が設けられている。 Next, the function of the third winding N3 will be explained.
In a state where there is no third winding N3 on the input side, a high voltage is induced at one end 5 of the primary winding N1 as a reference and at the other end 6 immediately after Q1 is turned off, and this induced voltage is added to the input voltage Vin. Collector with voltage Q1
It acts between the emitsa. In this case, there is a risk that Q1 will be destroyed by the high voltage, so a third winding N3 is provided to protect Q1.
第三巻線N3にはQ1のターンオフの直後に電
圧が誘起されるので、コンデンサCを通り図中点
線で示される経路のリセツト電流iRIが流れる。こ
のリセツト電流iRIはコンデンサCを充電する方向
に流れ、Q1のオン期間に蓄積された励磁エネル
ギをQ1のオフ期間にコンデンサCに帰還してい
る。一般にコンデンサCは大容量なので、リセツ
ト電流iRIに起因する入力電圧の上昇は見られなく
なる。このとき第三巻線N3の電圧は入力電圧
Vinにクランプされるので、一次巻線N1に誘起
される電圧Efは次の関係を満たす。 Since a voltage is induced in the third winding N3 immediately after Q1 is turned off, a reset current iRI flows through the capacitor C along the path shown by the dotted line in the figure. This reset current iRI flows in the direction of charging the capacitor C, and the excitation energy accumulated during the ON period of Q1 is fed back to the capacitor C during the OFF period of Q1. Generally, since the capacitor C has a large capacity, the input voltage will not rise due to the reset current iRI . At this time, the voltage of the third winding N3 is the input voltage
Since it is clamped to Vin, the voltage E f induced in the primary winding N1 satisfies the following relationship.
Ef=(n1/n3)・Vin (1)
ここでn1,n3はそれぞれ一次巻線N1と第三
巻線N3の巻数である。従つて、Q1のコレクタ
−エミツタ間電圧VCEは、入力電圧Vinとコレク
タ−エミツタ間電圧VCEとが加算された電圧に制
限され、Q1の破壊が防止される。 E f =(n1/n3)·Vin (1) Here, n1 and n3 are the numbers of turns of the primary winding N1 and the third winding N3, respectively. Therefore, the collector-emitter voltage V CE of Q1 is limited to the sum of the input voltage Vin and the collector-emitter voltage V CE , and destruction of Q1 is prevented.
このコンデンサCとダイオードDよりなる回路
は、第三巻線N3に対して直列に接続されてお
り、リセツト回路と呼ばれる。リセツト回路はQ
がターンオフの直後に変成器Tに残留しているエ
ネルギをQ1のオフ期間に放出消費する働きを有
してる。 This circuit consisting of capacitor C and diode D is connected in series with third winding N3 and is called a reset circuit. The reset circuit is Q
has the function of discharging and consuming the energy remaining in the transformer T immediately after turn-off during the off-period of Q1.
〈考案が解決しようとする課題〉
しかし従来装置では、残留エネルギがQ1のオ
フ期間中にリセツト回路で消費されず、出力側に
残留エネルギが伝送されないので、この回路を電
流/電流アイソレータに用いると挿入損失が大き
くなると言う課題があつた。<Problem to be solved by the invention> However, in the conventional device, the residual energy is not consumed in the reset circuit during the off period of Q1, and the residual energy is not transmitted to the output side, so if this circuit is used as a current/current isolator, There was a problem that insertion loss increased.
本考案はこのような課題を解決したもので、簡
単な構成で挿入損失が少なく、従つて送信側の電
流を誤差なく受信側の負荷に伝送できる特性の電
流/電流アイソレータを提供することを目的とす
る。 The purpose of the present invention is to solve these problems, and to provide a current/current isolator with a simple configuration, low insertion loss, and characteristics that allow transmitting current to be transmitted to the receiving load without error. shall be.
〈課題を解決するための手段〉
このような目的を達成する本考案は、入力側と
出力側を絶縁する変成器T、スイツチングトラン
ジスタQ1を介して前記変成器の一次巻線に入力
電流源の電流を供給する回路、前記変成器の主二
次巻線N2の陽極端子にアノード端子が接続され
る第1のダイオードD2と、一端が当該第1のダ
イオードのカソード端子に接続され、他端が該主
二次巻線のコモン側端子に接続される平滑コンデ
ンサC2の直列回路を備え、該平滑コンデンサに
接続される負荷RLに直流電流を供給する出力側
回路を具備する電流/電流アイソレータにおい
て、次の構成としたものである。<Means for Solving the Problems> The present invention achieves the above object by connecting an input current source to the primary winding of the transformer via a transformer T that insulates the input side and the output side, and a switching transistor Q1. a first diode D2 whose anode terminal is connected to the anode terminal of the main secondary winding N2 of the transformer; one end connected to the cathode terminal of the first diode and the other end; In a current/current isolator comprising a series circuit of a smoothing capacitor C2 connected to a common side terminal of the main secondary winding, and an output side circuit that supplies a direct current to a load RL connected to the smoothing capacitor. , has the following configuration.
即ち、前記変成器の前記主二次巻線と直列に接
続されるリセツト二次巻線N22と、アノード端
子が該リセツト二次巻線の主二次巻線と接続され
ない側の端子10に接続され、カソード端子が前
記第1のダイオードと平滑コンデンサの接続点に
接続される第2のダイオードD22とを具備する
ことを特徴としている。 That is, the reset secondary winding N22 is connected in series with the main secondary winding of the transformer, and the anode terminal is connected to the terminal 10 of the reset secondary winding on the side that is not connected to the main secondary winding. It is characterized by comprising a second diode D22 whose cathode terminal is connected to a connection point between the first diode and the smoothing capacitor.
〈作用〉
本考案の各構成要素はつぎの作用をする。リセ
ツト二次巻線と第2のダイオードは平滑コンデン
サと共にリセツト回路を構成し、スイツチングト
ランジスタのターンオフ直後に変成器に残留して
いるエネルギをオフ期間中に平滑コンデンサに充
電し、然して残留エネルギが有効に負荷に供給さ
れ挿入損失が少なくなる。<Function> Each component of the present invention has the following functions. The reset secondary winding and the second diode, together with the smoothing capacitor, form a reset circuit in which the energy remaining in the transformer immediately after the switching transistor is turned off is charged to the smoothing capacitor during the off period, so that the residual energy is removed. It is effectively supplied to the load and insertion loss is reduced.
〈実施例〉 以下図面を用いて、本考案を説明する。<Example> The present invention will be explained below using the drawings.
第2図は本考案の一実施例を示す回路図であ
る。尚第2図において、前記第1図と同一作用を
するものには同一符号をつけ説明を省略する。図
において、変成器Tは一次巻線N1、主二次巻線
N2及びリセツト二次巻線N22を有しており、
ここでは各巻線の巻数は相等しく、自己インダク
タンスはそれぞれLであるとする。定電流源Iin
は入力端1,2に与えられる直流入力電流を表し
ている。端子7は主二次巻線N2の一方の端子、
端子8は主二次巻線N2とリセツト二次巻線N2
2の共通接続点、端子10はリセツト二次巻線N
22の他方の端子である。逆流阻止ダイオードD
22はアノード側が端子10に接続され、カソー
ド側が逆流阻止ダイオードD2のカソード側と接
続されたもので、平滑コンデンサC2や出力端子
3とも接続されている。 FIG. 2 is a circuit diagram showing an embodiment of the present invention. In FIG. 2, parts having the same functions as those in FIG. In the figure, transformer T has a primary winding N1, a main secondary winding N2 and a reset secondary winding N22,
Here, it is assumed that the number of turns of each winding is equal and that each self-inductance is L. Constant current source Iin
represents the DC input current applied to input terminals 1 and 2. Terminal 7 is one terminal of the main secondary winding N2,
Terminal 8 connects the main secondary winding N2 and the reset secondary winding N2.
2 common connection point, terminal 10 is the reset secondary winding N
This is the other terminal of 22. Backflow blocking diode D
Reference numeral 22 has an anode side connected to the terminal 10 and a cathode side connected to the cathode side of the backflow blocking diode D2, and is also connected to the smoothing capacitor C2 and the output terminal 3.
このように構成された装置の動作を次に説明す
る。今スイツチングトランジスタQ1がオンにな
り、一次巻線N1に電流Iinが流れると、主二次
巻線N2の一端8に対して他端7に正極性の電圧
が誘起される。この電圧による電流は逆流阻止ダ
イオードD2を通り平滑コンデンサC2を充電
し、負荷RLに流れてこれに電力を供給する。Q
1がオンからオフに切り替わる直前にはL・Iio
2/2ジユールのエネルギが変成器Tに蓄積され
ている。Q1がオフとなつた瞬間に、この蓄積さ
れたエネルギによる電流が逆流阻止ダイオードD
22を通つて、平滑コンデンサC2及び負荷RL
に放出される。平滑コンデンサC2への放出電流
は、平滑コンデンサC2を充電してこれの端子電
圧を上昇させ、平滑コンデンサC2に充電された
電荷はQ1のオン期間に充電されて負荷RLに放
電されずに残留されていた電荷に加算され、Q1
のオフ期間中に負荷RLに電流を流す。 The operation of the device configured in this manner will be described next. When the switching transistor Q1 is now turned on and a current Iin flows through the primary winding N1, a positive voltage is induced between one end 8 and the other end 7 of the main secondary winding N2. The current due to this voltage passes through the reverse blocking diode D2, charges the smoothing capacitor C2, flows to the load RL, and supplies power to it. Q
Just before 1 switches from on to off, L・I io
2/2 Joule of energy is stored in transformer T. At the moment Q1 turns off, the current due to this stored energy flows through the reverse blocking diode D.
22, smoothing capacitor C2 and load RL
is released. The current released to the smoothing capacitor C2 charges the smoothing capacitor C2 and increases its terminal voltage, and the charge charged in the smoothing capacitor C2 is charged during the ON period of Q1 and remains without being discharged to the load RL. Q1
Current flows through the load RL during the off-period.
かくて、Q1のオンオフを通じて負荷RLに入
力電流Iinに対応する直流電流が伝送され、理想
的には変成器T、平滑コンデンサC2及び逆流阻
止ダイオードD2,D22よりなる回路におい
て、電流損失を生じない。従つて、入力電流Iin
を誤差なく負荷RLに伝送できる。なお、リセツ
ト二次巻線N22、逆流阻止ダイオードD22並
びに平滑コンデンサC2によりなる回路は、第1
図のリセツト回路と同様に、Q1のオフ期間に変
成器Tの残留エネルギをリセツトする働きを有す
るから、これもリセツト回路である。 Thus, a DC current corresponding to the input current Iin is transmitted to the load RL through the on/off of Q1, and ideally, no current loss occurs in the circuit consisting of the transformer T, smoothing capacitor C2, and backflow blocking diodes D2 and D22. . Therefore, the input current Iin
can be transmitted to the load RL without error. Note that the circuit consisting of the reset secondary winding N22, the reverse current blocking diode D22, and the smoothing capacitor C2 is
Like the reset circuit shown in the figure, this is also a reset circuit because it has the function of resetting the residual energy of transformer T during the off period of Q1.
第2図に示す実施例は、出力端3,4に規定の
負荷が接続されアイソレータが正常に動作してい
る状態では、スイツチングトランジスタQ1に過
大な電流が流れるのを防止すると共に、アイソレ
ータの挿入損失を減少する利点を有している。し
かし、負荷RLが解放されている場合は、変成器
Tの出力側のリセツト二次巻線N22に接続する
逆流阻止ダイオードD2および平滑コンデンサC
2によりなる回路は、Q1のオフ期間中に変成器
Tの残留エネルギをリセツトし得なくなる欠点が
ある。 The embodiment shown in FIG. 2 prevents excessive current from flowing through the switching transistor Q1 when a specified load is connected to the output terminals 3 and 4 and the isolator is operating normally. It has the advantage of reducing insertion loss. However, when the load RL is released, the reverse blocking diode D2 and the smoothing capacitor C connected to the reset secondary winding N22 on the output side of the transformer T
2 has the disadvantage that it is not possible to reset the residual energy of transformer T during the off-period of Q1.
第3図に示す回路は、負荷RLが開放状態でも
Q1のオフ期間中に変成器Tの残留エネルギをリ
セつトできる本考案の第2の実施例である。この
第2の実施例では、更に入力電流源Iinから供給
される電力の一部をスイツチングトランジスタQ
1のオンオフ制御信号を発生する発振器の駆動電
源として利用する形式の回路にもなつている。図
において、変成器Tにリセツト二次巻線N22を
設け、これに逆流阻止ダイオードD2及び平滑コ
ンデンサC2と負荷RLを含む変成器Tのリセツ
ト回路を有する点は、第2図と同様である。更
に、変成器Tの入力側に一次巻線N1と接続する
第三巻線N3を備え、第三巻線N3の端子間にダ
イオードD3及びコンデンサCを含むリセツト回
路を有する点は、第1図と同様である。ここで変
成器Tの出力側のリセツト回路と入力側のリセツ
ト回路とを区別するために、前者を第1リセツト
回路、後者を第2リセツト回路と呼ぶ。ツエナー
ダイオードDzは端子間に定電圧Vzを発生する素
子、定周波矩形波発振器OSCはツエナーダイオ
ードDzに流れる定電圧Vz駆動される回路であ
る。OSCの出力信号Ifはスイツチングトランジス
タQ1のコレクタ−エミツタ間をオンオフ制御し
ている。 The circuit shown in FIG. 3 is a second embodiment of the present invention in which the residual energy of the transformer T can be reset during the off-period of Q1 even when the load RL is open. In this second embodiment, a part of the power supplied from the input current source Iin is further transferred to the switching transistor Q.
This circuit is also used as a driving power source for an oscillator that generates one on/off control signal. This figure is similar to FIG. 2 in that the transformer T is provided with a reset secondary winding N22, and has a reset circuit for the transformer T including a backflow blocking diode D2, a smoothing capacitor C2, and a load RL. Furthermore, the input side of the transformer T is provided with a third winding N3 connected to the primary winding N1, and a reset circuit including a diode D3 and a capacitor C is provided between the terminals of the third winding N3, as shown in FIG. It is similar to Here, in order to distinguish between the reset circuit on the output side and the reset circuit on the input side of the transformer T, the former will be referred to as the first reset circuit and the latter as the second reset circuit. The Zener diode Dz is an element that generates a constant voltage Vz between its terminals, and the constant frequency rectangular wave oscillator OSC is a circuit driven by a constant voltage Vz flowing through the Zener diode Dz. The output signal If of the OSC controls on/off between the collector and emitter of the switching transistor Q1.
このように構成された装置の動作を次に説明す
る。変成器Tの一次巻線N1、主二次巻線N2、
第三巻線N3及びリセツト二次巻線N22の各巻
線数を同一とする。出力端子3,4間に負荷RL
が接続されている通常の動作状態においては、入
力端子12,16間の電圧Vinは出力電圧Voよ
り高い電圧となり、第三巻線N3に接続するダイ
オードD3とコンデンサCを含む第2リセツト回
路は動作しない。従つて、第1リセツト回路のみ
が動作して、実質的に第2図の実施例と同様にな
り、入力電流Iinは誤差なく負荷RLに伝送され
る。また、負荷RLが開放状態のときは、第1リ
セツト回路はリセツト動作不能となり、第2リセ
ツト回路が動作してスイツチングトランジスタQ
1に過大電圧が印加されるのを防止することがで
きる。 The operation of the device configured in this manner will be described next. Primary winding N1 of transformer T, main secondary winding N2,
The number of turns of the third winding N3 and the reset secondary winding N22 are the same. Load RL between output terminals 3 and 4
In normal operating conditions when the input terminals 12 and 16 are connected, the voltage Vin between the input terminals 12 and 16 is higher than the output voltage Vo, and the second reset circuit including the diode D3 and the capacitor C connected to the third winding N3 is Do not work. Therefore, only the first reset circuit operates, substantially similar to the embodiment of FIG. 2, and the input current Iin is transmitted to the load RL without error. Furthermore, when the load RL is open, the first reset circuit becomes incapable of resetting, and the second reset circuit operates to reset the switching transistor Q.
1 can be prevented from being applied with excessive voltage.
第3図の破線で示す回路は、本考案の変形実施
例の構成図である。ここでは、第三巻線N3の巻
線n3をリセツト二次巻線N22の関数n22よ
り少なくし、第三巻線N3の一端9をダイオード
D3を介して、図中破線で示すようにコンデンサ
Cの一端に接続すると共に、ダイオードD3のカ
ソード側をツエナーダイオードDzのカソード側
に代えてアノード側に接続する。 The circuit indicated by the broken line in FIG. 3 is a configuration diagram of a modified embodiment of the present invention. Here, the winding n3 of the third winding N3 is made smaller than the function n22 of the reset secondary winding N22, and one end 9 of the third winding N3 is connected to the capacitor C as shown by the broken line in the figure. At the same time, the cathode side of the diode D3 is connected to the anode side instead of the cathode side of the Zener diode Dz.
このように構成しても、出力端子3,4間に負
荷RLが接続されている通常の動作状態において
は、第1リセツト回路のみが動作する。また、負
荷RLが開放状態のときは第2リセツト回路を動
作させることができる。 Even with this configuration, only the first reset circuit operates in a normal operating state in which the load RL is connected between the output terminals 3 and 4. Further, when the load RL is in an open state, the second reset circuit can be operated.
〈考案の効果〉
以上説明したように、本考案よればリセツト二
次巻線N22と逆流阻止ダイオードD22は平滑
コンデンサC2と共にリセツト回路を構成し、ス
イツチングトランジスタQ1のターンオフ直後に
変成器Tに残留しているエネルギをオフ期間中に
平滑コンデンサC2に充電し、然して残留エネル
ギが有効に負荷に供給され挿入損失が少なくな
る。<Effect of the invention> As explained above, according to the invention, the reset secondary winding N22 and the reverse current blocking diode D22 constitute a reset circuit together with the smoothing capacitor C2, and the reset secondary winding N22 and the reverse current blocking diode D22 form a reset circuit together with the smoothing capacitor C2. The residual energy is charged to the smoothing capacitor C2 during the off period, and the residual energy is effectively supplied to the load, reducing insertion loss.
また、第3図に示す実施例のように、出力側の
リセツト回路に加えて、負荷RLが開放状態のと
き動作する第2リセツト回路を変成器Tの入力側
に設けると、負荷RLが開放状態のときも変成器
Tの残留エネルギの開放ができると共に、負荷
RLの接続された通常状態では上述の効果が発揮
され、実用上の効果が大きい。 In addition, as in the embodiment shown in Fig. 3, if a second reset circuit that operates when the load RL is open is provided on the input side of the transformer T in addition to the reset circuit on the output side, the load RL is opened. It is possible to release the residual energy of the transformer T even when the load is
In the normal state where the RL is connected, the above-mentioned effect is exhibited, and the practical effect is great.
第1図は従来公知の一石式フオワードコンバー
タ形式のスイツチングレギユレータの原理を説明
する回路図、第2図は本考案の一実施例を示す回
路図、第3図は本考案の第2の実施例である。
C,C2……コンデンサ、D2,D22,D3
……ダイオード、Dz……ツエナーダイオード、
Iin……入力電流源、N1……一次巻線、N2…
…主二次巻線、N22……リセツト二次巻線、N
3……第三巻線、Q1……スイツチングトランジ
スタ、RL……負荷、T……変成器。
Fig. 1 is a circuit diagram explaining the principle of a conventional single-stone forward converter type switching regulator, Fig. 2 is a circuit diagram showing an embodiment of the present invention, and Fig. 3 is a circuit diagram illustrating an embodiment of the present invention. This is Example 2. C, C2...Capacitor, D2, D22, D3
...Diode, Dz...Zener diode,
Iin...Input current source, N1...Primary winding, N2...
...Main secondary winding, N22...Reset secondary winding, N
3...Third winding, Q1...Switching transistor, RL...Load, T...Transformer.
Claims (1)
変成器の一次巻線に入力電流源の電流を供給す
る回路、 前記変成器の主二次巻線N2の陽極端子にア
ノード端子が接続される第1のダイオードD2
と、一端が当該第1のダイオードのカソード端
子に接続され、他端が該主二次巻線のコモン側
端子に接続される平滑コンデンサC2の直列回
路を備え、該平滑コンデンサに接続される負荷
RLに直流電流を供給する出力側回路、 を具備する電流/電流アイソレータにおいて、 前記変成器の前記主二次巻線と直列に接続さ
れるリセツト二次巻線N22と、 アノード端子が該リセツト二次巻線の主二次
巻線と接続されない側の端子10に接続され、
カソード端子が前記第1のダイオードと平滑コ
ンデンサの接続点に接続される第2のダイオー
ドD22と、 を具備することを特徴とする電流/電流アイソ
レータ。 (2) 前記変成器は、さらに入力側に該変成器の一
次巻線と直列に接続する第三巻線N3を具備
し、 該第三巻線の端子間に出力側の前記負荷が開
放状態の時のリセツト動作を行なう第2リセツ
ト回路を備え、 前記第2のダイオードと前記平滑コンデンサ
よりなるリセツト回路は、前記負荷が出力端に
接続する平常状態にのみリセツト動作を行なう
ことを特徴とする実用新案登録請求の範囲第1
記載の電流/電流アイソレータ。 (3) 前記入力電流源はツエナーダイオードDzを
介して前記スイツチングトランジスタと変成器
の一次巻線の直列回路に電流を供給し、 前記ツエナーダイオードの端子間に生ずる定
電圧によつて定周波発振器OSCを駆動し、 該発振器の出力によつて前記スイツチングト
ランジスタを断続制御することを特徴とする実
用新案登録請求の範囲第1記載の電流/電流ア
イソレータ。[Claims for Utility Model Registration] (1) A transformer T that insulates the input side and the output side, a circuit that supplies current from an input current source to the primary winding of the transformer via a switching transistor Q1, and the transformer. a first diode D2 whose anode terminal is connected to the anode terminal of the main secondary winding N2 of the device;
and a series circuit of a smoothing capacitor C2, one end of which is connected to the cathode terminal of the first diode, and the other end of which is connected to the common side terminal of the main secondary winding, and a load connected to the smoothing capacitor.
A current/current isolator comprising: an output side circuit for supplying direct current to RL; a reset secondary winding N22 connected in series with the main secondary winding of the transformer; and an anode terminal connected to the reset secondary winding N22. Connected to the terminal 10 on the side not connected to the main secondary winding of the next winding,
A current/current isolator comprising: a second diode D22 whose cathode terminal is connected to a connection point between the first diode and a smoothing capacitor. (2) The transformer further includes a third winding N3 connected in series with the primary winding of the transformer on the input side, and the load on the output side is in an open state between the terminals of the third winding. A second reset circuit is provided which performs a reset operation when the load is connected to the output terminal, and the reset circuit including the second diode and the smoothing capacitor performs the reset operation only in a normal state in which the load is connected to the output terminal. Scope of claim for utility model registration No. 1
Current/current isolator as described. (3) The input current source supplies current to the series circuit of the switching transistor and the primary winding of the transformer via the Zener diode Dz, and generates a constant frequency oscillator by the constant voltage generated between the terminals of the Zener diode. 2. The current/current isolator according to claim 1, which is a utility model and is characterized in that it drives an OSC and controls the switching transistor intermittently based on the output of the oscillator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11688683U JPS6025242U (en) | 1983-07-27 | 1983-07-27 | Current/current isolator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11688683U JPS6025242U (en) | 1983-07-27 | 1983-07-27 | Current/current isolator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6025242U JPS6025242U (en) | 1985-02-20 |
| JPH048670Y2 true JPH048670Y2 (en) | 1992-03-04 |
Family
ID=30269274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11688683U Granted JPS6025242U (en) | 1983-07-27 | 1983-07-27 | Current/current isolator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025242U (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931174B2 (en) * | 1976-04-26 | 1984-07-31 | 株式会社日立製作所 | Transmission scanning electron microscope |
-
1983
- 1983-07-27 JP JP11688683U patent/JPS6025242U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6025242U (en) | 1985-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4400958B2 (en) | Control of power transfer in flyback converters by modulating off-phase in function of load | |
| JP3450929B2 (en) | Switching power supply | |
| EP0765022B1 (en) | Uninterrupted switching regulator | |
| JPH05211769A (en) | Switch mode power supply | |
| US6023178A (en) | Pulse width control IC circuit and switching power supply unit | |
| JP2741803B2 (en) | Power subsystem and display system | |
| US4870554A (en) | Active snubber forward converter | |
| JPH02159975A (en) | Self-oscillation type converter | |
| EP0625291B1 (en) | A boost-converter with low losses | |
| JPWO2007046195A1 (en) | Synchronous rectification forward converter | |
| US5103386A (en) | Flyback converter with energy feedback circuit and demagnetization circuit | |
| US4740879A (en) | Blocking oscillator switched power supply with standby circuitry | |
| US4328537A (en) | Circuit arrangement for limiting and regulating the collector current of the control element transistor of a switching network component | |
| JP2612831B2 (en) | Blocking oscillation type switching regulator | |
| JP2000333451A (en) | Protection circuit for switch and switching mode power supply | |
| JPH0315423B2 (en) | ||
| JPH049033B2 (en) | ||
| US4602323A (en) | Single-ended transformer drive circuit | |
| JPS6219105Y2 (en) | ||
| JPH0116389Y2 (en) | ||
| JPH0442774A (en) | Switching power unit | |
| JPH11168880A (en) | Power supply | |
| JPH04121055A (en) | Direct current detecting circuit and dc-dc converter | |
| JPH0564351A (en) | Overcurrent protection circuit for switching power supply equipment | |
| JPH0993934A (en) | Switching power supply |