JPH0486931A - 電子回路システム - Google Patents
電子回路システムInfo
- Publication number
- JPH0486931A JPH0486931A JP20312690A JP20312690A JPH0486931A JP H0486931 A JPH0486931 A JP H0486931A JP 20312690 A JP20312690 A JP 20312690A JP 20312690 A JP20312690 A JP 20312690A JP H0486931 A JPH0486931 A JP H0486931A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- electronic circuit
- board
- extension
- expansion memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、コンピュータシステム、レーザプリンタシス
テムなどの電子回路システムに係り、特にメモリ空間を
拡張する拡張用メモリ装置を複る。
テムなどの電子回路システムに係り、特にメモリ空間を
拡張する拡張用メモリ装置を複る。
（従来の技術）
従来から、コンピュータシステム、レーザプリンタシス
テムなどの電子回路システムにおいては、本体内に内蔵
されている演算手段を有する主電子回路装置（主制御装
置を構成するメインボードなと）に、オプションとして
、メモリ空間を拡張するための拡張用メモリ装置（拡張
用メモリボード）を接続可能に構成されたものがある。
テムなどの電子回路システムにおいては、本体内に内蔵
されている演算手段を有する主電子回路装置（主制御装
置を構成するメインボードなと）に、オプションとして
、メモリ空間を拡張するための拡張用メモリ装置（拡張
用メモリボード）を接続可能に構成されたものがある。
このような電子回路システムでは、たとえば、１Ｍ、２
Ｍ、４Ｍなどのメモリ容量の異なる複数個の拡張用メモ
リ装置を接続可能に構成されたものがある。このような
場合、従来は、主電子回路装置により、拡張用メモリ装
置のメモリ容量毎に、固定のメモリエリアを規定してい
る。また、拡張用メモリ装置を１つのみ接続する場合は
、アドレス制御線を置き換えることにより、連続したメ
モリエリアを得ている。
Ｍ、４Ｍなどのメモリ容量の異なる複数個の拡張用メモ
リ装置を接続可能に構成されたものがある。このような
場合、従来は、主電子回路装置により、拡張用メモリ装
置のメモリ容量毎に、固定のメモリエリアを規定してい
る。また、拡張用メモリ装置を１つのみ接続する場合は
、アドレス制御線を置き換えることにより、連続したメ
モリエリアを得ている。
（発明か解決しようとする課題）
しかしながら、上述した従来の電子回路システムでは、
複数の拡張用メモリ装置を接続する場合、たとえば同一
のメモリ容量の拡張用メモリ装置を接続すると、同一の
メモリエリアか選択されてしまうため、実際上同一メモ
リ容量の拡張用メモリ装置を複数接続することが不可能
であるなど、メモリ容量拡張における自由度が少ないと
いう問題があった。
複数の拡張用メモリ装置を接続する場合、たとえば同一
のメモリ容量の拡張用メモリ装置を接続すると、同一の
メモリエリアか選択されてしまうため、実際上同一メモ
リ容量の拡張用メモリ装置を複数接続することが不可能
であるなど、メモリ容量拡張における自由度が少ないと
いう問題があった。
本発明は、かかる従来の事情に対処してなされたもので
、従来に較べてメモリ容量拡張におけるフレキシビリテ
ィ−が高く、拡張性の高い電子回路システムを提供しよ
うとするものである。
、従来に較べてメモリ容量拡張におけるフレキシビリテ
ィ−が高く、拡張性の高い電子回路システムを提供しよ
うとするものである。
［発明の構成］
（課題を解決するための手段）
すなわち本発明は、演算手段を有する主電子回路装置に
、メモリ空間を拡張する複数の拡張用メモリ装置を複数
接続可能に構成された電子回路システムにおいて、前記
拡張用メモリ装置は、自己のメモリ容量を提示する手段
と、前記主電子回路装置との間に介在する他の拡張用メ
モリ装置のメモリ容量を検知する手段とを具偏し、複数
の前記拡張用メモリ装置による連続したメモリエリアを
マツピング可能に構成されていることを特徴とする。
、メモリ空間を拡張する複数の拡張用メモリ装置を複数
接続可能に構成された電子回路システムにおいて、前記
拡張用メモリ装置は、自己のメモリ容量を提示する手段
と、前記主電子回路装置との間に介在する他の拡張用メ
モリ装置のメモリ容量を検知する手段とを具偏し、複数
の前記拡張用メモリ装置による連続したメモリエリアを
マツピング可能に構成されていることを特徴とする。
（作 用）
本発明の電子回路システムでは、拡張用メモリ装置が、
自己のメモリ容量を提示する手段と、主電子回路装置と
の間に介在する他の拡張用メモリ装置のメモリ容量を検
知する手段とを具備し、複数の拡張用メモリ装置による
連続したメモリエリアをマツピングすることができるよ
うに構成されている。
自己のメモリ容量を提示する手段と、主電子回路装置と
の間に介在する他の拡張用メモリ装置のメモリ容量を検
知する手段とを具備し、複数の拡張用メモリ装置による
連続したメモリエリアをマツピングすることができるよ
うに構成されている。
したがって、複数の拡張用メモリ装置を接続した場合、
同一のメモリ容量のもの、あるいは異なるメモリ容量の
ものを接続しても、主電子回路装置側で制御することな
く、連続したメモリエリアを得ることかできる。このた
め、従来に較べてメモリ容量拡張におけるフレキシビリ
ティ−を向上させることができ、拡張性の高い電子回路
システムを構築することができる。
同一のメモリ容量のもの、あるいは異なるメモリ容量の
ものを接続しても、主電子回路装置側で制御することな
く、連続したメモリエリアを得ることかできる。このた
め、従来に較べてメモリ容量拡張におけるフレキシビリ
ティ−を向上させることができ、拡張性の高い電子回路
システムを構築することができる。
（実施例）
以下、本発明をレーザプリンタシステムに適用した一実
施例を図面を参照して説明する。
施例を図面を参照して説明する。
第１図は、本発明の一実施例の構成を示すものである。
図中１は、主電子回路装置としてのメインボードであり
、このメインボード１は、演算手段としてのＣＰＵ２、
接続端子３などを備え、レーザビームプリンタの動作制
御を行うものである。
、このメインボード１は、演算手段としてのＣＰＵ２、
接続端子３などを備え、レーザビームプリンタの動作制
御を行うものである。
また、１０ａ、１０ｂは、拡張用メモリ装置としての拡
張用メモリボードである。これらの拡張用メモリボード
１０ａ、１０ｂは、それぞれ同一仕様のＰＣ板から構成
されており、自己のメモリ容量を提示する手段としての
ジャンパー１１およびプルアップ抵抗１２、接続検知回
路１３、アドレスデコード回路１４を備えている。なお
、同図において１５はアドレスバス、１６はデータバス
である。
張用メモリボードである。これらの拡張用メモリボード
１０ａ、１０ｂは、それぞれ同一仕様のＰＣ板から構成
されており、自己のメモリ容量を提示する手段としての
ジャンパー１１およびプルアップ抵抗１２、接続検知回
路１３、アドレスデコード回路１４を備えている。なお
、同図において１５はアドレスバス、１６はデータバス
である。
また、上記ジャンパー１１は、拡張用メモリボード１０
ａ、１０ｂのメモリ容量（本実施例では、ＩＭ、２Ｍ、
４Ｍ）によって設定される。また、メインボード１、拡
張用メモリボード１０ａ１拡張用メモリボード１０ｂ間
の接続は、同様にして行われ、たとえば、拡張用メモリ
ボード１０ａと拡張用メモリボード１０ｂとが入れ換わ
ったとしても、接続は変わらない。
ａ、１０ｂのメモリ容量（本実施例では、ＩＭ、２Ｍ、
４Ｍ）によって設定される。また、メインボード１、拡
張用メモリボード１０ａ１拡張用メモリボード１０ｂ間
の接続は、同様にして行われ、たとえば、拡張用メモリ
ボード１０ａと拡張用メモリボード１０ｂとが入れ換わ
ったとしても、接続は変わらない。
ここで、メインボード１に、拡張用メモリボード１０ａ
が一枚のみ接続されている場合は、拡張用メモリボード
１０ａの接続検知回路１３の入力端子Ａ、Ｂ、Ｃは、メ
インボード１の接続端子３の＋５ｖに接続されることに
なる。このため、第２図に示す接続検知回路１３のＡ、
Ｂ、Ｃ，Ａ−Ｂ−Ｃ−の入力に対する出力は、全てハイ
レベルとなり、この拡張用メモリボード１０ａが直接メ
インボード１に接続されていること（他の拡張用メモリ
ボードが介在しないこと）を検出することができる。そ
して、第３図に示すように、この接続検知回路１３の出
力によって、出力Ｙ１５、Ｙ１４により、ＩＭのＲＡＭ
ブロックをアクセスすることができる。
が一枚のみ接続されている場合は、拡張用メモリボード
１０ａの接続検知回路１３の入力端子Ａ、Ｂ、Ｃは、メ
インボード１の接続端子３の＋５ｖに接続されることに
なる。このため、第２図に示す接続検知回路１３のＡ、
Ｂ、Ｃ，Ａ−Ｂ−Ｃ−の入力に対する出力は、全てハイ
レベルとなり、この拡張用メモリボード１０ａが直接メ
インボード１に接続されていること（他の拡張用メモリ
ボードが介在しないこと）を検出することができる。そ
して、第３図に示すように、この接続検知回路１３の出
力によって、出力Ｙ１５、Ｙ１４により、ＩＭのＲＡＭ
ブロックをアクセスすることができる。
また、第１図に示すように、メモリ容量ＩＭの２枚の拡
張用メモリボード１０ａ、１０ｂが接続されている場合
、２枚めの拡張用メモリボード１０ｂの接続検知回路１
３の入力端子ＡＳＢ、Ｃには、１枚めの拡張用メモリボ
ード１０ａのジャンパー１１およびプルアップ抵抗１２
により、Ａ−０■、Ｂ−Ｃ−５Ｖが入力される。また入
力端子Ａ−Ｂ″ Ｃ” １１： ハ、Ａ−−ＯＶＳＢ−
−Ｃ−−５Ｖが入力される。このため、第２図に示す接
続検知回路１３においては、（ＩＭ＋ＩＭ）が選択され
、メインボード１との間にメモリ容量ＩＭの拡張用メモ
リボード１０ａが介挿されていることが検知される。そ
して、第３図に示すように、この接続検知回路１３の出
力と、出力Ｙ１Ｂ、Ｙ１２によって、１ＭのＲＡＭブロ
ックを連続拡張し、メモリエリアをマツピングして２Ｍ
に拡大する。
張用メモリボード１０ａ、１０ｂが接続されている場合
、２枚めの拡張用メモリボード１０ｂの接続検知回路１
３の入力端子ＡＳＢ、Ｃには、１枚めの拡張用メモリボ
ード１０ａのジャンパー１１およびプルアップ抵抗１２
により、Ａ−０■、Ｂ−Ｃ−５Ｖが入力される。また入
力端子Ａ−Ｂ″ Ｃ” １１： ハ、Ａ−−ＯＶＳＢ−
−Ｃ−−５Ｖが入力される。このため、第２図に示す接
続検知回路１３においては、（ＩＭ＋ＩＭ）が選択され
、メインボード１との間にメモリ容量ＩＭの拡張用メモ
リボード１０ａが介挿されていることが検知される。そ
して、第３図に示すように、この接続検知回路１３の出
力と、出力Ｙ１Ｂ、Ｙ１２によって、１ＭのＲＡＭブロ
ックを連続拡張し、メモリエリアをマツピングして２Ｍ
に拡大する。
このように、本実施例では、拡張用メモリボード１０ａ
、１０ｂにより、そのメモリ容量に応じて自動的に連続
したメモリエリアをマツピングすることができる。した
がって、同一のメモリ容量のもの、あるいは異なるメモ
リ容量のものを自由に接続して用いることができ、また
、メモリ容量毎に専用のボードを作成したり、ソフトウ
ェアによるメモリエリアの再配置の必要もない。
、１０ｂにより、そのメモリ容量に応じて自動的に連続
したメモリエリアをマツピングすることができる。した
がって、同一のメモリ容量のもの、あるいは異なるメモ
リ容量のものを自由に接続して用いることができ、また
、メモリ容量毎に専用のボードを作成したり、ソフトウ
ェアによるメモリエリアの再配置の必要もない。
［発明の効果］
以上説明したように、本発明によれば、従来に較べてメ
モリ容量拡張におけるフレキシビリティ−か高く、拡張
性の高い電子回路システムを提供することができる。
モリ容量拡張におけるフレキシビリティ−か高く、拡張
性の高い電子回路システムを提供することができる。
第１図は本発明の一実施例の電子回路システムの構成を
示す図、第２図および第３図は第１図に示す電子回路シ
ステムの要部の構成を示す図である。
示す図、第２図および第３図は第１図に示す電子回路シ
ステムの要部の構成を示す図である。
Claims (1)
- （１）演算手段を有する主電子回路装置に、メモリ空間
を拡張する複数の拡張用メモリ装置を複数接続可能に構
成された電子回路システムにおいて、前記拡張用メモリ
装置は、自己のメモリ容量を提示する手段と、前記主電
子回路装置との間に介在する他の拡張用メモリ装置のメ
モリ容量を検知する手段とを具備し、複数の前記拡張用
メモリ装置による連続したメモリエリアをマツピング可
能に構成されていることを特徴とする電子回路システム
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20312690A JPH0486931A (ja) | 1990-07-31 | 1990-07-31 | 電子回路システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20312690A JPH0486931A (ja) | 1990-07-31 | 1990-07-31 | 電子回路システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0486931A true JPH0486931A (ja) | 1992-03-19 |
Family
ID=16468839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20312690A Pending JPH0486931A (ja) | 1990-07-31 | 1990-07-31 | 電子回路システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0486931A (ja) |
-
1990
- 1990-07-31 JP JP20312690A patent/JPH0486931A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960035290A (ko) | 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치 | |
| JPH0486931A (ja) | 電子回路システム | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPS63259708A (ja) | 携帯型パ−ソナルコンピユ−タ | |
| JPS5842544B2 (ja) | メモリ−カ−ドのブロック選択装置 | |
| CN110083463B (zh) | 一种3d图像引擎与数值处理软件间实时数据通信方法 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPS63103395A (ja) | 集積回路カ−トリツジ | |
| JPH04160549A (ja) | パーソナルコンピュータシステム | |
| Lavery | Capturing contact discontinuities in steady-state conservation laws | |
| JPS62241041A (ja) | 情報処理装置 | |
| JPS63127361A (ja) | デ−タ処理装置 | |
| JPH03154922A (ja) | プログラムの変更可能な端末装置 | |
| JPS61269545A (ja) | 計算機システム | |
| JPS6211753B2 (ja) | ||
| JPS63106857A (ja) | アドレス一致回路 | |
| JPH01276260A (ja) | 割込ベクタ読取り方法 | |
| JPH04188323A (ja) | マイクロ命令読み出し方式 | |
| JPS62180585A (ja) | チツプセレクト回路 | |
| JPS62127962A (ja) | マイクロコンピユ−タ | |
| JPS6210779A (ja) | 図形デ−タ発生装置 | |
| JPH11161620A (ja) | 通信方法及び通信装置 | |
| JPS6010363A (ja) | メモリアドレス指定方式 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPS6386050A (ja) | 実装メモリ容量検出方法 |