JPH01276260A - 割込ベクタ読取り方法 - Google Patents

割込ベクタ読取り方法

Info

Publication number
JPH01276260A
JPH01276260A JP10492088A JP10492088A JPH01276260A JP H01276260 A JPH01276260 A JP H01276260A JP 10492088 A JP10492088 A JP 10492088A JP 10492088 A JP10492088 A JP 10492088A JP H01276260 A JPH01276260 A JP H01276260A
Authority
JP
Japan
Prior art keywords
interrupt
vector
external device
connection board
interrupt vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10492088A
Other languages
English (en)
Other versions
JPH07120324B2 (ja
Inventor
Shu Yoshida
周 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10492088A priority Critical patent/JPH07120324B2/ja
Publication of JPH01276260A publication Critical patent/JPH01276260A/ja
Publication of JPH07120324B2 publication Critical patent/JPH07120324B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCPUとその外部機器とを備えた情報処理装置
の割込処理方式に関し、特に割込ベクタ信号の送出およ
び読取りに関するものである。
本発明は、特にCPUと外部機器とを含む基本装置に増
設用外部機器が増設された場合の割込処理に利用される
〔概要〕
本発明は、割込処理手段を含むCPUとその外部装置と
からなる基本装置に増設外部機器が接続された情報処理
装置のCPUにおける外部装置に対する割込ベクタ読取
り方式において、増設外部機器からの割込要求に対して
は、接続盤を介して増設外部機器に対して割込ベクタの
送出を要求させ、外部機器からの割込ベクタを受け取る
ことにより、 増設外部機器と基本装置の外部装置とに対する割込ベク
ク読取り手順を分けて、割込ベクタ読取りに対するシス
テム構成を簡単化するものである。
〔従来の技術〕
一般にCPUは、割込を受け付けると、割込応答サイク
ルに入り、外部機器からの割込ベクタを読み取る。例え
ばモトローラ社製のCP 068000の場合、割込応
答サイクルではアドレスバスのAl−A3に割込レベル
が出力される。外部機器はCPUが割込応答サイクルに
入ったことを知ると、割込ベクタを送出するハードウェ
ア構成としている。
〔発明が解決しようとする問題点〕
割込ベクタは、通常データバスに乗せられるので、デー
タバスが8本で構成されているとすれば、割込ベクタで
区別できる外部機器の数は、256以下である。データ
バスの本数を16本にすれば割込ベクタで区別可能な外
部機器の数を飛躍的に増加することができるが、データ
バスの本数を増やすことはシステム全体が大掛かりなも
のとなってしまう。例えば、増設装置と基本装置とをケ
ーブル等で接続して増設装置を複数台設置する場合には
ケーブルの量とその接続部の規模が膨大になる問題が生
じる。特に、いくつもの外部制御機構を外部装置として
次々と増設し、この外部制御機構からの割込要求に対し
てCPUがリアルタイムで割込処理応答をするようなシ
ステムを構成する場合には、この接続部の規模が非常に
増大し易い。
また、割込ベクタを常に2回読取る方式とすれば区別可
能な外部機器の数を増やすことが可能であるが、基本装
置および増設装置のすべての外部機器に対して割込ベク
タを2回送出する機能を持たせることは、ハードウェア
およびソフトウェアとも複雑になる問題がある。すなわ
ち、基本装置内の外部機器が256以下であるならば、
基本装置の外部機器を識別するためには割込ベクタの送
出は1回で十分であり、一般的に基本装置の使用頻度が
増設装置に比べて高い場合、例えば最初は基本装置だけ
使用し、システムの拡大に従って増設装置を逐次増設し
ていく場合には、基本装置と増設装置のすべての外部機
器に2回の割込ベクタの送出を義務づけることはコスト
的に無駄であり、基本装置の外部機器には不必要と考え
られる。
さらに、基本装置内の外部機器は割込ベクタを1回だけ
送出し、増設装置内の外部機器は割込ベクタを2回送出
するようにすると、基本装置と増設装置とに同じ仕様の
ハードウェアが使用できない問題があった。
本発明は、上述の問題を解決するもので、少ないデータ
バスの本数で増設装置の外部機器と基本装置の外部機器
からの割込要求に対する割込応答処理における割込ベク
タ読取りができる割込ベクタの読取方式を提供すること
を目的とする。
〔問題点を解決するための手段〕
本発明は、割込処理応答を含むCPUと、CPUにバス
で接続された複数の外部装置とにより基本装置を構成し
、この基本装置に、増設用インタフェースを備え、この
増設用インタフェースに複数の増設外部装置が接続され
る構成の情報処理装置であり、上記割込処理手段には、
上記外部装置から上記割込処理手段に対して割込要求が
発生したとき、割込ベクタの送出を外部装置に要求する
手段と、この要求に対して割込要求を行った外部装置が
送出する割込ベクタを受け取る手段と、割込ベクタから
いずれの外部装置からの割込要求であるかを判断する手
段とを含む割込ベクタ読取り方式において、 上記増設用インタフェースには複数の増設外部装置が接
続される接続盤が設けられ、 上記割込処理手段には、この接続盤を介して接続された
増設外部装置からの割込要求が発生した場合に上記制御
盤からの割込要求であるか否かを判断する手段と、上記
接続盤からの割込要求である場合には上記接続盤に対し
て上記接続盤に接続された増設外部装置に対して割込ベ
クタの送出を要求する手段と、上記接続盤からの割込ベ
クタを受取りいずれの増設外部機器からの割込要求であ
るかを判断する手段とを含み、上記接続盤は、上記割込
処理手段からの要求に対応して接続された増設外部機器
に対して割込ベクタの送出を要求する手段と、この増設
外部機器から送出された割込ベクタを上記割込処理手段
に対して送出する手段とを含むことを特徴とする。
〔作用〕
増設外部機器から割込要求が発生した場合、この割込要
求は、接続盤を介してCPUの割込処理手段に行われる
この割込要求を受け取った割込処理手段は基本装置の外
部機器に対して割込ベクタの送出を要求し、基本装置内
の外部機器からの割込ベクタを受け取る。
この割込ベクタを分析し、接続盤からの割込ベクタの場
合には、増設外部機器からの割込要求と判断し、接続盤
に対して増設外部機器に対して割込ベクタを送出するよ
うに指令する。
接続盤は増設外部機器に対して割込ベクタの送出要求を
行い、割込要求を行った増設外部機器からの割込ベクタ
を受取り、割込処理手段に送る。
接続盤からの割込ベクタを受け取った割込処理手段はど
の増設外部機器からの割込要求であるかを読取り、割込
処理を開始する。
〔実施例〕
以下図面を参照して本発明の詳細な説明する。
第1図は本発明の割込ベクタ読取り方式が適用される情
報処理装置の構成を示すものである。
この情報処理装置は、割込処理手段を含むCPU1にバ
ス2を介して、読出し専用メモリ (20M)3、ラン
ダムアクセスメモリ (RAM)4が接続され、バス2
にキーボードインタフェース5を介してキーボード6が
、ディスクインタフェース7を介してフロッピィディス
ク装置8が、CRTインタフェース9およびデイスプレ
ィメモリ10を介してCRTllが、プリンタインタフ
ェース12を介してプリンタ13が、また回線インタフ
ェース14とが接続され、さらに、増設用インタフェー
ス15が設けられており、この増設用インタフェース1
5は接続盤16が設けられている。
この増設用インタフェース15内の接続盤16に増設装
置の外部機器として、外部制御装置22.や増設ボード
222等の複数の増設外部機器が接続されている。
このCPUIから接続盤16を備えた増設用インタフェ
ース15までが情報処理装置の基本装置を構成し、外部
制御装置、増設ボード等22.〜22nが増設外部装置
を構成する。    − 次に本実施例の動作を第2図にフローチャートを示し、
第3図および第4図に基本装置の外部装置および増設外
部装置からの割込発生および割込応答の信号の流れを説
明する図を示して本実施例の動作を説明する。
第2図は、本実施例の動作を説明するフローチャートで
ある。
まず、基本装置または増設装置の外部機器から割込要求
が発生し、割込信号がCPUIに送られる。CPUIは
、この外部機器からの割込信号を受け取ると、基本装置
の外部機器に対して割込ベクタの送信を要求する。
CPU1からの割込ベクタ送信要求に従って基本装置内
の外部機器は割込ベクタをCPUIに送出する。CPU
1はこの割込ベクタを読取り、いずれの外部機器からの
割込ベクタであるがを判断する。
割込ベクタが増設用インタフェース15内の接続盤16
からでない場合には、接続盤16を除く基本装置の外部
機器からの割込であり、その割込要求の外部機器を判断
し、その外部機器からの割込処理を開始する。
割込ベクタが接続盤16からと判断された場合には、増
設外部機器からの割込要求と判断し、接続盤に対して、
増設外部機器に対して割込ベクタを送出するように要求
する。接続盤16は、CPU 1からの指令に応じて割
込要求を発生した増設外部機器、例えば外部制御装置2
21等の増設外部機器に対して割込ベクタの送出を要求
する。増設外部機器からは割込ベクタが接続盤16に送
出され、接続盤16はこの割込ベクタをCPU1に送出
し、CPUIは増設外部機器からの割込ベクタを読取り
、いずれの増設外部機器からの割込処理かを判断し、そ
の増設外部機器からの割込処理を開始する。
この割込ベクタ読取りにおける基本装置の外部機器から
の割込要求が発生した場合の信号の流れを第3図に示す
。すわなち、基本装置内のインタフェースパネルから割
込要求が発生し割込信号をCPUIが受け取ると、CP
U1は基本装置内のすべてのインタフェースパネルに割
込ベクタの送出を要求し、割込を発生したインタフェー
スパネルが割込ベクタをバス2に乗せて送出し、CPU
1がその割込ベクタを読取って分析し、どのインタフェ
ースパネルからの割込であるかを知る。接続盤16以外
の場合にはそのまま割込処理を開始する。
また、増設外部機器から割込要求が発生した場合の信号
の流れを第4図に示す。すわなち、増設外部機器のイン
タフェースパネルからの割込信号は、接続盤16からC
PUIに対する割込信号となり、CPUIは第3図の場
合と同様に基本装置に対して割込ベクタ送出を要求し、
受信した割込ベクタを読取り、接続盤16からの割込を
知ったCPU1は、接続盤16を介して増設外部機器か
らの割込ベクタを読取る。これにより増設外部機器から
の割込処理を開始する。
このように、増設装置の外部機器にとっては、接続盤1
6はCPUIと同じ働きをするものと見られ、割込ベク
タは1回だけ送出すればよいので、従来と同じく基本装
置の外部機器と同一の仕様のハードウェアを使用するこ
とができる。
〔発明の効果〕
以上説明したように、本発明では、基本装置内の接続盤
以外の外部機器から割込が発生した場合には、基本装置
からの割込として1回だけ割込ベクタを読取り、接続盤
からの割込が発生した場合には増設装置からの割込とし
て割込ベクタを2回読取ることにした。このため、少な
いデータバスの本数で増設装置の外部機器が増設されて
も、全ての外部機器に対する割込ベクタの読取りを行う
ことができ、そのハードウェア構成ならびにソフトウェ
ア構成が簡単でコスト的に安価なシステムを構成するこ
とができる。
また、増設外部機器からは1回の割込ベクタの送出で割
込処理が開始されるので、従来と同じく基本装置と増設
装置のすべての外部機器の割込要求に対する割込応答処
理が同じハードウェア構成ででき、増設装置の外部機器
の仕様を変えることがな〈従来通りの増設用外部機器を
使用できる利点がある。
【図面の簡単な説明】
第1図は本発明一実施例が適用される情報処理装置の構
成図。 第2図は実施例の動作を示すフローチャート。 第3図は実施例の信号の流れを示す図。 第4図は実施例の信号の流れを示す図。 1・・・CPU、2・・・バス、3・・・ROM、4・
・・RAM、5・・・キーボードインタフェース、6・
・・キーボード、7・・・ディスクインタフェース、訃
・・フロッピィディスク装置、9・・・CRTインタフ
ェース、10・・・デイスプレィメモリ、11・・・C
RT、12・・・プリンタインタフェース、13・・・
プリンタ、14・・・回線インタフェース、15・・・
増設用インタフェース、16・・・接続盤、22・・・
増設外部装置。 、Y、  ’、  15B  :laa’l ua氏W
肩 2 口 基本表Z 夷只例 店号凧11L図 、fl 3 図 1+込込理へ 夷72り!1 信号した北図 、1!i 4 配

Claims (1)

  1. 【特許請求の範囲】 1、割込処理手段を含むCPUと、CPUにバスで接続
    された複数の外部装置とにより基本装置を構成し、この
    基本装置に、増設用インタフェースを備え、この増設用
    インタフェースに複数の増設外部装置が接続される構成
    の情報処理装置であり、上記割込処理手段には、 上記外部装置から上記割込処理手段に対して割込要求が
    発生したとき、割込ベクタの送出を外部装置に要求する
    手段と、 この要求に対して割込要求を行った外部装置が送出する
    割込ベクタを受け取る手段と、 割込ベクタからいずれの外部装置からの割込要求である
    かを判断する手段と を含む割込ベクタ読取り方式において、 上記増設用インタフェースには複数の増設外部装置が接
    続される接続盤が設けられ、 上記割込処理手段には、 この接続盤を介して接続された増設外部装置からの割込
    要求が発生した場合に上記制御盤からの割込要求である
    か否かを判断する手段と、 上記接続盤からの割込要求である場合には上記接続盤に
    対して上記接続盤に接続された増設外部装置に対して割
    込ベクタの送出を要求する手段と、上記接続盤からの割
    込ベクタを受取りいずれの増設外部機器からの割込要求
    であるかを判断する手段と を含み、 上記接続盤は、 上記割込処理手段からの要求に対応して接続された増設
    外部機器に対して割込ベクタの送出を要求する手段と、 この増設外部機器から送出された割込ベクタを上記割込
    処理手段に対して送出する手段とを含む ことを特徴とする割込ベクタ読取り方式。
JP10492088A 1988-04-27 1988-04-27 割込ベクタ読取り方法 Expired - Fee Related JPH07120324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10492088A JPH07120324B2 (ja) 1988-04-27 1988-04-27 割込ベクタ読取り方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10492088A JPH07120324B2 (ja) 1988-04-27 1988-04-27 割込ベクタ読取り方法

Publications (2)

Publication Number Publication Date
JPH01276260A true JPH01276260A (ja) 1989-11-06
JPH07120324B2 JPH07120324B2 (ja) 1995-12-20

Family

ID=14393541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10492088A Expired - Fee Related JPH07120324B2 (ja) 1988-04-27 1988-04-27 割込ベクタ読取り方法

Country Status (1)

Country Link
JP (1) JPH07120324B2 (ja)

Also Published As

Publication number Publication date
JPH07120324B2 (ja) 1995-12-20

Similar Documents

Publication Publication Date Title
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
KR980007177A (ko) 통신 제어 방법, 통신 시스템 및 이것에 쓰이는 전자기기
US4792896A (en) Storage controller emulator providing transparent resource sharing in a computer system
EP0458304A1 (en) Direct memory access transfer controller
EP0518488A1 (en) Bus interface and processing system
CA2100700A1 (en) Multi-Media Computer Architecture
US5454084A (en) Method and apparatus for controlling bus in computer system to which expansion unit is connectable
JPH0682319B2 (ja) コンピュータ・システムにおける画面制御装置及び方法
JPH07219884A (ja) 自己記述型データ処理システム
US4371926A (en) Input/output information indication system
US5829048A (en) Reset propagation for a multi-port storage controller
JP3380827B2 (ja) エミュレータ装置
JPH01276260A (ja) 割込ベクタ読取り方法
EP0121603B1 (en) Personal computer attachment to host system display stations
JP3105103B2 (ja) 電子制御ユニットの調整装置
KR890003160A (ko) 지역네트워크 콘트롤러 독점 버스 시스템
JPH1027154A (ja) 電子機器に内蔵されたscsi機器の制御方法
JP3227568B2 (ja) プラグ&プレイシステムの自動制御回路
JP3288114B2 (ja) マイクロコンピュータ
JP2998439B2 (ja) 回線制御装置
JPH04120129U (ja) 制御装置
KR930014081A (ko) 네트워크 접속기와 중앙제어장치간의 이중포트 메모리 접속장치 및 제어방법
JPS6243408Y2 (ja)
JPH033043A (ja) 半導体装置
JPH07306840A (ja) コンピュータシステム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees