JPH0487431A - 信号受信装置 - Google Patents
信号受信装置Info
- Publication number
- JPH0487431A JPH0487431A JP2203227A JP20322790A JPH0487431A JP H0487431 A JPH0487431 A JP H0487431A JP 2203227 A JP2203227 A JP 2203227A JP 20322790 A JP20322790 A JP 20322790A JP H0487431 A JPH0487431 A JP H0487431A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- code
- clock
- receiving device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、光通信等に用いられる所定のディジタル信号
を取り込む信号受信装置に関する。
を取り込む信号受信装置に関する。
（従来の技術）
従来、この種の信号受信装置は、受信したＣＭＩ信号（
Ｃｏｄｅｄ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ Ｃｏｄｅ
ｓ）を復号化するものかある。上記ＣＭＩ信号は、ＩＢ
２Ｂ符号であり、第３図（ａ）に示す２進符号の“０”
に対しては、第３図（ｂ）に示す“０，１”を、“１”
に対しては、ＭＯｌｏ”と“１． ｌ”とを交互に送
出する符号である。
Ｃｏｄｅｄ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ Ｃｏｄｅ
ｓ）を復号化するものかある。上記ＣＭＩ信号は、ＩＢ
２Ｂ符号であり、第３図（ａ）に示す２進符号の“０”
に対しては、第３図（ｂ）に示す“０，１”を、“１”
に対しては、ＭＯｌｏ”と“１． ｌ”とを交互に送
出する符号である。
上記信号受信装置においては、受信信号から抽出したサ
ンプルクロック（第３図（Ｃ）参照）を分周したデータ
クロック（第３図（ｄ）参照）に同期し、ＣＭＩ信号の
前半ビットと後半ビットをそれぞれ認識すると共に、同
期をとって送信器を動作させるために、上記データクロ
ックを送信器に出力していた。また、信号受信装置には
、データクロックに同期して、符号エラーを検出するエ
ラー検出手段が設けられており、取り込まれたＣＭＩ信
号に誤認識がある場合には、ただちに正常動作に戻して
復号化を行っていた。すなわち、正しい復号化出力と誤
った復号化出力との間には、サンプルクロック１周期分
の位相差があるため、エラ−検出手段は誤認識かある場
合には、第３図（ｄ）に示すように、データクロックの
位相を切り替えることによって、上記誤認識に対応口て
いた。
ンプルクロック（第３図（Ｃ）参照）を分周したデータ
クロック（第３図（ｄ）参照）に同期し、ＣＭＩ信号の
前半ビットと後半ビットをそれぞれ認識すると共に、同
期をとって送信器を動作させるために、上記データクロ
ックを送信器に出力していた。また、信号受信装置には
、データクロックに同期して、符号エラーを検出するエ
ラー検出手段が設けられており、取り込まれたＣＭＩ信
号に誤認識がある場合には、ただちに正常動作に戻して
復号化を行っていた。すなわち、正しい復号化出力と誤
った復号化出力との間には、サンプルクロック１周期分
の位相差があるため、エラ−検出手段は誤認識かある場
合には、第３図（ｄ）に示すように、データクロックの
位相を切り替えることによって、上記誤認識に対応口て
いた。
（発明が解決しようとする課題）
ところが、上記信号受信装置において位相の切替えを行
い、データクロックか変動すると、このデータクロック
を後段のシステムでマスククロツタとして用いている場
合、処理に悪影響を与える。
い、データクロックか変動すると、このデータクロック
を後段のシステムでマスククロツタとして用いている場
合、処理に悪影響を与える。
例えば、多段中継システムの様に受信信号からクロック
を抽出し、このクロックを用いて次段への送信を行う場
合には、同期がとれなくなるので、クロックが変動しな
いことが望ましい。
を抽出し、このクロックを用いて次段への送信を行う場
合には、同期がとれなくなるので、クロックが変動しな
いことが望ましい。
本発明は、上記問題点に鑑みなされたものであって、デ
ータクロックの変動をなくすことができる信号受信装置
を提供することを目的とする。
ータクロックの変動をなくすことができる信号受信装置
を提供することを目的とする。
（課題を解決するための手段）
上記目的を達成するために、本発明では、符号化された
所定のディジタル信号を伝送路から取り込み、該取り込
んだ信号の復号化を行う信号受信装置において、前記デ
ィジタル信号を少なくとも２つの異なる位相で取り込む
取込手段と、前記取り込まれたいずれか一方の信号を選
択して出力する選択手段と、前記ディジタル信号から抽
出したクロック信号に同期して、前記選択された信号の
符号誤りを検出し、該検出した符号誤りに応じて前記選
択手段の選択を他方の信号に変更させる誤り検出手段と
を具えた復号化装置か提供される。
所定のディジタル信号を伝送路から取り込み、該取り込
んだ信号の復号化を行う信号受信装置において、前記デ
ィジタル信号を少なくとも２つの異なる位相で取り込む
取込手段と、前記取り込まれたいずれか一方の信号を選
択して出力する選択手段と、前記ディジタル信号から抽
出したクロック信号に同期して、前記選択された信号の
符号誤りを検出し、該検出した符号誤りに応じて前記選
択手段の選択を他方の信号に変更させる誤り検出手段と
を具えた復号化装置か提供される。
（作用）
異なる２つの位相で伝送路からのディジタル信号を取り
込み、いずれか一方の信号を選択し、符号誤りを検出し
て出力する。そして符号誤りを検出した際には、他方の
信号を選択して出力する。
込み、いずれか一方の信号を選択し、符号誤りを検出し
て出力する。そして符号誤りを検出した際には、他方の
信号を選択して出力する。
従って、データクロックの位相切替えが不要になり、デ
ータクロックの変動を防止することができる。
ータクロックの変動を防止することができる。
（実施例）
以下、本発明の実施例を第１図乃至第２図の図面に基づ
き詳細に説明する。
き詳細に説明する。
第１図は、本発明に係る信号受信装置の回路構成ヲ示す
ブロック図である。図において、ＣＭＩｌ信号は、光フ
アイバケーブル等の伝送路から受信された伝送路符号（
第２図（ｂ）参照）であり、サンプルクロックは、上記
ＣＭＩＩ信号の符号の変わり目に応して発振されるよう
作成されたクロック信号（第２図（ａ）参照）である。
ブロック図である。図において、ＣＭＩｌ信号は、光フ
アイバケーブル等の伝送路から受信された伝送路符号（
第２図（ｂ）参照）であり、サンプルクロックは、上記
ＣＭＩＩ信号の符号の変わり目に応して発振されるよう
作成されたクロック信号（第２図（ａ）参照）である。
遅延回路１１は、入力するＣＭＩＩ信号をサンプルクロ
ックの１周期分だけ遅延させる回路であり、上記ＣＭＩ
Ｉ信号より１周期分遅延したＣＭＩ２信号（第２図（ｃ
）参照）を出力している。
ックの１周期分だけ遅延させる回路であり、上記ＣＭＩ
Ｉ信号より１周期分遅延したＣＭＩ２信号（第２図（ｃ
）参照）を出力している。
選択器１２は、後述するエラー検出器１４から入力する
エラー信号（第２図（ｅ）参照）に応じて、入力するＣ
ＭＩＩ信号及びＣＭＩ２信号のいずれかを選択し、ＣＭ
Ｉ３信号（第２図（ｆ）参照）としてエラー検出器１４
及び図示しない復号器へ出力している。なお、実施例で
は、上記エラー信号が論理“０”の時、ＣＭＩＩ信号を
選択し、ＣＭＩ３信号として出力し、エラー信号が論理
“ｌ”の時、ＣＭＩ２信号を選択し、ＣＭＩ３信号とし
て出力している。
エラー信号（第２図（ｅ）参照）に応じて、入力するＣ
ＭＩＩ信号及びＣＭＩ２信号のいずれかを選択し、ＣＭ
Ｉ３信号（第２図（ｆ）参照）としてエラー検出器１４
及び図示しない復号器へ出力している。なお、実施例で
は、上記エラー信号が論理“０”の時、ＣＭＩＩ信号を
選択し、ＣＭＩ３信号として出力し、エラー信号が論理
“ｌ”の時、ＣＭＩ２信号を選択し、ＣＭＩ３信号とし
て出力している。
分周回路１３は、サンプルクロックを１／２分周したデ
ータクロック（第２図（ｄ）参照）＠エラー検出器Ｉ４
及び図示しない復号器へ出力している。
ータクロック（第２図（ｄ）参照）＠エラー検出器Ｉ４
及び図示しない復号器へ出力している。
エラー検出器１４は、入力するＣＭＩ３信号の符号則を
監視することにより、すなわち、データクロックの論理
“１”中にＣＭＩ符号が立下がったか否かにより、実際
の論理ビットを判断し、符号則と一致するかどうか判断
することによって、符号誤りを検出している。なお、実
施例では、ＣＭＩ３信号として入力するＣＭ１１信号の
実際の論理“０． ０． １． １． １． Ｏ，・
・・”が符号則と一致するかどうか判断し、一致しない
場合には論理″ｌ”のエラー信号を出力して、ＣＭＩ２
信号を選択させる。次にＣＭＩ３信号として入力するＣ
ＭＩ２信号の実際の論理“０． ０． ０． ｌ、
ｌ。
監視することにより、すなわち、データクロックの論理
“１”中にＣＭＩ符号が立下がったか否かにより、実際
の論理ビットを判断し、符号則と一致するかどうか判断
することによって、符号誤りを検出している。なお、実
施例では、ＣＭＩ３信号として入力するＣＭ１１信号の
実際の論理“０． ０． １． １． １． Ｏ，・
・・”が符号則と一致するかどうか判断し、一致しない
場合には論理″ｌ”のエラー信号を出力して、ＣＭＩ２
信号を選択させる。次にＣＭＩ３信号として入力するＣ
ＭＩ２信号の実際の論理“０． ０． ０． ｌ、
ｌ。
１、・・・”が符号則と一致するかどうか判断し、致す
る場合には、論理“ｌ”のエラー信号を保持している。
る場合には、論理“ｌ”のエラー信号を保持している。
次に、上記信号受信装置のＣＭＩ信号の選択動作につい
て説明する。なお、ＣＭＩ符号は、２進符号の“０”に
対しては、“０．ｌ”を、“ビに対しては、“０，０”
と“１ １”とを交互に送出する符号であるので、エラ
ー検出を行うための符号則も、ある論理ビットに対し次
の論理ビットが２進符号の“０”１”に対応する正しい
論理ヒツトであるかどうかを判断すればよい。
て説明する。なお、ＣＭＩ符号は、２進符号の“０”に
対しては、“０．ｌ”を、“ビに対しては、“０，０”
と“１ １”とを交互に送出する符号であるので、エラ
ー検出を行うための符号則も、ある論理ビットに対し次
の論理ビットが２進符号の“０”１”に対応する正しい
論理ヒツトであるかどうかを判断すればよい。
ます、第２図（ｂ）に示すＣＭＩＩ信号が取り込まれ、
第２図（ａ）に示すサンプルクロックが上記ＣＭＩＩ信
号に基づき作成されると、遅延回路１１は、入力するＣ
ＭＩＩ信号をサンプルクロックの１周期分だけ遅延させ
た第２図（ｃ）に示すＣＭＩ２信号を出力し、分周回路
１３は、入力するサンプルクロックを１／２分周した第
２図（ｄ）に示すデータクロックをエラー検出器１４及
び復号器に出力する。
第２図（ａ）に示すサンプルクロックが上記ＣＭＩＩ信
号に基づき作成されると、遅延回路１１は、入力するＣ
ＭＩＩ信号をサンプルクロックの１周期分だけ遅延させ
た第２図（ｃ）に示すＣＭＩ２信号を出力し、分周回路
１３は、入力するサンプルクロックを１／２分周した第
２図（ｄ）に示すデータクロックをエラー検出器１４及
び復号器に出力する。
選択器１２は、ＣＭＩＩ信号及びＣＭ１２信号が入力す
ると、エラー検出器Ｉ４から入力する第２図（ｅ）に示
すエラー信号に応じてＣＭＩＩ信号又はＣＭＩ２信号の
いずれかを選択し、第２図（ｆ）に示すＣＭＩ３信号と
して、エラー検出器１４及び復号器に出力する。実施例
では、エラー信号の論理は、“０”であるので、選択器
１２は、ますＣＭＩＩ信号を選択し、ＣＭＩ３信号とし
て出力する。エラー検出器Ｉ４は、ＣＭ１３信号か入力
すると、ＣＭＩ３信号の符号変化に応して実際の論理ビ
ットを判断し、さらに符号則と一致するかどうか判断す
ることによって、符号誤りを検出している。実施例では
、ＣＭＩ３信号として入力するＣＭＩＩ信号の実際の論
理ビットは、データクロックの論理“１′の中で“ＩＮ
から０”に変化してはならないので、まず１番目と２番
目のデータクロックの論理“ビ中、すなわち第２図（ａ
）に示すサンプルクロックの２番目と３番目及び６番目
と７番目の変化時に、ＣＭＩＩ信号は立下がりを持たず
、正しい符号と判断する。また、３番目のデータクロッ
クの論理“１“中、すなわちサンプルクロックの１０番
目と１１番目の変化時に、ＣＭＩ ３ （ＣＭＩ １）
信号は、立下がりを持ち、これによってエラー検出器１
４は、符号誤りと判断し、ＣＭＩ３信号の取り込みタイ
ミングでエラー信号の論理を“ビにして選択器１２に出
力する。選択器１２は、論理”ビのエラー信号が人力す
ると、ＣＭＩ２信号を選択し、上記ＣＭＩ２信号をＣｌ
１３信号としてエラー検出器１４及び復号器へ出力し、
エラー検出器１４は、ＣＭＩ３信号として入力するＣＭ
Ｉ２信号の論理ビットを上記同様、符号則に基つき正し
い符号かどうか判断する。
ると、エラー検出器Ｉ４から入力する第２図（ｅ）に示
すエラー信号に応じてＣＭＩＩ信号又はＣＭＩ２信号の
いずれかを選択し、第２図（ｆ）に示すＣＭＩ３信号と
して、エラー検出器１４及び復号器に出力する。実施例
では、エラー信号の論理は、“０”であるので、選択器
１２は、ますＣＭＩＩ信号を選択し、ＣＭＩ３信号とし
て出力する。エラー検出器Ｉ４は、ＣＭ１３信号か入力
すると、ＣＭＩ３信号の符号変化に応して実際の論理ビ
ットを判断し、さらに符号則と一致するかどうか判断す
ることによって、符号誤りを検出している。実施例では
、ＣＭＩ３信号として入力するＣＭＩＩ信号の実際の論
理ビットは、データクロックの論理“１′の中で“ＩＮ
から０”に変化してはならないので、まず１番目と２番
目のデータクロックの論理“ビ中、すなわち第２図（ａ
）に示すサンプルクロックの２番目と３番目及び６番目
と７番目の変化時に、ＣＭＩＩ信号は立下がりを持たず
、正しい符号と判断する。また、３番目のデータクロッ
クの論理“１“中、すなわちサンプルクロックの１０番
目と１１番目の変化時に、ＣＭＩ ３ （ＣＭＩ １）
信号は、立下がりを持ち、これによってエラー検出器１
４は、符号誤りと判断し、ＣＭＩ３信号の取り込みタイ
ミングでエラー信号の論理を“ビにして選択器１２に出
力する。選択器１２は、論理”ビのエラー信号が人力す
ると、ＣＭＩ２信号を選択し、上記ＣＭＩ２信号をＣｌ
１３信号としてエラー検出器１４及び復号器へ出力し、
エラー検出器１４は、ＣＭＩ３信号として入力するＣＭ
Ｉ２信号の論理ビットを上記同様、符号則に基つき正し
い符号かどうか判断する。
従って、本実施例では、受信するＣＭＩ信号を異なる位
相で取り込み、符号誤りを検出した際には、いずれか一
方の信号を選択して出力するので、データクロックの位
相切替えが不要になり、データクロックの変動を防止す
ることができる。
相で取り込み、符号誤りを検出した際には、いずれか一
方の信号を選択して出力するので、データクロックの位
相切替えが不要になり、データクロックの変動を防止す
ることができる。
（発明の効果）
以上説明したように、本発明では、符号化された所定の
ディジタル信号を伝送路から取り込み、該取り込んだ信
号の復号化を行う信号受信装置において、前記ディジタ
ル信号を少な（とも２つの異なる位相で取り込む取込手
段と、前記取り込まれたいずれか一方の信号を選択して
出力する選択手段と、前記デインタル信号から抽出した
クロック信号に同期して、酊丁記選択された信号の符号
誤りを検出し、該検出した符号誤りに応じて前記選択手
段の選択を他方の信号に変更させる誤り検出手段とを具
えたので、送信装置を動作させるデータクロックの変動
をなくすことかできる。
ディジタル信号を伝送路から取り込み、該取り込んだ信
号の復号化を行う信号受信装置において、前記ディジタ
ル信号を少な（とも２つの異なる位相で取り込む取込手
段と、前記取り込まれたいずれか一方の信号を選択して
出力する選択手段と、前記デインタル信号から抽出した
クロック信号に同期して、酊丁記選択された信号の符号
誤りを検出し、該検出した符号誤りに応じて前記選択手
段の選択を他方の信号に変更させる誤り検出手段とを具
えたので、送信装置を動作させるデータクロックの変動
をなくすことかできる。
第１図は、本発明に係る信号受信装置の回路構成を示す
ブロック図、第２図は第１図に示した各部の出力波形を
示す図、第３図は従来の信号受信装置におけるデータク
ロツタの位相切替えを説明するための圧力波形を示す図
である。 １１・・・遅延回路、１２・・・選択器、１３・・・分
周回路、１４・・・エラー検出回路。
ブロック図、第２図は第１図に示した各部の出力波形を
示す図、第３図は従来の信号受信装置におけるデータク
ロツタの位相切替えを説明するための圧力波形を示す図
である。 １１・・・遅延回路、１２・・・選択器、１３・・・分
周回路、１４・・・エラー検出回路。
Claims (1)
- 符号化された所定のディジタル信号を伝送路から取り込
み、該取り込んだ信号の復号化を行う信号受信装置にお
いて、前記ディジタル信号を少なくとも２つの異なる位
相で取り込む取込手段と、前記取り込まれたいずれか一
方の信号を選択して出力する選択手段と、前記ディジタ
ル信号から抽出したクロック信号に同期して、前記選択
された信号の符号誤りを検出し、該検出した符号誤りに
応じて前記選択手段の選択を他方の信号に変更させる誤
り検出手段とを具えたことを特徴とする信号受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203227A JPH0487431A (ja) | 1990-07-31 | 1990-07-31 | 信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203227A JPH0487431A (ja) | 1990-07-31 | 1990-07-31 | 信号受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0487431A true JPH0487431A (ja) | 1992-03-19 |
Family
ID=16470560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2203227A Pending JPH0487431A (ja) | 1990-07-31 | 1990-07-31 | 信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0487431A (ja) |
-
1990
- 1990-07-31 JP JP2203227A patent/JPH0487431A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8605912B2 (en) | Biphase mark code decoder and method of operation | |
| US5450450A (en) | Asynchronous data transmitting and receiving system | |
| JP3347667B2 (ja) | マンチェスタ符号化データ復号化装置 | |
| US5297869A (en) | Apparatus and method for synchronizing a digital data clock in a receiver with a digital data clock in a transmitter | |
| JP2621884B2 (ja) | 通信方法及び符号化装置 | |
| US4088832A (en) | Split phase code synchronizer and demodulator | |
| EP0194385A2 (en) | Decoder for Manchester encoded data | |
| EP1438802B8 (en) | Transition detection, validation and memorization circuit | |
| US5612979A (en) | Synchronous circuit | |
| US3903504A (en) | Binary phase digital decoding system | |
| EP0146609A1 (en) | Manchester decoder | |
| GB2187366A (en) | Synchronizing signal decoding | |
| KR0147110B1 (ko) | 디브이씨알의 동기신호검출장치 | |
| JPH0777372B2 (ja) | 直列データ受信器 | |
| KR100513275B1 (ko) | 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기 | |
| JPH0487431A (ja) | 信号受信装置 | |
| US5510786A (en) | CMI encoder circuit | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| JP3371913B2 (ja) | 波形歪補正装置 | |
| US5140619A (en) | Synchronization device for a sequence of variable length rasters | |
| JPH0738535A (ja) | ノイズ除去回路 | |
| JPH07120952B2 (ja) | Ｃｍｉ復号化回路 | |
| KR940008743B1 (ko) | 비터비 오류정정장치의 기저값 결정회로 | |
| JPH05260038A (ja) | ブロック同期選択制御回路 | |
| JPH0227850A (ja) | クロック非同期データ検出装置 |