JPH0487532A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0487532A JPH0487532A JP2193952A JP19395290A JPH0487532A JP H0487532 A JPH0487532 A JP H0487532A JP 2193952 A JP2193952 A JP 2193952A JP 19395290 A JP19395290 A JP 19395290A JP H0487532 A JPH0487532 A JP H0487532A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- card
- backup battery
- voltage detector
- cost reduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電子機器、特に外部記憶装置として着脱自在な
ＩＣカードを用いるとともに、ＩＣカードの装着期間で
は装置本体からＩＣカードに電源供給を行ない、ＩＣカ
ードを取り外した場合ＩＣカード内のバックアップ電源
素子によりＩＣカードの記憶素子の記憶内容がバックア
ップされる電子機器に関するものである。
ＩＣカードを用いるとともに、ＩＣカードの装着期間で
は装置本体からＩＣカードに電源供給を行ない、ＩＣカ
ードを取り外した場合ＩＣカード内のバックアップ電源
素子によりＩＣカードの記憶素子の記憶内容がバックア
ップされる電子機器に関するものである。
［従来の技術］
従来より、電子機器、特にハンディターミナルや携帯型
のワードプロセッサやパーソナルコンピュータとして、
記憶媒体としてＩＣカードを用いる装置が知られている
。この種の装置では、メモリカードが装置に装着されて
いない時は、メモリカードに内蔵されたバックアップ電
池によってメモリ上のデータを保持する構造が知られて
いる。
のワードプロセッサやパーソナルコンピュータとして、
記憶媒体としてＩＣカードを用いる装置が知られている
。この種の装置では、メモリカードが装置に装着されて
いない時は、メモリカードに内蔵されたバックアップ電
池によってメモリ上のデータを保持する構造が知られて
いる。
従来のバックアップ電池付きのＩＣカードの回路図は第
３図のようになっている。第３図において、符号３１は
、カードの記憶媒体としてのＲＡＭ （通常はＳ−ＲＡ
Ｍ）で、制御ＩＣ３２（ＩＣＩ）を介してバックアップ
電池Ｂａｔの出力により記憶内容のバックアップが行な
われる。また、バックアップ電池Ｂａｔの電圧は抵抗Ｒ
１を介して、ホストとなる電子機器に人力され、ホスト
側でこの電圧を検出できるようになっている。
３図のようになっている。第３図において、符号３１は
、カードの記憶媒体としてのＲＡＭ （通常はＳ−ＲＡ
Ｍ）で、制御ＩＣ３２（ＩＣＩ）を介してバックアップ
電池Ｂａｔの出力により記憶内容のバックアップが行な
われる。また、バックアップ電池Ｂａｔの電圧は抵抗Ｒ
１を介して、ホストとなる電子機器に人力され、ホスト
側でこの電圧を検出できるようになっている。
第３図において、Ｉ Ｃ３２は、通常リセットＩＣと呼
ばれ、ホスト側からの電源Ｖ ＤＯｌとバックアップ電
池Ｂａｔ出力の内、高い方の電圧をカードの電源電圧Ｖ
ＤＯ２として、ＲＡＭ３１に供給する。
ばれ、ホスト側からの電源Ｖ ＤＯｌとバックアップ電
池Ｂａｔ出力の内、高い方の電圧をカードの電源電圧Ｖ
ＤＯ２として、ＲＡＭ３１に供給する。
またＩＣ３２はＶＤＤＩの電圧が所定値以下になり、動
作電圧を割り込むと、Ｒ５Ｔ電圧をローレベルにし、Ｒ
ＡＭ３１のチップおよびライトイネーブル信号バスを制
御するアナログスイッチ３３ （ＩＣ２）をオフ状態に
して、ＲＡＭ３１をスタンバイ状態にする。
作電圧を割り込むと、Ｒ５Ｔ電圧をローレベルにし、Ｒ
ＡＭ３１のチップおよびライトイネーブル信号バスを制
御するアナログスイッチ３３ （ＩＣ２）をオフ状態に
して、ＲＡＭ３１をスタンバイ状態にする。
［発明が解決しようとする課題］
上記従来例では、ホスト側に電圧検出回路（通常はＡ−
Ｄ変換回路）を持たねばならず、ホストの実装面積やコ
ストが増加する欠点があった。また、第３図のリセット
ＩＣ３２は比較的高価であり、ＩＣの寸法も大きいとい
う問題がある。
Ｄ変換回路）を持たねばならず、ホストの実装面積やコ
ストが増加する欠点があった。また、第３図のリセット
ＩＣ３２は比較的高価であり、ＩＣの寸法も大きいとい
う問題がある。
本発明の課題は、以上の問題を解決することにある。
［課題を解決するための手段］
以上の課題を解決するために、本発明においては、外部
記憶装置として着脱自在なＩＣカードを用いるとともに
、ＩＣカードの装着期間では装置本体からＩＣカードに
電源供給を行ないＩＣカードを取り外した場合ＩＣカー
ド内のバックアップ電源素子によりＩＣカードの記憶素
子の記憶内容がバックアップされる電子機器において、
電圧検出回路と、この電圧検出回路の入力電圧として前
記バックアップ電源素子ないし装置本体から供給される
バイアス電圧のうち高い電圧を供給する制御手段と、前
記電圧検出回路の圧力を装置本体側に入力する手段から
なる構成を採用した。
記憶装置として着脱自在なＩＣカードを用いるとともに
、ＩＣカードの装着期間では装置本体からＩＣカードに
電源供給を行ないＩＣカードを取り外した場合ＩＣカー
ド内のバックアップ電源素子によりＩＣカードの記憶素
子の記憶内容がバックアップされる電子機器において、
電圧検出回路と、この電圧検出回路の入力電圧として前
記バックアップ電源素子ないし装置本体から供給される
バイアス電圧のうち高い電圧を供給する制御手段と、前
記電圧検出回路の圧力を装置本体側に入力する手段から
なる構成を採用した。
［作 用］
以上の構成によれば、ホスト側のＡ／Ｄ変換回路を必要
とすることなく、ＩＣカード側の電圧検出器によりバッ
クアップ電池の出力電圧を検出できる。
とすることなく、ＩＣカード側の電圧検出器によりバッ
クアップ電池の出力電圧を検出できる。
［実施例］
以下、図面に示す実施例に基づき、本発明の詳細な説明
する。
する。
第１図に本発明を採用した電子機器の構造を示す。
第１図において、符号Ｂａｔは、第３図と同様にバック
アップ電池を示し、バックアップ電池Ｂａｔの電圧はｉ
ｆ流制限のための抵抗Ｒ１，ダイオードＤ２を介して、
カードの電源電圧Ｖ ＤＯ２として供給され、また、バ
ックアップ電池Ｂａｔの出力は、ダイオードＤ３を介し
て電圧検出器ＩＣ４に人力される。
アップ電池を示し、バックアップ電池Ｂａｔの電圧はｉ
ｆ流制限のための抵抗Ｒ１，ダイオードＤ２を介して、
カードの電源電圧Ｖ ＤＯ２として供給され、また、バ
ックアップ電池Ｂａｔの出力は、ダイオードＤ３を介し
て電圧検出器ＩＣ４に人力される。
を源電圧ｖＤＤ１はホストからの電源であり、ダイオー
ドＤｉを介してカードの電源電圧Ｖ ＤＯ２として供給
される。このとき、ダイオードＤｌ、Ｄ２のカソードど
うしが結合されているので、バックアップ電池Ｂａｔの
出力か、ホストがらの電源電圧ＶＤＤＩのうち電圧が高
いほうがカードの電源電圧Ｖ ＤＯ２として供給される
。
ドＤｉを介してカードの電源電圧Ｖ ＤＯ２として供給
される。このとき、ダイオードＤｌ、Ｄ２のカソードど
うしが結合されているので、バックアップ電池Ｂａｔの
出力か、ホストがらの電源電圧ＶＤＤＩのうち電圧が高
いほうがカードの電源電圧Ｖ ＤＯ２として供給される
。
本実施例において符号１３ｊ５よび１４（ＩＣ３とＩＣ
４）は、電圧検出器であり、電圧検出器１３はホストの
動作電圧が所定値以下になると出力電圧Ｖｏをローレベ
ルにして、ＩＣ２のアナログスイッチを遮断する。アナ
ログスイッチ１２はＲＡＭＩＩのチップおよびライトイ
ネーブル信号バス（ＣＥ、ＷＥ：図中のバーは負論理能
動を示す）を制御する。電圧検出器Ｉ３はリセット入力
の制御を要しないので簡単なコンパレータなどにより構
成できる。
４）は、電圧検出器であり、電圧検出器１３はホストの
動作電圧が所定値以下になると出力電圧Ｖｏをローレベ
ルにして、ＩＣ２のアナログスイッチを遮断する。アナ
ログスイッチ１２はＲＡＭＩＩのチップおよびライトイ
ネーブル信号バス（ＣＥ、ＷＥ：図中のバーは負論理能
動を示す）を制御する。電圧検出器Ｉ３はリセット入力
の制御を要しないので簡単なコンパレータなどにより構
成できる。
アナログスイッチ１２がオフになると、ＲＡＭＩＩのチ
ップイネーブル電圧ＣＥとライトイネーブル電圧ＷＥは
Ｒ２とＲ３でプルアップされているのでスタンバイ状態
となる。検出回路１６内の電圧検出器１４はバックアッ
プ電池Ｂａｔの出力電圧が所定値以下になったかどうか
を検出するための電圧検出器である。
ップイネーブル電圧ＣＥとライトイネーブル電圧ＷＥは
Ｒ２とＲ３でプルアップされているのでスタンバイ状態
となる。検出回路１６内の電圧検出器１４はバックアッ
プ電池Ｂａｔの出力電圧が所定値以下になったかどうか
を検出するための電圧検出器である。
ここで、回路の電源電圧を５ｖとすると、電圧検出器１
４はＯｖ近＜ （１，５ｖ以下）では出力が不定となる
ため、検出回路１６内にバイアス回路を設けている。
４はＯｖ近＜ （１，５ｖ以下）では出力が不定となる
ため、検出回路１６内にバイアス回路を設けている。
検出回路１６において、符号Ｑ１．Ｑ２はスイッチ用の
トランジスタである。ここで、トランジスタＱ１．Ｑ２
．抵抗Ｒ３，Ｒ４，Ｒ５，およびツェナーダイオードＺ
Ｄは１本体側の電源電圧ＶＤＤＩ （あるいは別の電
圧の電圧）から、電圧検出器１４に入力するバイアス電
圧を形成するためのものである。
トランジスタである。ここで、トランジスタＱ１．Ｑ２
．抵抗Ｒ３，Ｒ４，Ｒ５，およびツェナーダイオードＺ
Ｄは１本体側の電源電圧ＶＤＤＩ （あるいは別の電
圧の電圧）から、電圧検出器１４に入力するバイアス電
圧を形成するためのものである。
ホスト装置はＩＣカードのバックアップ電池の電圧を検
出する時に電圧ＤＥＴにローレベルの信号を出力し、所
定時間後にＬＢ電圧の論理レベルを読み取る。
出する時に電圧ＤＥＴにローレベルの信号を出力し、所
定時間後にＬＢ電圧の論理レベルを読み取る。
電圧ＤＥＴからローレベルが入力されると、トランジス
タＱｌはｏｎし、抵抗Ｒ４を通してツェナーダイオード
ＺＤに電流が流れる。ツェナーダイオードＺＤのツェナ
ー電圧は電圧検出器１４の動作電圧以上で、メモリバッ
クアップ電圧以下のものを選ぶ。
タＱｌはｏｎし、抵抗Ｒ４を通してツェナーダイオード
ＺＤに電流が流れる。ツェナーダイオードＺＤのツェナ
ー電圧は電圧検出器１４の動作電圧以上で、メモリバッ
クアップ電圧以下のものを選ぶ。
ツェナー電圧はＤ４を介して電圧検出器１４に人力され
ているので、バックアップ電池Ｂａｔの出力電圧とツェ
ナー電圧の高い方が電圧検出器１４の入力電圧となる。
ているので、バックアップ電池Ｂａｔの出力電圧とツェ
ナー電圧の高い方が電圧検出器１４の入力電圧となる。
第２図のＶ ＢＡＴは、バックアップ電池Ｂａｔの出力
電圧を示しており、ここでは、２．５ｖがメモリバック
アップに関するしきい値である。
電圧を示しており、ここでは、２．５ｖがメモリバック
アップに関するしきい値である。
電圧検出器１４はバックアップ電池Ｂａｔの電圧がメモ
リバックアップに十分な電圧であるうちは出力電圧ｖＯ
をハイレベル又は、オーブン（ハイインピーダンス）状
態にする。このとき、ホストが電圧ＤＥＴからローレベ
ルを与えても、電圧ＬＢの出力はハイレベルのままであ
る。
リバックアップに十分な電圧であるうちは出力電圧ｖＯ
をハイレベル又は、オーブン（ハイインピーダンス）状
態にする。このとき、ホストが電圧ＤＥＴからローレベ
ルを与えても、電圧ＬＢの出力はハイレベルのままであ
る。
一方、バックアップ電池Ｂａｔの電圧がメモリバックア
ップ電圧として不十分になると、出力電圧ｖｏからロー
レベルを出力する。
ップ電圧として不十分になると、出力電圧ｖｏからロー
レベルを出力する。
この時、トランジスタＱ２には、トランジスタＱ１と抵
抗Ｒ５を通してベース電流が流れるので、電圧ＬＢをロ
ーレベルに引っ張る（第２図在合 土器）。また、バックアップ電池Ｂａｔが抜かれるか、
その容量が０になると、バイアス電圧が電圧検出器１４
に人力され、同様にしてＬＢ電圧はローレベルとなる。
抗Ｒ５を通してベース電流が流れるので、電圧ＬＢをロ
ーレベルに引っ張る（第２図在合 土器）。また、バックアップ電池Ｂａｔが抜かれるか、
その容量が０になると、バイアス電圧が電圧検出器１４
に人力され、同様にしてＬＢ電圧はローレベルとなる。
このようにしてホスト側では、電圧ＤＥＴをローにして
からの電圧ＬＢのレベルを読みバックアップ電池の電圧
を判断できる。
からの電圧ＬＢのレベルを読みバックアップ電池の電圧
を判断できる。
この時、ＬＢ電圧がローレベルならば、バックアップ電
池の電圧が低下していると判断できるので、この場合に
は、ブザー音や、可視表小によ命てユーザに警告を発生
すればよい。
池の電圧が低下していると判断できるので、この場合に
は、ブザー音や、可視表小によ命てユーザに警告を発生
すればよい。
なお、ツェナー電流は比較的大きいので、ホスト側はＬ
Ｂ電圧の状態を読んだら直ぐに電圧ＤＥＴをハイレベル
にして、無駄な消費電流を抑えるようにするとよい。
Ｂ電圧の状態を読んだら直ぐに電圧ＤＥＴをハイレベル
にして、無駄な消費電流を抑えるようにするとよい。
上記実施例によれば、ＩＣカード内にバックアップ電池
の電圧検出回路を設けることにより、ホスト側のＡ／Ｄ
変換回路が必要なくなる。また、高価で寸法の大きいリ
セットＩＣを安価で寸法の小さい電圧検出器１３に置き
換えることができ、ホスト側の省スペース、コストダウ
ンとＩＣカードのコストダウンを実現することができる
。
の電圧検出回路を設けることにより、ホスト側のＡ／Ｄ
変換回路が必要なくなる。また、高価で寸法の大きいリ
セットＩＣを安価で寸法の小さい電圧検出器１３に置き
換えることができ、ホスト側の省スペース、コストダウ
ンとＩＣカードのコストダウンを実現することができる
。
また、上記実施例によれば、ホスト側の電圧を分圧して
バイアス電圧を作り、このバイアス電圧とバックアップ
電池の電圧の高い方を電圧検出器１４の入力としたので
、バックアップ電池の容量が無くなった時や抜かれた時
でも電圧検出を行なえるという利点がある。
バイアス電圧を作り、このバイアス電圧とバックアップ
電池の電圧の高い方を電圧検出器１４の入力としたので
、バックアップ電池の容量が無くなった時や抜かれた時
でも電圧検出を行なえるという利点がある。
前記実施例においては、バイアス電圧の発生用にツェナ
ーダイオードを用いる例を説明したが、第４図に示すよ
うに、抵抗Ｒ４とＲ６で電圧分割した電圧を用いてもほ
ぼ同様な効果が得られる。
ーダイオードを用いる例を説明したが、第４図に示すよ
うに、抵抗Ｒ４とＲ６で電圧分割した電圧を用いてもほ
ぼ同様な効果が得られる。
ただし、抵抗Ｒ４とＲ６の値は、その分圧が電圧検出器
１４の最大動作電圧以上で、バックアップ保持電圧以下
となるように設定しておく。
１４の最大動作電圧以上で、バックアップ保持電圧以下
となるように設定しておく。
［発明の効果］
以上から明らかなように、本発明によれば、外部記憶装
置として着脱自在なＩＣカードを用いるとともに、ＩＣ
カードの装着期間では装置本体からＩＣカードに電源供
給を行ない、ＩＣカードを取り外した場合ＩＣカード内
のバックアップ電源素子によりＩＣカードの記憶素子の
記憶内容がバックアップされる電子機器において、電圧
検出回路と、この電圧検出回路の入力電圧として前記バ
ックアップ電源素子ないし装置本体から供給されるバイ
アス電圧のうち高い電圧を供給する制御手段と、前記電
圧検出回路の出力を装置本体側に人力する手段からなる
構成を採用しているので、本体側のＡ／Ｄ変換回路を必
要とすることなく、ＩＣカード側の電圧検出器によりバ
ックアップ電池の出力電圧を検出できる。また、高価で
寸法の大きいカード側のリセットＩＣを安価で寸法の小
さい電圧検出器に置換でき、ホスト側の省スペース、コ
ストダウンとＩＣカードのコストダウンを実現できる、
さらに、 バックアップ電池の容量が無くなった時や抜かれた時で
もその電圧検出を行なえるなどの優れた効果がある。
置として着脱自在なＩＣカードを用いるとともに、ＩＣ
カードの装着期間では装置本体からＩＣカードに電源供
給を行ない、ＩＣカードを取り外した場合ＩＣカード内
のバックアップ電源素子によりＩＣカードの記憶素子の
記憶内容がバックアップされる電子機器において、電圧
検出回路と、この電圧検出回路の入力電圧として前記バ
ックアップ電源素子ないし装置本体から供給されるバイ
アス電圧のうち高い電圧を供給する制御手段と、前記電
圧検出回路の出力を装置本体側に人力する手段からなる
構成を採用しているので、本体側のＡ／Ｄ変換回路を必
要とすることなく、ＩＣカード側の電圧検出器によりバ
ックアップ電池の出力電圧を検出できる。また、高価で
寸法の大きいカード側のリセットＩＣを安価で寸法の小
さい電圧検出器に置換でき、ホスト側の省スペース、コ
ストダウンとＩＣカードのコストダウンを実現できる、
さらに、 バックアップ電池の容量が無くなった時や抜かれた時で
もその電圧検出を行なえるなどの優れた効果がある。
第１図は本発明を実施したＩＣカードの回路図、第２図
は第１図の動作を示したタイミングチャート図、第３図
は従来構成を示した回路図、第４図は他の実施例を示し
た回路図である。 １２−・・アナログスイッチ １３．１４・・−電圧検出器 Ｑｌ、Ｑ２−・・トランジスタ Ｄ１〜Ｄ４−・・ダイオード ＺＤ−−・ツェナーダイオード Ｒ１−Ｒ６・・−抵抗 Ｂａｔ−・−メモリバックアップ電池 ＲＡＭ−−・スタティックＲＡＭ
は第１図の動作を示したタイミングチャート図、第３図
は従来構成を示した回路図、第４図は他の実施例を示し
た回路図である。 １２−・・アナログスイッチ １３．１４・・−電圧検出器 Ｑｌ、Ｑ２−・・トランジスタ Ｄ１〜Ｄ４−・・ダイオード ＺＤ−−・ツェナーダイオード Ｒ１−Ｒ６・・−抵抗 Ｂａｔ−・−メモリバックアップ電池 ＲＡＭ−−・スタティックＲＡＭ
Claims (1)
- 【特許請求の範囲】 １）外部記憶装置として着脱自在なＩＣカードを用いる
とともに、ＩＣカードの装着期間では装置本体からＩＣ
カードに電源供給を行ない、ＩＣカードを取り外した場
合ＩＣカード内のバックアップ電源素子によりＩＣカー
ドの記憶素子の記憶内容がバックアップされる電子機器
において、 電圧検出回路と、 この電圧検出回路の入力電圧として前記バックアップ電
源素子ないし装置本体から供給されるバイアス電圧のう
ち高い電圧を供給する制御手段と、 前記電圧検出回路の出力を装置本体側に入力する手段か
らなることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193952A JPH0487532A (ja) | 1990-07-24 | 1990-07-24 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193952A JPH0487532A (ja) | 1990-07-24 | 1990-07-24 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0487532A true JPH0487532A (ja) | 1992-03-19 |
Family
ID=16316491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2193952A Pending JPH0487532A (ja) | 1990-07-24 | 1990-07-24 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0487532A (ja) |
-
1990
- 1990-07-24 JP JP2193952A patent/JPH0487532A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6516418B1 (en) | Portable computer having universal serial bus ports controlled power supply and a method of the same | |
| KR920002245B1 (ko) | 밧데리 구동 휴대용 기기 | |
| US6445383B1 (en) | System to detect a power management system resume event from a stylus and touch screen | |
| KR100626359B1 (ko) | 컴퓨터 시스템의 전원 관리 방법 | |
| EP0834796B1 (en) | A computer system and control method for saving power | |
| WO2010030705A1 (en) | Circuit having a low power mode | |
| US4383184A (en) | Power controller | |
| US5333309A (en) | Personal computer for disabling resume mode upon replacement of HDD | |
| US5105074A (en) | Power supply reliability of portable electronic device | |
| US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
| JP2001051756A (ja) | コンピュータのパワーオン方法及びコンピュータ | |
| US6353893B1 (en) | Sleep mode indicator for a battery-operated device | |
| US20050206613A1 (en) | Method and system for power management of an optical mouse | |
| JPH0487532A (ja) | 電子機器 | |
| CN112650384A (zh) | 一种低功耗休眠唤醒控制电路和多电源域的控制电路 | |
| JP2523960B2 (ja) | 文書編集装置 | |
| US4961008A (en) | Power reduction during power down | |
| WO2000025195A1 (fr) | Dispositif electronique, et circuit et procede de commande de dispositif electronique | |
| JPH0279111A (ja) | 電子機器 | |
| JPH02178817A (ja) | 携帯型電子機器 | |
| JP3671255B2 (ja) | 電源監視装置 | |
| JPH0464190A (ja) | Ｉｃカード及びデータ処理装置 | |
| KR200299465Y1 (ko) | 마이크로프로세서의 파워 다운 웨이크 업 회로 | |
| JPH04220789A (ja) | Ｉｃカードのクロック切り換え方法 | |
| JP2515152B2 (ja) | 電子回路 |