JPH0487558A

JPH0487558A - Ｄｃ／ｄｃコンバータ

Info

Publication number: JPH0487558A
Application number: JP19401790A
Authority: JP
Inventors: Kenichi Katsuyama; 憲一勝山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-07-24
Filing date: 1990-07-24
Publication date: 1992-03-19
Anticipated expiration: 2010-11-22
Also published as: JPH07110134B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕ＰＷＭ方式のＤ　Ｃ／Ｄ　Ｃコンバータに関し、電流切
断時のスイッチング損失を零にして効率を向上させたＤ
　Ｃ／Ｄ　Ｃコンバータを提供することを目的とし、トランスの一次側にメイントランジスタを直列に接続し
た回路に並列にコンデンサを接続して入力電源に接続し
、ＰＷＭ変換回路でトランスの二次側電圧を整流した出
力電圧と基準値との誤差を変換したＰＷＭ信号に応じて
メイントランジスタのオン、オフを制御するＰＷＭ方式
Ｄ　Ｃ／Ｄ　Ｃコンバータにおいて、入力電源とコンデ
ンサとの間に挿入された動作周波数で入力電流を定電流
化するコイルと、コンデンサに直列に接続されたその充
電電流を流すダイオードとその放電電流を制御するトラ
ンジスタとの並列回路と、トランスの一次側とメイント
ランジスタとの直列回路に対して並列に接続された前記
コンデンサより小容量の別ノコンデンサと、ＰＷＭ信号
の位相を遅らせてメイントランジスタに与えてそのオン
、オフを制御する位相シフト回路とを設けて構成する。

〔産業上の利用分野〕

本発明はＤ　Ｃ／Ｄ　Ｃコンバータに係り、特にパルス
幅変調（ＰＷＭ）方式コンバータにおいて、電流切断時
の損失を零にして効率を向上させた、Ｄ　Ｃ／Ｄ　Ｃコ
ンバータに関するものである。

Ｄ　Ｃ／Ｄ　Ｃコンバータ電源における動作周波数は次
第に高くなって、１００　ｋＨｚ〜ＩＭＩ（ｚに及んで
いるが、このような場合、スイッチングトランジスタに
おけるスイッチング損失の増加が大きな問題となる。

これに対して、ＰＷＭ方式Ｄ　Ｃ／Ｄ　Ｃコンバータに
おいて、電流切断時のスイッチング損失を零にして効率
を向上させることが要望される。

〔従来の技術〕

動作周波数が高い場合のスイッチングトランジスタのス
イッチング損失を減少させるために、近年、共振回路を
利用して、トランジスタがオン／オフするとき、電流と
電圧が重ならないようにして損失を低減した、ゼロクロ
ス・スイッチを用いた共振型Ｄ　Ｃ／Ｄ　Ｃコンバータ
が検討されている。

しかしながら共振型Ｄ　Ｃ／Ｄ　Ｃコンバータは、（リ
　素子に対する電圧または電流ストレスが大きくなる。

（２）出力電圧を安定化するためには、動作周波数を制
御する必要がある。

等、一定動作周波数でスイッチングのパルス幅を制御し
て出力電圧を安定化させる、従来からのＰＷＭ方式Ｄ　
Ｃ／Ｄ　Ｃコンバータよりも劣る点もあり、あまり利用
されていない。

第１２図は、従来のＰＷＭ方式Ｄ　Ｃ／Ｄ　Ｃコンバー
タの構成を示す回路図である。

第１２図において、トランスＴ１の一次側に直列に挿入
されたスイッチングトランスＴｒｉを、ＰＷＭ変換回路
１１からのＰＷＭ信号からなるドライブ信号によってオ
ン／オフさせることによって、トランスＴＩの二次側に
生じた矩形波電圧を、整流ダイオ−？’ＤＩ、　　フラ
イホイールダイオードＤ２．チョークコイルＬｌ、コン
デンサＣ２からなる整流回路で整流して、直流出力電圧
Ｖ。を発生する。

ＰＷＭ変換回路１１は、出力電圧■。の所定値からの誤
差を検出し、誤差に応じてパルス幅の変化するＰＷＭ信
号に変換して、ドライブ信号を発生する。

第１３図は、第１２図の回路におけるスイッチングトラ
ンジスタの動作波形を示したものである。

スイッチングトランジスタＴｒｉへのドライブ信号が、
■に示すような繰り返し周期Ｔ、スイッチングトランジ
スタのオン時間ｔ。ｆｉの矩形波であったとき、スイッ
チングトランジスタＴｒｉのドレイン−ソース間電圧Ｖ
ｆ１３．　　ドレイン電流ＩＤは■のように変化する。

これによってスイッチングトランジスタＴｒｉの損失は
■に示すようになり、電流オフ時にスイッチング素子の
全損失の５〜７割に達する大きな損失（オフ時損失）が
発生する。

〔発明が解決しようとする課題〕

第１３図に示されたように、従来のＰＷＭ方式Ｄ　Ｃ／
Ｄ　Ｃコンバータにおいては、スイッチング素子の電流
切断時の損失が大きい。この損失は動作周波数に比例し
て増大するため、動作周波数が高くなると著しく大きく
なり、Ｄ　Ｃ／Ｄ　Ｃコンバータ電源の効率悪化の原因
となっている。

本発明はこのような従来技術の課題を解決しようとする
ものであって、ＰＷＭ方式Ｄ　Ｃ／Ｄ　Ｃコンバータに
おいて、電流切断時のスイッチング損失を零にして効率
を向上させることができるようにすることを目的として
いる。

〔課題を解決するための手段〕

本発明は第１図にその原理的構成を示すように、トラン
スＴ１の一次側にメインスイッチングトランジスタＴｒ
ｉを直列に接続した回路に並列にコンデンサＣＩを接続
して入力電源ｖｉＲに接続し、ＰＷＭ変換回路１１にお
いてトランスＴＩの二次側電圧を整流した出力電圧Ｖ。

と基準値との誤差を変換したＰＷＭ信号に応じてメイン
スイッチングトランジスタＴｒｉのオン、オフを制御す
るＰＷＭ方式Ｄ　Ｃ／Ｄ　Ｃコンバータにおいて、入力
電源ｖ１ｎとコンデンサＣ１との間に挿入されたコイル
Ｌ２によって、動作周波数において入力電流を定電流化
し、ダイオードＤ３とスイッチングトランジスタＴｒ２
との並列回路をコンデンサＣＩに直列に接続して、ダイ
オードＤ３によってコンデンサＣ１の充電電流を流すと
ともに、スイッチングトランジスタＴｒ２によってコン
デンサＣ１の放電電流を制御し、コンデンサＣ１より小
容量のコンデンサＣ３をトランスＴ１の一次側とメイン
スイッチングトランジスタＴｒｉとの直列回路に対して
並列に接続するとともに、位相シフト回路１２を設けて
ＰＷＭ変換回路１１のＰＷＭ信号の位相を遅らせてメイ
ンスイッチングトランジスタＴｒｉにドライブ信号とし
て与えてそのオン、オフを制御するようにしたものであ
る。

〔作用〕

第２図は本発明の詳細な説明するものであって、第１図
に示された原理的構成に対応し、■はスイッチングトラ
ンジスタＴｒ２のドライブ信号、■はメインスイッチン
グトランジスタＴｒｉのドライブ信号、■はメインスイ
ッチングトランジスタＴｒｉのドレイン−ソース電圧Ｖ
ＯＳおよびドレイン電流ＩＤ、■はメインスイッチング
トランジスタＴｒｉの損失、■はスイッチングトランジ
スタＴｒ２のドレイン−ソース電圧Ｖ０およびドレイン
電流Ｉｎ、■はダイオードＤ３の電流である。

（１）時刻１＝１．においてＤ　Ｃ／Ｄ　Ｃコンバータ
のメインスイッチングトランジスタＴｒｉがオン→オフ
に変化する前に、コンデンサＣ１に直列に接続されたス
イッチングトランジスタＴｒ２をオフにする。

（２）スイッチングトランジスタＴｒ２がオフすること
により、コンデンサＣ１の放電路がなくなる。

（３）従ってトランスＴ１の一次側に流れる電流は、コ
イルＬ２の電流とコイルＣ３からの放電電流となる。

（４）コイルＬ２の電流（平均電流）は、トランスＴＩ
の一次電流のＤ倍〔Ｄ＝（メインスイッチングトランジ
スタＴｒｉの電流導通時間）／（周期）；Ｄ＜１）であ
り、通常、トランスＴ１の一次電流（ピーク値）の半分
程度であるため、コンデンサＣ３は放電されてその電荷
はＯとなる。

（５）トランスＴＩの二次側の電圧が０となり、コイル
Ｌ１の電流はダイオードＤＩからダイオードＤ２に転流
することによって、トランスＴＩの一次側電流もＯとな
る。

また、時刻ｔ２〜ｔ３の期間、トランスＴ１の漏れイン
ダクタンスの影響により、コンデンサＣ３は逆方向に充
電され、コイルＬ２の電流はトランスＴ１を経由せずに
、コンデンサＣ３を経由して入力へ戻る。

（６）　　このｔ　ｚ　’＝　ｔ　３の期間に、メイン
スイッチングトランジスタＴｒｉをオフにする。これに
よって、メインスイッチングトランジスタＴｒｉはオン
−オフに変化する際に、ゼロクロススイッチ（ソフトス
イッチ）となり、オフ時の損失がＯとなる。

（７）時刻ｔ、〜ｔ４において、メインスイッチングト
ランジスタＴｒｉがオフになると、コイルＬ２の電流は
コンデンサＣ３を充電する。時刻ｔ＝ｔ４において、コ
ンデンサＣ３の電圧がコンデンサＣＩの電圧と等しくな
ると、コイルＬ２の電流はコンデンサＣ１，Ｃ３の両方
に流れる。

（８）時刻１＝１．において、スイッチングトランジス
タＴｒ２がオフ−オンに変化するときは、コイルＬ２の
電流がコンデンサＣ１を充電しているため、ダイオード
Ｄ３は導通状態であり、従ってスイッチングトランジス
タＴｒ２は印加電圧が０の状態でオンすることが可能で
ある。

（９）時刻１＝１ｋにおいてメインスイッチングトラン
ジスタＴｒｉがオンするが、スイッチングトランジスタ
Ｔｒ２においては、すでにオン状態になっており、ゼロ
クロススイッチが行われている。

この際の、メインスイッチングトランジスタＴｒ１の動
作は、従来回路の場合と同様である。

ｑＯまた時刻１＝１．においてメインスイッチングトラ
ンジスタＴｒｉをオフにするのにさきがけで、スイッチ
ングトランジスタＴｒ２をオフにするが、このときもコ
ンデンサＣＩ、Ｃ３の電圧が等しく、コンデンサＣ３の
放電電圧の変化もゆっくりしているので、スイッチング
トランジスタＴｒ２は、ソフトスイッチが可能となる。

このように、第１図の回路構成では、従来のＰＷＭ方式
Ｄ　Ｃ／Ｄ　Ｃコンバータの入力側にコイルＬ２を挿入
し、コンデンサＣ１と直列にダイオードＤ３とスイッチ
トランジスタＴｒ２の並列回路を接続し、スイッチング
トランジスタＴｒ２をメインスイッチングトランジスタ
Ｔｒｌよりも早くオン、オフするようにしたので、メイ
ンスイッチングトランジスタＴｒｉのオン−オフ時をゼ
ロクロススイッチとすることが可能であり、かつ補助的
に設けたスイッチングトランジスタＴｒ２もゼロクロス
スイッチとなり、従ってＰＷＭ方式ＤＣ／ＤＣコンバー
タにおけるスイッチングトランジスタのスイッチング損
失を軽減することができる。

〔実施例〕

第３図は、本発明の第１の実施例を示したものであって
、第１図におけると同じものを同じ番号で示し、Ｔ２は
トランスである。また位相シフト回路１２において、Ａ
ｌ、Ａ２は増幅器（反転回路）、Ｒは抵抗、Ｃはコンデ
ンサである。

第３図のＤ　Ｃ／Ｄ　Ｃコンバータにおいては、第１２
図に示された従来回路に対して、Ｄ　Ｃ／Ｄ　Ｃコンバ
ータからみた入力側を高インピーダンスにし、入力電流
を定電流にするために十分なインダクタンスを有するコ
イルＬ２を追加する。また、Ｄ　Ｃ／Ｄ　Ｃコンバータ
の入力コンデンサＣＩと直列に、コンデンサＣ１の放電
電流を制御するスイ・ンチングトランジスタＴｒ２と、
コンデンサＣ１の充電電流を流すダイオードＤ３との並
列回路を設ける。

さらに、コンデンサＣ１より小さい容量値のコンデンサ
Ｃ３を、トランスＴＩの一次側とメインスイッチングト
ランジスタＴｒｉとの直列回路に並列に設ける。そして
スイッチングトランジスタＴｒ２を、メインスイッチン
グトランジスタＴｒ１と同一周波数で、これより僅かに
早くオン、オフさせるための位相シフト回路１２を設け
たものである。

位相シフト回路１２は、増幅器Ａｌ、Ａ２および抵抗Ｒ
，コンデンサＣからなる積分回路を備え、ＰＷＭ変換回
路１１の出力ＰＷＭ信号を遅延させて、メインスイッチ
ングトランジスタＴｒｉにドライブ信号として与えるこ
とによって、スイッチングトランジスタＴｒ２を、メイ
ンスイッチングトランジスタＴｒｉと同一周波数で、こ
れより僅かに早くオン、オフさせる。ＰＷＭ信号はトラ
ンスＴ２を介して、スイッチングトランジスタＴｒ２に
ドライブ信号として与えられる。

第３図に示されたＤ　Ｃ７０Ｃコンバータの動作は、第
２図について説明したところと同じである。

第４図は、本発明の第２の実施例を示したものであって
、第３図におけると同じものを同じ番号で示し、ＣＴ１
は電流トランスである。

また第５図は、第４図の実施例における各部信号を示し
だものであって、位相シフト回路１２の入力ＰＷＭ信号
Ａと、メインスイッチングトランスＴｒｉに対するドラ
イブ信号Ｂとを示し、Δｔは位相シフト量である。

第４図に示されたＤ　Ｃ７０Ｃコンバータにおいては、
電流トランスＣＴＩによって、Ｄ　Ｃ７０Ｃコンバータ
に流れる電流の大きさを示す信号を発生し、この信号に
応じて位相シフト回路１２における抵抗只の値を制御す
ることによって、コンバータ電流が大きいときは、メイ
ンスイッチングトランジスタＴｒｉに与えるドライブ信
号のシフト量を小さくし、コンバータ電流が小さいとき
は、このシフト量を大きくする。

従って、第４図の実施例のＤ　Ｃ７０Ｃコンバータでは
、Ｄ　Ｃ７０Ｃコンバータの軽負荷時から重負荷時にわ
たる広い領域において、メインスイッチングトランジス
タＴｒｉのゼロクロススイッチが可能である。

第６図は、本発明の第３の実施例を示したものであって
、第３図におけると同じものを同じ番号で示し、Ｔ３は
電流トランス、Ｒ１，Ｒ２は電圧検出抵抗、ＩＣＩは差
動増幅器である。

また第７図は、第６図の実施例における各部信号を示し
たものであって、Ａは位相シフト回路１２の入力ＰＷＭ
信号、ＢはメインスイッチングトランスＴｒｉに対する
ドライブ信号を示し、Δｔ１、Δｔｚ、Δｔ、は位相シ
フト量である。

第６図において、電流トランスＴ３によってＤＣ／ＤＣ
コンバータの電流を検出した信号を発生し、抵抗Ｒ１，
Ｒ２によってＤ　Ｃ７０Ｃコンバータ入力電圧を検出し
た信号を発生する。差動増幅器ＩＣＩは、電圧検出信号
と電流検出信号との差に応じて大きさの変化する信号を
発生して、位相シフト回路１２における抵抗Ｒの値を制
御する。

この場合における位相シフト回路１２の位相シフト量の
増減は、コンバータ電流に対しては、第第４図に示され
た実施例と同じく、コンバータ電流の小→大の変化に対
して位相シフト量Δｔは大→小に変化するのに対し、入
力電圧に対しては、入力電圧の小→大の変化に対して位
相シフト量Δｔも小→大に変化する。第７図においては
、これによって位相シフト量がΔ１．＜Δ１１＜Δｔ１
になることが示されている。

このようにすることによって、第６図の実施例では、入
力電圧、出力電流が変化しても、全領域においてメイン
スイッチングトランスＴｒｉのオン−オフ時のゼロクロ
ススイッチが可能となる。

第８図は、本発明の第４の実施例を示したものであって
、第３図におけると同じものを同じ番号で示し、Ｔ３は
電流トランス、１３は電流零点検出回路、Ｇ１はゲート
回路である。

また第９図は、第８図の実施例における各部信号を示し
たものであって、Ａは位相シフト回路１２の人力ＰＷＭ
信号、Ｂは位相シフト回路１２の出力ＰＷＭ信号、Ｃは
電流零点検出回路１３の出力信号をそれぞれ示したもの
である。

第８図において、電流トランスＴ３によってコンバータ
電流を検出した信号を発生し、電流零点検出回路１３に
よって、第９図においてｔ、で示す、コンバータ電流が
零になる点を検出し、この時点で信号Ｂに無関係に信号
Ｃをローレベルにし、これによってメインスイッチング
トランジスタＴｒ１に対するドライブ信号をローレベル
にして、これをオフにする。

この場合、信号Ｃは零電流検出時刻ｔ、から僅かに幅を
持たせて、メインスイッチングトランジスタＴｒｉがチ
ャックリングを生じないようにする。このようにするこ
とによって、メインスイッチングトランジスタＴｒｉを
、零点でオフさせることが可能となる。

第１０図は、本発明の第５の実施例を示したものであっ
て、第３図におけると同じものを同じ番号で示し、１４
はＧ３電位零点検出回路、Ｇ２はゲート回路である。

また第１１図は、第１Ｏ図の実施例における各部信号を
示したものであって、Ａは位相シフト回路１２の入力Ｐ
ＷＭ信号、Ｂは位相シフト回路１２の出力ＰＷＭ信号、
ＣはＧ３電位零点検出回路１４の出力信号をそれぞれ示
したものである。

第１０図において、Ｇ３電位零点検出回路１４によって
、第１１図においてｔ、で示す、コンデンサＣ３の電圧
が零になる点を検出しこの時点で信号Ｂに無関係に信号
Ｃをローレベルにして、メインスイッチングトランジス
タＴｒｉに対するドライブ信号をローレベルにして、こ
れををオフにする。この場合、信号ＣはＣ３零電位検出
時刻ｔ、から僅かに幅を持たせて、メインスイッチング
トランジスタＴｒｉがチャックリングを生じないように
する。このようにすることによって、メインスイッチン
グトランジスタＴｒｉを、零点でオフさせることが可能
となる。

〔発明の効果〕

以上説明したように本発明によれば、ＰＷＭ方式Ｄ　Ｃ
／Ｄ　Ｃコンバータにおいて、オン−オフ切り替え時に
おけるスイッチングトランジスタの損失を零にすること
ができるので、Ｄ　Ｃ／Ｄ　Ｃコンバータの効率を向上
させることができ、従って電源装置の小型化が可能とな
る。また本発明によれば、共振型ＤＣ／ＤＣコンバータ
の形式によるこトナク、ＰＷＭｔｌＩＩｗＩＪによって
ＤＣ／ＤＣコンバータのゼロクロススイッチを行うこと
ができるとともに、共振型Ｄ　Ｃ／Ｄ　Ｃコンバータの
場合と比べて制御が容易であって設計も楽である。さら
に本発明によれば、スイッチングノイズを減少させるこ
とが可能である。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の詳細な説明する図、第３図は本発明の第１の実施例を
示す図、第４図は本発明の第２の実施例を示す図、第５
図は第４図の実施例における各部信号を示す図、第６図
は本発明の第３の実施例を示す図、第７図は第６図の実
施例における各部信号を示す図、第８図は本発明の第４
の実施例を示す図、第９図は第８図の実施例における各
部信号を示す図、第１θ図は本発明の第５の実施例を示
す図、第１１図は第１０図の実施例における各部信号を
示す図、第１２図は従来のＰＷＭ方式Ｄ　Ｃ／Ｄ　Ｃコ
ンバータの構成を示す回路図、第１３図は第１２図の回
路のトランジスタ動作波形を示す図である。Ｔｒｉはメインスイッチングトランジスタ、Ｔｒ２はス
イッチングトランジスタ、Ｔ１はトランス、Ｌ２はコイ
ル、Ｄ３はダイオード、ＣＩ、Ｇ３はコンデンサ、ＩＣ
Ｉは電圧検出手段、Ｇｌ。Ｇ２はゲート回路、１１はＰＷＭ変換回路、１２は位相
シフト回路、１３は電流零点検出回路、１４はＧ３電位
零点検出回路である。

Claims

【特許請求の範囲】

（１）トランス（Ｔ１）の一次側にメインスイッチング
トランジスタ（Ｔｒ１）を直列に接続した回路に並列に
コンデンサ（Ｃ１）を接続して入力電源（Ｖ＿ｉ＿ｎ）
に接続し、ＰＷＭ変換回路（１１）においてトランス（
Ｔ１）の二次側電圧を整流した出力電圧（Ｖ＿０）と基
準値との誤差を変換したＰＷＭ信号に応じて前記メイン
スイッチングトランジスタ（Ｔｒ１）のオン、オフを制
御するＰＷＭ方式ＤＣ／ＤＣコンバータにおいて、入力電源（Ｖ＿ｉ＿ｎ）と前記コンデンサ（Ｃ１）との
間に挿入された動作周波数において入力電流を定電流化
するコイル（Ｌ２）と、前記コンデンサ（Ｃ１）に直列に接続されたその充電電
流を流すダイオード（Ｄ３）とその放電電流を制御する
スイッチングトランジスタ（Ｔｒ２）との並列回路と、前記トランス（Ｔ１）の一次側とメインスイッチングト
ランジスタ（Ｔｒ１）との直列回路に対して並列に接続
された前記コンデンサ（Ｃ１）より小容量のコンデンサ
（Ｃ３）と、前記ＰＷＭ信号の位相を遅らせて前記メインスイッチン
グトランジスタ（Ｔｒ１）に与えてそのオン、オフを制
御する位相シフト回路（１２）とを設けたことを特徴と
するＤＣ／ＤＣコンバータ。
（２）前記ダイオード（Ｄ３）がＭＯＳＦＥＴからなる
スイッチングトランジスタ（Ｔｒ２）の寄生ダイオード
であることを特徴とする請求項第１項記載のＤＣ／ＤＣ
コンバータ。
（３）請求項第１項または第２項記載のＤＣ／ＤＣコン
バータにおいて、該ＤＣ／ＤＣコンバータの動作電流ま
たは出力電流を検出する電流検出手段（ＣＴ１）を設け
、該検出電流値に応じて前記位相シフト回路（１２）に
おける位相シフト量を制御することを特徴とするＤＣ／
ＤＣコンバータ。
（４）請求項第１項または第２項または第３項記載のＤ
Ｃ／ＤＣコンバータにおいて、コンバータ入力電圧を検
出する電圧検出手段（ＩＣ１）を設け、該検出電圧値に
応じて前記位相シフト回路（１２）における位相シフト
量を制御することを特徴とするＤＣ／ＤＣコンバータ。
（５）請求項第１項または第２項記載のＤＣ／ＤＣコン
バータにおいて、前記メインスイッチングトランジスタ
（Ｔｒ１）に流す電流が零になったときからある時間出
力を発生する電流零点検出回路（１３）と、該電流零点検出回路（１３）の出力に応じて前記位相シ
フト回路（１２）の出力を禁止するゲート回路（Ｇ１）
とを設けたことを特徴とするＤＣ／ＤＣコンバータ。
（６）請求項第１項または第２項記載のＤＣ／ＤＣコン
バータにおいて、前記コンデンサ（Ｃ３）の電圧が零に
なったことを検出したときからある時間出力を発生する
Ｃ３電位零点検出回路（１４）と、該Ｃ３電位零点検出回路（１４）の出力に応じて前記位
相シフト回路（１２）の出力を禁止するゲート回路（Ｇ
２）とを設けたことを特徴とするＤＣ／ＤＣコンバータ
。