JPH04880A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の画素がマトリクス状に配列されてなる
固体撮像素子に関し、特に各画素内において光信号電荷
が増幅される内部増幅型の固体撮像素子に関する。

〔発明の概要〕

本発明は、複数の画素がマトリクス状に配列されてなる
固体撮像素子において、上記画素を、受光素子と、その
受光素子からの信号電荷を増幅する増幅手段と、行選択
リセットスイッチ及び列選択リセットスイッチが直列に
接続されて各リセットスイッチに対する行選択及び列選
択により、上記信号電荷をリセットするリセット手段と
、列選択により上記増幅手段からの増幅された信号電荷
を信号線に供給する列選択スイッチとを有するようにな
すと共に、互いに隣接する画素のうち、方の画素におけ
る上記リセット手段の列選択リセットスイッチに対する
列選択と、他方の画素における上記列選択スイッチに対
する列選択とが共用するように構成することにより、外
部メモリ等を使用せずに固定パターン雑音、特にしきい
値電圧ｖｔｈ等のばらつきに起因するオフセットを除去
して、上記固定パターン雑音を低減化できるようにする
と共に、感度の向上並びに消費電力の低減化をも図れる
ようにしたものである。

〔従来の技術〕

撮像素子の高解像度化に伴い、各画素毎に増幅機能を有
した内部増幅型の固体撮像素子の研究が行われており、
このような技術については、例えば「増幅型固体撮像素
子ＡＭ　１　（Ａｍｐｌｉｆｉｅｄ　ＭＯ３Ｉｎｔｅｌ
ｌｉｇｅｎｔ　Ｉｍａｇｅｒ）　Ｊ　、　　”テレビジ
ョン学会誌”１０７５〜１０８２頁、　Ｖｏｌ　４１．
　ＮｃＬｉｌ、　１９８７年にその記載がある。

ここで、簡単に増幅型固体撮像素子の一例（所謂ＡＭＩ
）について説明すると、その素子の回路構成は、ｘＹア
ドレス方式とされ、素子は第１４図に一部省略して示す
ようにマトリクス状に配列された画素を有し、その各画
素は受光素子（３１）、垂直スイッチングトランジスタ
（３２）、増幅用トランジスタ（３３）及びリセット用
のリセットトランジスタ（３４）より構成されている。

このマトリクス状に配列された画素からなるイメージ部
の周囲には、垂直走査のための第１垂直走査回路（３５
）と、リセット用の第２垂直走査回路（３６）と、水平
走査のための水平走査回路（３７）が設けられている。

水平走査回路（３７）は水平スイッチングトランジスタ
（３８）のオン・オフを制御する回路であり、その水平
スイッチングトランジスタ（３８）は、ビデオラインＳ
と各垂直信号線の接続を制御するように設けられている
。第１垂直走査回路（３５）、第２垂直走査回路（３６
）は、それぞれ各行の垂直スイッチングトランジスタ（
３２）、リセットトランジスタ（３４）を制御し、それ
ぞれ各行の画素で共通の制御が行なわれる。

第１５図は、この素子の読み出しの際の波形図であり、
第１垂直走査回路（３５）によって成る行が選択されて
いるものとすると、水平走査回路（３７）からの信号φ
Ｈに応じて、水平スイッチングトランジスタ（３８）が
オン・オフし、順に信号φＳが各ビデオラインＳに現れ
る。

増幅型の固体撮像素子としては、上記のＡＭＩのほか、
受光素子自身の増幅作用を利用したＣＭＤ　（Ｃｈａｒ
ｇｅ　Ｍｏｄｕｌａｔｉｏｎ　Ｄｅｖｉｃｅ）やＳ　Ｉ
　Ｔ　（ＳｔａｔｉｃＩｎｄｕｃｔｉｏｎ　Ｔｒａｎｓ
ｉｓｔｏｒ）などがある。

〔発明が解決しようとする課題〕

しかしながら、従来の増幅型固体撮像素子における共通
の課題として固定パターン雑音がある。

この固定パターン雑音の発生要因としては、トランジス
タの製造プロセス途中でのゴミの付着、光学マスクの不
均一、マスク合せ精度、露光条件などの加工精度の不均
一から起因する各画素毎のトランジスタにおけるゲイン
むら、しきい値電圧ｖｔｈむら等がある。

このうち、ゲインむらについては、プロセス改善で対応
し、しきい値電圧ｖｔｈむらに関しては、現在、外部メ
モリで対応している（１９８８年テレビジョン学会全国
大会３−５“増幅型固定撮像素子ＡＭＩの固体パターン
ノイズ除去方式”参照）。

この場合、フレームメモリが必要となるが、このフレー
ムメモリを１画素−８ｂｉｔ構成とした場合、７８０（
Ｈ）　ｘ５００（Ｖ）画素のデイスプレィでは７８０Ｘ
５００Ｘ　８　＝３．１Ｍｂｉｔ必要となる。また、１
１５０（Ｈ）Ｘ５００（Ｖ）画素のＨＤＴＶ対応のデイ
スプレィでは１１５０ｘ５００ｘ　８　＝４．８Ｍｂｉ
ｔ必要となる。このように、外部メモリを使用する場合
は、メモリ（例えばＤＲＡＭ等）を付加する分だけコス
ト増となり、その消費電力も増加するという不都合があ
る。

そこで、外部メモリ等を使用せずに固定パターン雑音を
低減化する方法として、第１６図及び第１８図に示す増
幅型固体撮像素子（Ｃ）及び（Ｄ）が提案されている。

尚、第１４図と対応するものについては同符号を記す。

第１６図で示す増幅型撮像素子（Ｃ）の各画素は、基本
的には、第１４図で示す各画素の構成とほぼ同じである
が、２つの水平走査回路（４１）及び（４２）と２つの
垂直走査回路（４３）及び（４４）を有することで異な
ると共に、リセット手段が２つのＭＯＳ）ランジスタ（
４５）及び（４６）を直列に接続して構成されることで
異なる。各ＭＯ３）ランジスタ（４５）及び（４６）は
、夫々第２水平走査回路（４２）及び第２垂直走査回路
（４４）からの列選択リセット線（ＨＲ）及び行選択リ
セット線（ＶＲ）によって夫々選択されるようになされ
ている。そして、この固体撮像素子（Ｃ）において、固
定パターン雑音の低減化を考慮した場合の読出しは、第
１７図に示すように、例えばｎ行に係る画素の信号を各
列毎に読出す走査を考えると、まず、第１垂直走査回路
（４３）からの行選択信号φＶＧのうち、ｎ行に対する
行選択線ＶＧｆｉのみが“Ｈ”レベル（高レベル）とさ
れる（第１７図Ａ参照）。また、第１水平走査回路（４
１）からの列選択信号φＨＳは、水平スイッチングトラ
ンジスタ（３８）を走査する信号であり、順に垂直信号
線ＨＳ、。

Ｉｓイ。、、　ＯＳ、。２．・・・・と選択されて行く
（第１７図Ｂ参照）。このように走査することでｎ行の
各画素の信号が列順毎にビデオラインＶＬに出力される
。

尚、第２垂直走査回路（４４）からのリセット信号φＶ
Ｒは、第１７図Ｃに示すように、ｎ行に関するリセッ）
　ＩＶＲ，のみが“Ｈ”レベル（高レベル）とされ、第
２水平走査回路（４２）からのリセット信号φＨＲは、
第１７図りに示すように、第１水平走査回路（４１）か
らの列選択に応じて出力される。そして、特に、この例
では、第１７図Ｅに示すように、１つの画素に対する読
出しの期間Ｔを３分割し、最初の期間Ｔ＋で光信号電荷
Ｑにしきい値電圧ｖｔｈ等のばらつきに起因するオフセ
ット電荷ΔＱが加えられた信号Ｑ＋ΔＱを出力し、次の
期間Ｔ２でリセットをその画素に対して行ない、最後の
期間Ｔ、でオフセット電荷ΔＱのみを出力する。このよ
うに、リセット動作を読出し期間Ｔの途中に挟みながら
、画素に関する読出し期間Ｔを３分割して、Ｑ＋ΔＱと
ΔＱの２つの出力を行ない、（Ｑ＋ΔＱ）−ΔＱの差信
号を得ることで、外部メモリ等を不要としてオフセット
の無い光信号電荷Ｑの出力信号を得ることができる。

一方、第１８図で示す固体撮像素子（Ｄ）の各画素は、
ゲート下部に形成されたフォトダイオード（３１）から
の光信号電荷によってゲート直下の表面電位を変調させ
、その変調に応じた増幅を行なうＭＯＳ）ランジスタ（
５１）と、フォトトランジスタ（３１）の他端に接続さ
れ、２つのＭＯＳ）ランジスタ（４５）及び（４６）が
直列に接続されて構成されるリセット手段を有してなる
。尚、ＭＯＳ）ランジスタ（５１）のドレインには、電
源電圧Ｖｄｄが供給され、ＭＯＳ）ランジスタ（５１）
のゲート及びソースには夫々第１垂直走査回路（４３）
からの行選択線（ＶＧ）及び第１水平走査回路（４１）
からの垂直信号線（ＨＳ）が接続される。また、フォト
ダイオード（３１）とＧＮＤ間には容量（５２）が形成
され、この容量（５２）とフォトダイオード（３１）間
のノードに上記リセット手段が接続されるようになされ
る。また、リセット手段を構成する２つのＭＯＳ）ラン
ジスタ（４５）及び（４６）のうち、一方のＭＯＳ）ラ
ンジスタ（４５）には、第２水平走査回路（４２）から
の列選択リセ・ント線（ＨＲ）が接続され、他方のＭＯ
Ｓ）ランジスタ（４６）には、第２垂直走査回路（４４
）からの行選択リセット線（ＶＲ）が接続される。そし
て、この固体撮像素子（Ｄ）の場合においても、第１７
図に示すように、各信号を制御すれば、外部メモリ等を
使用せずに固定パターン雑音を低減化させることができ
る。

ところが、第１６図及び第１８図に示す固体撮像素子（
Ｃ）及び（Ｄ）は、複数の画素をマトリクス状に配列し
て構成されるイメージ部の周辺に４つの走査回路、即ち
２つの水平走査回路（４１）及び（４２）と、２つの垂
直走査回路（４３）及び（４４）を有するため、素子自
体が大型化し、消費電力も増大化すると共に、画素の開
口率を左右する配線の本数も４本となり、感度が劣化す
るという不都合がある。

本発明は、このような点に鑑み成されたもので、その目
的とするところは、外部メモリ等を使用せずに固定パタ
ーン雑音の低減化を図ることができると共・に、消費電
力の低減化並びに感度の向上を図ることができる固体撮
像素子を提供することにある。

〔課題を解決するための手段〕

本発明は、複数の画素（１）がマトリクス状に配列され
てなる固体撮像素子（Ａ）において、画素（１）を受光
素子（Ｄ）と、その受光素子（Ｄ）からの信号電荷を増
幅する増幅手段（Ｔ、）と、行選択リセットスイッチ（
ＴＲＹ）及び列選択リセットスイッチ（Ｔ、ｌＸ）が直
列に接続されて各リセットスイッチ（ＴＩＩｙ）及び（
ＴＲｘ）に対する行選択及び列選択により、上記信号電
荷をリセットするリセット手段（２）と、列選択により
、増幅手段（Ｔ、）からの増幅された信号電荷を信号線
（１，）に供給する列選択スイッチ（Ｔ８）とを有する
ようになすと共に、互いに隣接する画素（１）のうち、
一方の画素（１）におけるリセット手段（２）の列選択
リセットスイッチ（’ｒｍ、）に対する列選択と、他方
の画素（１）における列選択スイッチ（Ｔ、）に対する
列選択とが共用するように構成する。

〔作用〕

上述の本発明の構成によれば、信号線（ｊ１！、）を水
平方向（行方向）に配線し、互いに隣接する画素（１）
における列選択リセットスイッチ（Ｔ、ＩＸ）及び列選
択スイッチ（Ｔ、）に対する列選択を共用するようにし
たので、複数の画素（１）がマトリクス状に配列されて
構成されるイメージ部（３）の周辺に配置される走査回
路の個数が３つ、即ち１つの水平走査回路（５）と２つ
の垂直走査回路（４ａ）及び（４ｂ）で済み、消費電力
を低減化させることができる。また、それに伴ない画素
（１）の開口率を左右する配線の本数も３本で済み、感
度を向上させることができる。また、１つの画素（１）
に関する読出し期間を３分割にし、リセット後、オフセ
ット電荷のみを出力させることができるため、外部メモ
リ等を使用せずに固定パターン雑音を低減化させること
ができる。

このように、本発明によれば、固定パターン雑音の低減
化と共に、消費電力の低減化並びに感度の向上を同時に
図ることができる。

〔実施例〕

以下、第１図〜第１３図を参照しながら本発明の詳細な
説明する。

第１図は、本実施例に係る増幅型固体撮像素子、特に画
素の構造がフォトダイオードで発生した光信号電荷に応
じた電位をＭＯＳ　Ｆｆ？Ｔ（Ｍ　ＯＳ型電界効果トラ
ンジスタ）のゲートに印加して電流増幅を行なうタイプ
の増幅型固体撮像素子（Ａ）を示す回路図である。

この固体撮像素子（Ａ）の各画素（１）は、フォトダイ
オード（Ｄ）と、夫々ＭＯ５ＦＥＴで構成された増幅用
トランジスタ（Ｔ、）　、水平スイッチングトランジス
タ（Ｔ、）及びリセット手段（２）である水平リセット
用トランジスタ（ＴＩＩＸ）、垂直リセット用トランジ
スタ（Ｔ、、）とを有して成り、これら画素（１）がマ
トリクス状に配列されて固体撮像素子（Ａ）のイメージ
部（３）を構成する。また、このイメージ部（３）の周
辺には、垂直走査のための第１垂直走査回路（４ａ）と
、リセット用の第２垂直走査回路（４ｂ）と、リセット
と水平走査を兼ねる水平走査回路（５）が設けられてい
る。第１垂直走査回路（４ａ）は、ＭＯＳ　ＦＥＴで構
成された垂直スイッチングトランジスタ（Ｔ、）のオン
、オフを制御する回路であり、この垂直スイッチングト
ランジスタ（Ｔ、）は、垂直方向に延びるビデオライン
ＶＬと夫々水平方向に延びる各水平信号線（１５）の接
続を制御するように設けられている。第２垂直走査回路
（４ｂ）は、各行の垂直リセット用トランジスタ（’ｒ
Ｒｙ）を制御し、水平走査回路（５）は、互いに水平方
向に隣接する画素（１）における一方の画素（１）の水
平リセット用トランジスタ（Ｔ、、）と他方の画素（１
）の水平スイッチングトランジスタ（Ｔ　ｘ　）を同時
に制御する。そして、第１垂直走査回路（４ａ）からの
行選択信号φＶによって例えばｍ行が選択（ｍ行に関す
る垂直スイッチングトランジスタ（Ｔ、）がオン）され
ているものとすると、水平走査回路（５）からの列選択
信号φＨに応じて順次例えばｎ列、ｎ＋１列・・・・が
選択され、それに準じて、図示の例では例えばｍ行ｎ列
９ｍ行ｎ＋１列・・・・における画素（１）の出力電流
がｍ行の垂直スイッチングトランジスタ（Ｔ、）を介し
てビデオラインＶＬに現れるようになされる。

次に、各画素（１）の構成を説明すると、各画素（１）
におけるフォトトランジスタ（Ｄ）の一端子は、増幅用
トランジスタ（Ｔ、）のゲートに接続され、フォトダイ
オード（Ｄ）で発生した光信号電荷に基づく電位が増幅
用トランジスタ（Ｔ、）のゲートに印加されるようにな
されている。また、増幅用トランジスタ（Ｔ、）には、
水平スイッチングトランジスタ（Ｔ、）が直列に接続さ
れると共に、水平スイッチングトランジスタ（Ｔ、）の
ゲートには水平走査回路（５）からの列選択線（！Ｘ）
が接続され、更にこの水平スイッチングトランジスタ（
Ｔつ）のドレインは第１垂直走査回路（４ａ）からの水
平信号線（Ｌ）が接続される。また、フォトダイオード
（Ｄ）の一端子は、上記増幅用トランジスタ（Ｔ１）の
ほか、水平リセット用トランジスタ（’ｒｍ、）にも接
続される。この水平リセット用トランジスタ（’ｒ＊、
）は、直列に接続される垂直リセット用トランジスタ（
ＴＩ、）と共にリセット手段（２）を構成する。そして
、水平リセット用トランジスタ（’ｒ＊ｘ）のゲートに
は、水平走査回路（５）からの列選択線（ｆ、）が接続
される。この場合の列選択線（ｉ、、）は、上記水平ス
イッチングトランジスタ（Ｔ、）のゲートに接続される
列選択線（Ｉｌ、）が例えばｎ列目の列選択線（４２，
）であれば、ｎ＋１列目の列選択線（ｆ、）が接続され
る。即ち、各列選択線（／！、）には、互いに隣接する
画素（１）における一方の画素（例えば。列目の画素）
（１）の水平リセット用トランジスタ（Ｔ１．）のゲー
トと、他方の画素（例えばｎ＋を列目の画素）（１）の
水平スイッチングトランジスタ（ＴＸ）のゲートが接続
されて、一方の画素（１）に対する水平方向のリセット
選択と、他方の画素（１）に対する水平（列）Ｍ択とが
共用となるように構成されている。一方、垂直リセット
用トランジスタ（’ｒ＋ｔｙ）のゲートには、第２垂直
走査回路　（４ｂ）からのリセット線（ｉ、＊）が接続
される。尚、増幅用トランジスタ（Ｔ１）及び垂直リセ
ット用トランジスタ（Ｔｍｙ）の各ドレインには、夫々
接地電位Ｖｓｓ及びリセット電位■。が印加される。ま
た、（６）は出力部を構成する増幅器である。

次に、本例に係る固体撮像素子（Ａ）の動作、特にしき
い値電圧ｖｔｈ等のばらつきに起因するオフセント電荷
ΔＱを除去して固定パターン雑音を低減化させる読出し
方法について、第２図も参照しながら説明する。

まず、この固体撮像素子（Ａ）の初期状態において、各
画素（１）のフォトダイオード（Ｄ）にはリセット手段
（２）を介して初期値■いがセットされている。続く受
光期間において、入射光によって励起された電子がフォ
トダイオード（Ｄ）に吸収されるため、フォトダイオー
ド（Ｄ）の電位が入射光に応じて減少する。この電位を
増幅用トランジスタ（Ｔ、）のゲートに印加する。尚、
この固体撮像素子（Ａ）においては、暗状態で最も出力
電流が大きく、入射光が増すに従って出力電流が減少す
る所謂ネガ型の特性を有する。次に、第１垂直走査回路
（４ａ）からの行選択により、例えばｍ行の垂直スイッ
チングトランジスタ（Ｔ、）がオンされている状態で（
第２図Ｃ参照）、水平走査回路（５）からの列選択によ
り、例えばｎ−１列を選択する（第２図Ｃ参照）。この
列選択は、１次選択φＨ，，［１］　　と２次選択φＨ
，，−１［２］　　とに分けられ、１次選択φＨ＋＋−
＋［ｔｌ　は、その選択期間Ｔｈｌが短かく、２次選択
φＨ−＋［２］　はその選択期間Ｔｋ、が上記１次選択
の選択期間Ｔｈｌよりも長く設定される。そして、最初
の１次選択φＨ，−，［１］でｎ−１列目の画素（１）
の読出しと共に、ｎ−２列目の画素（１）に対しリセッ
トを行なう。尚、このｍ行選択時、例えば上記第１垂直
走査回路（４ａ）からのｍ行の画素（１）に対する選択
信号φ■いと同時に、第２垂直走査回路（４ｂ）からも
ｍ行に関する垂直リセット用トランジスタ（ＴＩ、）に
対し、リセット線（Ｉｌｍ）を介して垂直リセット信号
φＶｌｙを出力している（第２図Ｃ参照）ため、この１
次選択φＨゎ−＋［ｌｌ　によって、ｎ−２列目の水平
リセット用トランジスタ（’ｒｍ、）が選択され、ｍ行
ｎ　−２列目の画素（１）におけるフォトダイオード（
Ｄ）が初期値ｖいにリセットされる。

そして、次の２次選択φＨ１１−１［２］　で実質的な
ｍ行ｎ−１列目の画素（１）の続出しを行なう。また、
この２次選択φＨ−＋［２］の期間Ｔｈ！内において、
次のｍ行ｎ列目の画素（１）に関する１次選択φＨ。

［２］が行なわれる（第２図り参照）。このｍ行ｎ列目
の画素（１）に対する１次選択φＨ，［１］は、ｍ行ｎ
−１列目の画素（１）に対するリセットをも兼ねる。即
ち、第２図Ｆに示すように、上記ｍ行ｎ−１列目の画素
（１）に対する２次選択φＨｎ−，［２］は、このｍ行
ｎ列目の画素（１）に対する１次選択φＨ，［１］によ
り、その期間Ｔ”ｈｚが３分割されたかたちとなる。従
って、最初の期間Ｔ１で光信号電荷Ｑ７−１にしきい値
電圧ｖｔｈ等のばらつきに起因するオフセット電荷ΔＱ
１１−Ｉが加えられた電荷Ｑ□１＋ΔＱ９−８に応じた
信号Ｓ　Ｏｎ−１が垂直スイッチングトランジスタ（Ｔ
、）を介してビデオラインＶＬに信号φＶＬとして現わ
れる。次の期間Ｔｔでは、ｍ行ｎ列目の画素（１）に対
する読出しとｍ行ｎ−１列目の画素（１）に対するリセ
ットが行なわれ、ｍ行ｎ列目の画素（１）に関する光信
号電荷Ｑ７にそのオフセット電荷ΔＱ７とｎ−１列の画
素（１）に関するオフセット電荷ΔＱ、、−＋が加えら
れた電荷Ｑ、＋ΔＱ、＋ΔＱ７−１に応じた信号ＳＯ。

十〇１％−１がビデオラインＶＬに現われる。そして、
次の期間Ｔ３でｍ行ｎ−１列目の画素（１）のオフセッ
ト電荷ΔＱ　ｎ　−＋　に応じた信号０７−１がビデオ
ラインＶＬに現われる。即ち、ｍ行ｎ−１列目の画素（
１）に関しては、その前の期間Ｔ２でフォトダイオード
（Ｄ）がリセットされていることから、フォトダイオー
ド（Ｄ）に光信号電荷の蓄積の無い状態で再び信号が読
出されることとなり、ビデオラインＶＬにオフセット電
荷ΔＱｎ−１のみの信号０７−Ｉが現われる。そして、
後段の信号処理回路において、上記信号ＳＯ，，と０７
−２の差（ＳＱ、−１０、、）をとり、オフセット分の
無い信号５ｎ−１を得る。そして、次のｍ行ｎ列目に関
する画素（１）の読出しは、ｎ列目の２次選択φＨ，［
２］とｎ＋１列目の１次選択φＨゎ。Ｉ［１１により行
なわれる（第２図Ｅ参照）。ここで上記信号ＳＯ，，と
０イー、の差をとる回路としては、例えば差動増幅器を
主体とした回路構成が採用でき、図示の例では、例えば
信号５Ｏ１１−１の出力時、スイッチＳ。

をオン（スイッチＳ２をオフ）にして、コンデンサＣ３
に該信号Ｓ　Ｏ＊−１を蓄積し、次の信号Ｏイー１出力
時、スイッチＳ２をオン（スイッチＳＩをオフ）にして
、コンデンサＣ２に該信号０７−Ｉを蓄積したのち、各
コンデンサＣ１及びＣ２に蓄積された各信号ＳＯ，，及
び０Ｒ−１を次の差動増幅器（７）で差をとり、その出
力端子φ。□からオフセット分の無い信号Ｓ＋ｔ−＋を
得る。この一連の動作を各列毎に行なって、ｍ行に関す
る各画素（１）について、オフセット分が除去された出
力信号を得たのち、次の行、即ちｍ＋１行を選択して上
記と同様に順次ｍ＋１行の各画素（１）に関し、オフセ
ット分が除去された出力信号を得る。このように、全て
の行を順次選択して、イメージ部（３）で撮像した映像
情報を順次、後段の信号処理系に供給する。

上述の如く、本例によれば、信号線（ｌ、）を水平方向
（行方向）に配線し、互いに隣接する例えばｎ−１列目
の画素（１）における水平リセット用トランジスタ（’
ｒ＊、）に対する選択線とｎ列目の画素（１）における
水平スイッチングトランジスタ（Ｔ、）に対する選択線
とを１本の列選択線（７！、）で共用するようにしたの
で、イメージ部（３）の周辺に配置される走査回路の個
数が従来よりも少ない３つ、即ち１つの水平走査回路（
５）と２つの水平走査回路（４ａ）及び（４ｂ）で済み
、消費電力を低減化させることができる。また、それに
伴ない画素（１）の開口率を左右する配線の本数も３本
で済み、感度を向上させることができる。また、各１つ
の画素（１）に対し、リセットが行なえるため、全画素
続出しくフレーム読出し）や２画素間時読出しくフィー
ルド読出し）はもちろんのこと、電子シャッターの機能
をも持たせることができ、読出しに関する自由度を向上
させることができる。

また、１つの画素（１）に関する読出し期間、特に２次
選択期間Ｔｈｔを次の画素（１）に関する１次選択期間
ＴｋＩで３分割にし、上記２次選択期間Ｔｈ□のうち、
最初の期間Ｔ、でオフセット分を加えた信号を出力し、
次いで最後の期間Ｔ３でオフセット分のみの信号を出力
して、これら信号の差をとるようにしたので、外部メモ
リ等を使用せずに固定パターン雑音を低減化させること
ができる。

このように、本例によれば、固定パターン雑音の低減化
と共に、消費電力の低減化並びに感度の向上を同時に図
ることができる。

ところで、上記のように、オフセット分を除去して固定
パターン雑音を低減化させる読出しには、第２図Ｃ−Ｅ
に示すように、水平走査回路（５）からの１次選択信号
φＨ［１］と２次選択信号φＨ［２］が必要である。

次に、この１次選択信号φＨ［１］の出力と２次選択信
号φＨ［２］の出力を可能にする回路例を第３図〜第６
図に基いて説明する。

第３図は、論理積（ＡＮＤ）回路（１１）と論理和（Ｏ
Ｒ）回路（１２）を用いて上記１次選択信号φＨ［１］
と２次選択信号φＨ［２］を得るようにした水平走査回
路（５ａ）を示す回路例である。

この水平走査回路（５ａ）は、シフトレジスタ（１３）
とロジックゲート部（１４）から成り、上記ＡＮＤ回路
（１１）とＯＲ回路（１２）は、ロジックゲート部（１
４）に形成される。即ち、図示の例ではシフトレジスタ
（１３）からの選択信号、例えばφＳ□、と外部からの
クロックパルスφＲが供給されるＡＮＤ回路（１１，、
−、）と、該ＡＮＤ回路（１１，−、）からの出力信号
φＳ、とシフトレジスタ（１３）からの別の選択信号、
例えばφＳ、１が供給されるＯＲ回路（１２ｎ）がロジ
ックゲート部（１４）に形成される。そして、第４図に
示すように、シフトレジスタ（１３）から選択信号φ５
ｎ−ＩｎφＳカ、φＳイ、、・・・・を順次出力させ（
第４図Ａ−Ｃ参照）、また、外部からのクロックパ）Ｌ
ｔスｄＲとして、選択信号φ５Ｒ−８，φＳ　Ｉｌｌφ
Ｓ　、１＋１・・・・の各出力期間内に夫々１つのパル
スが存在するような出力タイミングを有するクロックパ
ルスφＲとすれば（第４図り参照）、例えば選択信号φ
５１−１とクロックパルスφＲが供給されるＡＮＤ回路
（１１カー、）からは、第４図Ｅに示すように、クロッ
クパルスφＲのうち、選択信号φ５Ｒ−１に対応するパ
ルスφＲ，−１のみが出力され、ＯＲ回路（１２ｎ）か
らは、ＡＮＤ回路（１１、−〇からの出力信号φＳ、（
＝φＲ，，）と選択信号φＳ７とが合成された信号φＳ
０が出力される。このＯＲ回路（１２ｎ）からの出力信
号φＳ０は、ｎ列に関する列選択信号φＨ７として用い
られ、最初の立上がり信号φＨ，，［１］が１次選択信
号、次の立上がり信号φＨ，［２］が２次選択信号とな
る。次に、選択信号φＳ７とクロックパルスφＲが供給
されるＡＮＤ回路（ｌｌｎ）からは、クロックパルスφ
Ｒのうち、選択信号φＳ７に対応するパルスφＲアのみ
が出力され（第４図Ｇ参照）、ＯＲ回路（１２゜、１）
からは、第４図Ｈに示すように、ＡＮＤ回路（ｌｌｎ）
からの出力信号φ５１（＝φＲ，，）と選択信号φＳ　
１１＋１とが合成された信号φＳ０、即ちｎ＋１列に関
する１次選択信号φＨＲ，，［１］と２次選択信号φＨ
ｎ　＋　１［２］を出力する。このとき、ｎ＋１列に関
する１次選択信号φＨａ、、Ｅｌ］　は、ｎ列に関する
２次選択信号φＨ，［２］の出力期間内に出力され、第
２図り及びＥに示す列選択信号φＨ５φＨ７，。

と同様の出力タイミングを有する出力信号を得る。

尚、水平走査回路（５ａ）からの列選択信号、例えばφ
Ｈ□重をシフトレジスタ（１３）からの選択信号φＳ７
．φＳ　１１１４１　とクロックパルスφＲの論理式で
示すと次式 φＨｎ＋１＝φＳｎ×φＲ十φＳ、１．ｔ　　−・−・
（１）となる。

次に、第５図に示す水平走査回路（５ｂ）は、Ｎ。

８回路（１５）を利用して上記１次選択信号φＨ［１］
と２次選択信号φＨ［２〕を得るようにしたものである
。

この水平走査回路（５ｂ）は、シフトレジスタ（１３）
からの選択信号、例えばφＳ、、をＮ０７回路（１６ｎ
）にて反転させた信号φ汎と外部がらの反転クロックパ
ルス■が供給される第１のＮＯＲ回路（１５ａｎ）と、
該第１のＮＯＲ回路（１５ａｎ）からの出力信号φＳ７
゜１とシフトレジスタ（１３）からの別の選択信萼、例
えばφＳ７．１が供給される第２のＮ。

８回路（１５ｂ、、Ｉ）と、コノ第２（７）ＮＯＲ回路
（１５ｂｆｌ−＋）からの出力信号φＳ、。２を反転さ
せるＮ０７回路（１７，、、）がロジックゲート部（１
４）に形成されてなる。このＮ０７回路（１７□υがら
は、１次選択信号φＨ−＋［１］　と２次選択信号φＨ
，，Ｉ［２］　で構成されたｎ＋１列に関する列選択信
号φＨ７゜、が出力される。

即ち、説明の簡略化のために論理式で示すと、第１のＮ
ＯＲ回路（１５ａｎ）からの出力は、次式φＳ、、、＝
（φｓ７＋φＲ）＝　φＳ、Ｘ　φＲ・・・−（２）と
なる。また、第２のＮＯＲ回路（１５ｂＲ，）からの出
力は、次式 ％式％（３） となり、最終的にＮ０７回路（１７□ｌ）から出力され
る信号は、次式 ％式％（４） となり、上式（１）と同じになる。このことから、この
水平走査回路（５ｂ）から出力される信号φＨ７，１も
第２図Ｅで示す信号となる。

次に、第６図に示す水平走査回路（５ｃ）は、ＮＡＮＤ
回路（１８）を利用して上記１次選択信号φＨ［１］と
２次選択信号φＨ［２］を得るようにしたものである。

この水平走査回路（５ｃ）は、シフトレジスタ（１３）
からの選択信号、例えばφＳ７と外部からのクロックパ
ルスφＲが供給される第１のＮＡＮＤ回路（１８ａｎ）
と、該第１のＮＡＮＤ回路（１８ａｎ）からの出力信号
φＳ□１とシフトレジスタ（１３）からの別の選択信号
、例えばφＳ　ｙｌ　＋　１をＮ０７回路（１９，、、
）で反転させた信号φＳ、、。１が供給される第２のＮ
ＡＮＤ回路（１８ｂ、、、１）をロジックゲート部（１
４）に形成してなる。この第２のＮＡＮＤ回路（１８ｂ
、、、）からは、１次選択信号φＨ７゜１［１］　と２
次選択信号φＨ，，＋［２］　で構成されたｎ＋１列に
関する列選択信号φＨ７，，が出力される。

即ち、上記と同様に論理式で示すと、第１のＮＡＮＤ回
路（１８ａｎ）からの出力は、次式％式％（５） となり、第２のＮＡＮＯ回Ｂ　＜ＩＢｂ□、）がらの出
力は、次式 ％式％ となり、上式（１）と同じになる。このことがら、この
水平走査回路（５ｃ）から出力される信号φＨ□１も第
２図Ｅで示す信号となる。尚、この水平走査回路（５ｃ
）においては、２つのＮ０７回路（１９）及び（２０）
を直列に接続してなるバッファ（２１）をシフトレジス
タ（１３）とロジックゲート部（１４）間及び水平走査
回路（５ｃ）の出力側に設けるようにしてもよい。

第６図ではかっこ書きにて示す。

このように、第３図〜第６図で示す水平走査回路（５ａ
）〜（５ｃ）によれば、−次選択信号φＨ［１］と２次
選択信号φＨ［２］で構成される列選択信号φＨを容易
に得ることができ、第１図で示す本例に係る固体撮像素
子（Ａ）における画素の読出し、特に外部メモリ等を使
用せずに固体パターン雑音を低減せしめる読出しに寄与
させることができる。

上記実施例は、′増幅用トランジスタ（Ｔ、）及びリセ
ット手段（２）の電源電圧として夫々接地電位Ｖｓｓ及
びリセット電位ｖＲを用いたが、共通の電源電圧Ｖｄｄ
を用いるようにしてもよい。また、リセット手段（２）
を１つのリセット用トランジスタで構成し、画素（１）
に対するリセットを行単位に行なうようにしてもよい。

この場合の固体撮像素子の構成、特にその画素の構成並
びに垂直スイッチングトランジスタ、水平スイッチング
トランジスタ及び出力部の構成を等価的に示すと第７図
に示すような等価回路図になる。この図において、（Ｔ
Ｒ）はリセット用トランジスタ、（Ｔ、）及び（Ｔ、）
は夫々水平及び垂直スイッチングトランジスタを示す。

（２１）は出力部を構成するＯＰアンプである。

この固体撮像素子（Ｂ）は、上記第１図で示す固体撮像
素子（Ａ）と同様に、ビデオラインＶＬに流れる出力電
流■が暗時に最も多いため、固体撮像素子（Ｂ）のダイ
ナミックレンジを最大にしようとすると、ＯＰアンプ（
２１）のＡ点の電位をＯＶに近づける必要がある。とこ
ろが、上記ｏＰアンプ（２１）が図示の如く、反転増幅
回路の構成をとる場合、確かにＡ点はイマジナルショー
トの原理により０■になるが、出力電圧Ｖ。ｕｔは、帰
還抵抗Ｒ，による電位降下により負電圧になり、後段で
の信号処理が不利になる。また、暗時に最も出力電流Ｉ
が多く流れることがら、出力電圧■。１は第８図の曲線
■に示すように、暗時において最も負に振れることにな
る。従って、ＯＰアンプ（２１）のゲインを向上させる
目的で帰還抵抗Ｒｔの抵抗値を変えると曲線■で示すよ
うに、暗時、即ちＯレベルの出力電圧■。が大き（変動
し、それに伴ない後段の信号処理系で改造等が必要にな
り、非常に使いにくい。また、ＯＰアンプ（２１）を第
９図に示すように、非反転増幅回路の構成を採った場合
、Ａ点の電位がＶｄｄとなり、出力電圧■。□は、帰還
抵抗Ｒｒによる電圧上昇によりＶｄｄより大きくなる。

この場合も後段での信号処理が不利になる。

そこで本例では、第１０図に示すように、ＯＰアンプ（
２１）を反転増幅回路の構成とし、Ａ点とＧＮＤ間に一
定の電流をＧＮＤに落とす定電流源（２２）を設置して
構成する。この定電流源（２２）は、その定電流値を暗
時の電流値Ｉ。に設定してなる。従って、暗時において
は、固体撮像素子（Ｂ）からの出力電流Ｉ０が全て定電
流源（２２）を介してＧＮＤに落とされるため、出力電
圧Ｖ。ｕｔはＯｖとなる。そして、入射光量の増加に伴
なって固体撮像素子（Ｂ）からの出力電流Ｉが減少する
と、帰還抵抗Ｒｆには第７図の場合とは逆の方向に電流
が流れ、その電流値は Ｉ、Ｉｆ−■。−■ となり、この帰還抵抗Ｒｆにおいて電圧上昇が生しる。

その結果、第１１図の曲線■に示すように、入射光量の
増加に伴なって出力電圧Ｖ　Ｏｕｔも増加し、入射光景
−出力電圧特性は、暗時の０■を基準に右上がりの曲線
を描く。

この例によれば、暗時の出力電圧■。、を０■に固定で
きると共に、入射光量の増加に伴なって出力電圧■。□
を正（＋）側に振らすことができるため、例えば第１２
図Ａに示すような出力電流Ｉが入力されている場合、第
１２図Ｂに示すような出力電圧■。。１を得ることがで
き、その後の信号処理が非常に簡便になる。尚、この第
１２図において、期間■は暗時、期間■は読出し期間を
示す。また、ＯＰアンプ（２１）のゲインを向上させる
目的で帰還抵抗Ｒｔの抵抗値を変えたとしても、第１１
図の曲線Ｈに示すように、暗時（θレベル）の出力電圧
■。、はＯｖに固定されているため、後段の信号処理系
の回路構成等が簡単になり、非常に使い易くなる。

ところで、上記の例は、全画素読出しくフレーム読出し
）を行なった場合を示したが、その他の例として２画素
間時読出しくフィールド読出し）を行なう場合は、暗時
の出力電流がフレーム読出しの場合のほぼ２倍になるた
め、第１０図で示す回路構成では不充分である。そこで
第１３図に示すように、帰還抵抗Ｒ７と並列にダイオー
ド（２３）を接続して構成すればよい。この構成によれ
ば、暗時において、その出力電流２１．のうち、Ｉｏは
定電流源（２２）を介してＧＮＤに落ち、残りの１０は
ダイオード（２３）を介して出力側へ流れる。このとき
、ダイオード（２３）の抵抗値はほとんど無視できる程
度に小さいため、出力電圧■。、はほぼＯｖとなる。そ
して、このほぼＯｖとなる期間は、出力電流ＩがＩ０≦
Ｉ≦２１ｏの期間である。一方、出力電流■がＩ＜Ｉ。

となったとき、今度はｌ１ｌｆ＝１゜−１なる電流が出
力側からＡ点側に向かって帰還抵抗Ｒ７を介して流れる
ため、この帰還抵抗Ｒｆにおいて電圧上昇が生じ、入射
光量の増加に伴なって出力電圧■。□も増加する。この
ように、フィールド続出しの場合も第１１図の特性曲線
の如く、暗時の０■を基準に右上がりの曲線を描くこと
となるため、その後の信号処理が非常に簡便となる。こ
の回路構成は、フレーム読出しの場合にも適用させるこ
とができる。また、第１０図及び第１３図に示す回路構
成は、第１図で示す固体撮像素子（Ａ）にも適用させる
ことができる。

〔発明の効果〕

本発明に係る固体撮像素子によれば、外部メモリ等を使
用せずに固定パターン雑音、特にしきい値電圧ｖｔｈ等
のばらつきに起因するオフセットを除去して上記固定パ
ターン雑音を低減化させることができると共に、感度の
向上並びに消費電力の低減化をも図ることができる。

【図面の簡単な説明】

第１図は本実施例に係る増幅型固体撮像素子を示す回路
図、第２図はその読出し動作の一例を示す波形図、第３
図は水平走査回路の一例を示す回路図、第４図はその動
作の一例を示す波形図、第５図は水平走査回路の変形例
を示す回路図、第６図は水平走査回路の他の変形例を示
す回路図、第７図は他の実施例の説明に供する固体撮像
素子の一例を示す等価回路図、第８図はその入射光量に
対する出力電圧の変化を示す特性図、第９図は他の実施
例の説明に供する固体撮像素子の他の例を示す等価回路
図、第１Ｏ図は他の実施例に係る出力部の一例を示す等
価回路図、第１１図はその入射光量に対する出力電圧の
変化を示す特性図、第１２図はその出力電流に対する出
力電圧の出力状態を示す波形図、第１３図は他の実施例
に係る出力部の他の例を示す等価回路図、第１４図は従
来例に係る固体撮像素子を示す回路図、第１５図はその
読出し動作の一例を示す波形図、第１６図は従来例に係
る固体撮像素子を示す回路図、第１７図はその読出し動
作の一例を示す波形図、第１８図は他の従来例に係る固
体撮像素子を示す回路図である。 （Ａ）は固体撮像素子、（１）は画素、（２）はリセッ
ト手段、（３）はイメージ部、（４ａ）は第１垂直走査
回路、（４ｂ）は第２垂直走査回路、（５）は水平走査
回路、（６）は増幅器、（７）は差動増幅器、（Ｄ）は
フォトダイオード、（Ｔ、）は増幅用トランジスタ、（
Ｔ、）は水平スイッチングトランジスタ、（’ｒ＊ｘ）
は水平リセット用トランジスタ、（ＴＲｙ）は垂直リセ
ット用トランジスタ、（Ｔ、）は垂直スインチングトラ
ンジスタ、（１ｓ）は水平信号線、（！Ｘ）は列選択線
、（！Ｒ）はリセット線である。

Claims (1)

1. 【特許請求の範囲】 　複数の画素がマトリクス状に配列されてなる固体撮像
   素子において、 上記画素は、受光素子と、その受光素子からの信号電荷
   を増幅する増幅手段と、行選択リセットスイッチ及び列
   選択リセットスイッチが直列に接続されて各リセットス
   イッチに対する行選択及び列選択により、上記信号電荷
   をリセットするリセット手段と、列選択により上記増幅
   手段からの増幅された信号電荷を信号線に供給する列選
   択スイッチとを有すると共に、互いに隣接する画素のう
   ち、一方の画素における上記リセット手段の列選択リセ
   ットスイッチに対する列選択と、他方の画素における上
   記列選択スイッチに対する列選択とが共用されているこ
   とを特徴とする固体撮像素子。