JPH048822B2 - - Google Patents
Info
- Publication number
- JPH048822B2 JPH048822B2 JP60161557A JP16155785A JPH048822B2 JP H048822 B2 JPH048822 B2 JP H048822B2 JP 60161557 A JP60161557 A JP 60161557A JP 16155785 A JP16155785 A JP 16155785A JP H048822 B2 JPH048822 B2 JP H048822B2
- Authority
- JP
- Japan
- Prior art keywords
- deadman
- circuit
- cpus
- cpu
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 241000282414 Homo sapiens Species 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
Landscapes
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は二つのCPUの暴走を検出するデツ
ドマン回路に関し、詳しくは一つのデツドマン回
路で二つのCPUの暴走を監視できるようにした
デツドマン回路に関する。
ドマン回路に関し、詳しくは一つのデツドマン回
路で二つのCPUの暴走を監視できるようにした
デツドマン回路に関する。
従来のデツドマン回路は第３図に示すように、
各CPU（中央処理装置）毎に設けられていた。一
つの装置に二個のCPUが使用されるのは、信頼
性の向上を図る目的もあるが、その装置全体の機
能は二個のCPUによつて確保されている。何れ
かのCPUの機能が停止すれば、装置自体の機能
が停止する。したがつて、それぞれのCPUにデ
ツドマン回路を付属させるのは、製造原価の観点
からは不利な要素であつて、一つのデツドマン回
路で二つのCPUを監視することが望まれていた。
各CPU（中央処理装置）毎に設けられていた。一
つの装置に二個のCPUが使用されるのは、信頼
性の向上を図る目的もあるが、その装置全体の機
能は二個のCPUによつて確保されている。何れ
かのCPUの機能が停止すれば、装置自体の機能
が停止する。したがつて、それぞれのCPUにデ
ツドマン回路を付属させるのは、製造原価の観点
からは不利な要素であつて、一つのデツドマン回
路で二つのCPUを監視することが望まれていた。
この発明は上記事情に鑑みてなされ、一つのデ
ツドマン回路で二つのCPUを監視し、何れが暴
走しても二つ同時にリセツトできるようにした二
つのCPUの暴走を検出するデツドマン回路の提
案を目的とする。
ツドマン回路で二つのCPUを監視し、何れが暴
走しても二つ同時にリセツトできるようにした二
つのCPUの暴走を検出するデツドマン回路の提
案を目的とする。
けだし、装置全体が二つのCPUで機能するの
であるから、暴走したCPUが何れであるかを判
別して該当CPUのみにリセツト信号を与えるの
は無駄な回路を増設し、この発明の意義を減殺す
ることになるからである。
であるから、暴走したCPUが何れであるかを判
別して該当CPUのみにリセツト信号を与えるの
は無駄な回路を増設し、この発明の意義を減殺す
ることになるからである。
すなわち、この発明に係る二つのCPUの暴走
を検出するデツドマン回路は、二つのCPUから
それぞれ出力される同一周期のデツドマンパルス
のうちの一方をトリガタイプフリツプフロツプ
（以下「Ｔ−Ｆ／Ｆ」と言う。）のクロツク入力端
子へ入力し、このＴ−Ｆ／Ｆの一方の出力をＤタ
イプフリツプフロツプ（以下「Ｄ−Ｆ／Ｆ」と言
う。）のＤ入力端子へ入力し、該Ｄ−Ｆ／Ｆのク
ロツク入力端子には上記他方のデツドマンパルス
を反転させてから入力して、このＤ−Ｆ／Ｆの出
力を一つのデツドマン回路の入力とし、該デツド
マン回路の出力で上記二つのCPUにリセツトを
かけて成ることを特徴とする。
を検出するデツドマン回路は、二つのCPUから
それぞれ出力される同一周期のデツドマンパルス
のうちの一方をトリガタイプフリツプフロツプ
（以下「Ｔ−Ｆ／Ｆ」と言う。）のクロツク入力端
子へ入力し、このＴ−Ｆ／Ｆの一方の出力をＤタ
イプフリツプフロツプ（以下「Ｄ−Ｆ／Ｆ」と言
う。）のＤ入力端子へ入力し、該Ｄ−Ｆ／Ｆのク
ロツク入力端子には上記他方のデツドマンパルス
を反転させてから入力して、このＤ−Ｆ／Ｆの出
力を一つのデツドマン回路の入力とし、該デツド
マン回路の出力で上記二つのCPUにリセツトを
かけて成ることを特徴とする。
上記構成によれば、二つのCPUのデツドマン
パルスは各一個のＴ−Ｆ／ＦとＤ−Ｆ／Ｆとの組
合せで、一つのデツドマンパルスに変換され、何
れのCPUが暴走しても一つのデツドマン回路が
作動して両方のCPUをリセツトする。
パルスは各一個のＴ−Ｆ／ＦとＤ−Ｆ／Ｆとの組
合せで、一つのデツドマンパルスに変換され、何
れのCPUが暴走しても一つのデツドマン回路が
作動して両方のCPUをリセツトする。
以下、図面によつてこの発明の実施例について
説明する。
説明する。
第１図に回路の概略を示し、図中の符号１はこ
の発明に係るデツドマン回路で、このデツドマン
回路１はＴ−Ｆ／Ｆ／Ｆ２とＤ−Ｆ／Ｆ３と従来
型デツドマン回路４とインバータ５とから構成さ
れている。
の発明に係るデツドマン回路で、このデツドマン
回路１はＴ−Ｆ／Ｆ／Ｆ２とＤ−Ｆ／Ｆ３と従来
型デツドマン回路４とインバータ５とから構成さ
れている。
従来型デツドマン回路４の出力は第１のCPU
６と第２のCPU７の各リセツトポートに接続さ
れている。また、このデツドマン回路４の入力側
は次のように接続される。
６と第２のCPU７の各リセツトポートに接続さ
れている。また、このデツドマン回路４の入力側
は次のように接続される。
第１のCPU６と第２のCPU７のデツドマンパ
ルスは同一位相、同一周波数、同一デユーテイ比
で、CPU６のデツドマンポートとＴ−Ｆ／Ｆ２
のクロツク入力端子とを接続し、このＴ−Ｆ／Ｆ
２のＱ出力端子をＤ−Ｆ／Ｆ３のＤ（データ）端
子に接続する。次に、Ｄ−Ｆ／Ｆ３のクロツク入
力端子はCPU７のデツドマンポートへインバー
タ５を介して接続されている。そして、このＤ−
Ｆ／Ｆ３のＱ出力端子と従来型デツドマン回路４
の入力端子とを接続している。
ルスは同一位相、同一周波数、同一デユーテイ比
で、CPU６のデツドマンポートとＴ−Ｆ／Ｆ２
のクロツク入力端子とを接続し、このＴ−Ｆ／Ｆ
２のＱ出力端子をＤ−Ｆ／Ｆ３のＤ（データ）端
子に接続する。次に、Ｄ−Ｆ／Ｆ３のクロツク入
力端子はCPU７のデツドマンポートへインバー
タ５を介して接続されている。そして、このＤ−
Ｆ／Ｆ３のＱ出力端子と従来型デツドマン回路４
の入力端子とを接続している。
さらにＴ−Ｆ／Ｆ２のＴ（トリガー）入力端子
とＱ出力端子とを接続する。
とＱ出力端子とを接続する。
インバータ５は、CPU７のデツドマンパルス
の位相を反転させない場合、Ｄ−Ｆ／Ｆ３のクロ
ツク入力端子への入力パルスの立上りとＤ−Ｆ／
Ｆ３のＤ端子入力パルスの立上りとが重なるのを
避けるために必要とする。
の位相を反転させない場合、Ｄ−Ｆ／Ｆ３のクロ
ツク入力端子への入力パルスの立上りとＤ−Ｆ／
Ｆ３のＤ端子入力パルスの立上りとが重なるのを
避けるために必要とする。
以上の構成において、デツドマン回路１は第２
図に示すように作動する。図中のＰ１はCPU６
のデツドマンパルス、Ｐ２はCPU７のデツドマ
ンパルスである。ＢはＴ−Ｆ／Ｆ２のＱ出力端子
の出力パルス波形、すなわちＤ−Ｆ／Ｆ３のＤ端
子入力パルス波形である。ＡはＤ−Ｆ／Ｆ３のＱ
出力端子の出力波形、すなわちデツドマン回路４
の入力パルス波形である。
図に示すように作動する。図中のＰ１はCPU６
のデツドマンパルス、Ｐ２はCPU７のデツドマ
ンパルスである。ＢはＴ−Ｆ／Ｆ２のＱ出力端子
の出力パルス波形、すなわちＤ−Ｆ／Ｆ３のＤ端
子入力パルス波形である。ＡはＤ−Ｆ／Ｆ３のＱ
出力端子の出力波形、すなわちデツドマン回路４
の入力パルス波形である。
第２図ａでは、デツドマンパルスＰ１、Ｐ２が
正常なので、パルス波形Ｂ、ＡはパルスＰ１，Ｐ
２を２分周した規則的な波形になつている。しか
し、同図ｃに示す如くCPU６の方が暴走したと
すれば、仮にデツドマンパルスＰ１は同図ｂの様
に変化したとする。そうすると、出力パルス波形
Ｂが変化する結果、デツドマン回路４の入力パル
ス波形Ａが変化するから、デツドマン回路４によ
つてリセツト信号がCPU６並びにCPU７の双方
へ印加される。デツドマンパルスＰ２が同様に変
化したとしても同じことである。
正常なので、パルス波形Ｂ、ＡはパルスＰ１，Ｐ
２を２分周した規則的な波形になつている。しか
し、同図ｃに示す如くCPU６の方が暴走したと
すれば、仮にデツドマンパルスＰ１は同図ｂの様
に変化したとする。そうすると、出力パルス波形
Ｂが変化する結果、デツドマン回路４の入力パル
ス波形Ａが変化するから、デツドマン回路４によ
つてリセツト信号がCPU６並びにCPU７の双方
へ印加される。デツドマンパルスＰ２が同様に変
化したとしても同じことである。
また、デツドマンパルスＰ１がCPU６の暴走
によつて出なくなつたとすれば、同図ｃに示す如
く、Ｔ−Ｆ／Ｆ２の出力パルス波形Ｂはロウレベ
ルのままであり、Ｄ−Ｆ／Ｆ３の出力も出なくな
るので、従来型デツドマン回路４による暴走の検
出ができる。同様にしてデツドマンパルスＰ２が
出なくなつた場合も同じである。
によつて出なくなつたとすれば、同図ｃに示す如
く、Ｔ−Ｆ／Ｆ２の出力パルス波形Ｂはロウレベ
ルのままであり、Ｄ−Ｆ／Ｆ３の出力も出なくな
るので、従来型デツドマン回路４による暴走の検
出ができる。同様にしてデツドマンパルスＰ２が
出なくなつた場合も同じである。
叙述したように、この発明によればＴ−Ｆ−Ｆ
とＤ−Ｆ／Ｆとを各一個用意し、そのほか簡単な
インバータ等の位相反転器を一個付加すればよい
ので、デツドマン回路を各CPUに各々付属させ
る場合に較べ、製造原価の面から有利である。
とＤ−Ｆ／Ｆとを各一個用意し、そのほか簡単な
インバータ等の位相反転器を一個付加すればよい
ので、デツドマン回路を各CPUに各々付属させ
る場合に較べ、製造原価の面から有利である。
第１図はこの発明の実施例を示す概略回路図、
第２図はその作用を説明するためのタイムチヤー
ト図、第３図は従来例を示す説明図である。 １……二つのCPUの暴走を検出するデツドマ
ン回路、２……Ｔ−Ｆ／Ｆ（トリガタイプフリツ
プフロツプ）、３……Ｄ−Ｆ／Ｆ（Ｄタイプフリツ
プフロツプ）、４……従来型デツドマン回路、５
……インバータ、６，７……CPU。
第２図はその作用を説明するためのタイムチヤー
ト図、第３図は従来例を示す説明図である。 １……二つのCPUの暴走を検出するデツドマ
ン回路、２……Ｔ−Ｆ／Ｆ（トリガタイプフリツ
プフロツプ）、３……Ｄ−Ｆ／Ｆ（Ｄタイプフリツ
プフロツプ）、４……従来型デツドマン回路、５
……インバータ、６，７……CPU。
Claims (1)
- １ 二つのCPUからそれぞれ出力される同一周
期のデツドマンパルスのうちの一方をＴ−Ｆ／Ｆ
のクロツク入力端子へ入力し、このＴ−Ｆ／Ｆの
一方の出力をＤ−Ｆ／ＦのＤ入力端子へ入力し、
該Ｄ−Ｆ／Ｆのクロツク入力端子には上記他方の
デツドマンパルスを反転させてから入力して、こ
のＤ−Ｆ／Ｆの出力を一つのデツドマン回路の入
力とし、該デツドマン回路の出力で上記二つの
CPUにリセツトをかけて成ることを特徴とする
二つのCPUの暴走を検出するデツドマン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161557A JPS6222157A (ja) | 1985-07-22 | 1985-07-22 | 二つのｃｐｕの暴走を検出するデッドマン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161557A JPS6222157A (ja) | 1985-07-22 | 1985-07-22 | 二つのｃｐｕの暴走を検出するデッドマン回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6222157A JPS6222157A (ja) | 1987-01-30 |
| JPH048822B2 true JPH048822B2 (ja) | 1992-02-18 |
Family
ID=15737370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60161557A Granted JPS6222157A (ja) | 1985-07-22 | 1985-07-22 | 二つのｃｐｕの暴走を検出するデッドマン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6222157A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110128278A (zh) * | 2019-05-31 | 2019-08-16 | 济南和润化工科技有限公司 | 一种2,4-二硝基氯苯催化加氢制备间苯二胺的方法 |
-
1985
- 1985-07-22 JP JP60161557A patent/JPS6222157A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6222157A (ja) | 1987-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61128832U (ja) | ||
| JPH048822B2 (ja) | ||
| JPH0242036Y2 (ja) | ||
| JPH0418044Y2 (ja) | ||
| JPH0426915Y2 (ja) | ||
| JPS605378Y2 (ja) | リセット装置 | |
| JPS61164556U (ja) | ||
| JP2602404Y2 (ja) | カウンタ回路 | |
| JPS61188194U (ja) | ||
| JPS60103936U (ja) | モ−ド切換回路 | |
| JPS58172881U (ja) | 周波数検出回路 | |
| JPS6112105U (ja) | 表示装置 | |
| JPS61162158U (ja) | ||
| JPS62110315A (ja) | パルス発生回路 | |
| JPS61120951U (ja) | ||
| JPS63108234U (ja) | ||
| JPS63254535A (ja) | 割り込み回路 | |
| JPH02101283U (ja) | ||
| JPS5882039U (ja) | 位相比較回路 | |
| JPS6036700U (ja) | 遅延時間制御装置 | |
| JPS5837576U (ja) | 魚群方向探知機 | |
| JPH02158210A (ja) | パルス異常検出回路 | |
| JPS6327930A (ja) | 割込制御回路 | |
| JPS63188754U (ja) | ||
| JPS6082859U (ja) | クロツク巾選別回路 |