JPH0488643A - Manufacture of polycrystalline silicon semiconductor device - Google Patents

Manufacture of polycrystalline silicon semiconductor device

Info

Publication number
JPH0488643A
JPH0488643A JP2203366A JP20336690A JPH0488643A JP H0488643 A JPH0488643 A JP H0488643A JP 2203366 A JP2203366 A JP 2203366A JP 20336690 A JP20336690 A JP 20336690A JP H0488643 A JPH0488643 A JP H0488643A
Authority
JP
Japan
Prior art keywords
amorphous silicon
films
polycrystalline silicon
film
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2203366A
Other languages
Japanese (ja)
Inventor
Shigeru Noguchi
能口 繁
Satoshi Ishida
聡 石田
Hiroshi Iwata
岩多 浩志
Keiichi Sano
佐野 景一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2203366A priority Critical patent/JPH0488643A/en
Priority to US07/738,201 priority patent/US5318919A/en
Publication of JPH0488643A publication Critical patent/JPH0488643A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To make it possible to form polycrystalline silicon films at desired positions by a method wherein a conductive amorphous silicon film and an intrinsic amorphous silicon film are annealed in a state that those silicon films come into contact to each other. CONSTITUTION:Respective metal films for dain electrode 2 use and source electrode 3 use and an N-type amorphous silicon film 4 are formed by superposing on a support substrate 1 and thereafter, the films are processed into a desired pattern form. Then, an intrinsic amorphous silicon film 5 is formed and is patterned. Thereby, a semiconductor thin film 6 consisting of places 5a having parts, at which the films 4 and 5 come into contact in parallel to their film surfaces, and a place 5b having not a part, at which the films 4 and 5 come into contact in parallel to their film surfaces, is formed. Then, an annealing treatment is performed. In this case, it is desirable to set an annealing temperature at 500 to 600 deg.C and an annealing time in 10 hours or thereabouts. Accrodingly, by annealing in such a range, parts 5A to correspond to the parts 5a are turned into polycrystalline silicon films and a part 5B to correspond to the part 5b is turned into an intrinsic amorphous silicon film or a fine crystal silicon film.

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、薄膜トランジスタなどの半導体装置の製造方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a method for manufacturing semiconductor devices such as thin film transistors.

(ロ) 従来技術 近年、薄膜太陽電池や液晶デイスプレィ用表示素子に使
われる非晶質シリコンや多結晶シリコンなどの薄膜半導
体の開発が急速に進められている。この理由として、前
記薄膜半導体は、大面積に形成でき、且つ透光性絶縁基
板上に容易に形成できることなどが挙げられる。例えば
、薄膜半導体を用いた半導体装置に関しては、IEEE
 ELECTRON DEVICE LETTER5,
VOL、EDL−8,NO,9,SEPTEMBER1
987p、 425〜427に詳しく記載されている。
(b) Prior Art In recent years, the development of thin film semiconductors such as amorphous silicon and polycrystalline silicon used in thin film solar cells and display elements for liquid crystal displays has progressed rapidly. Reasons for this include the fact that the thin film semiconductor can be formed over a large area and can be easily formed on a light-transmitting insulating substrate. For example, regarding semiconductor devices using thin film semiconductors, IEEE
ELECTRON DEVICE LETTER5,
VOL, EDL-8, NO, 9, SEPTEMBER1
987p, 425-427.

しかしながら、これら薄膜半導体では、それぞれの作製
方法が異なるために 同一基板上に多結晶シリコンと非
結晶シリコンが同時に形成されて成る半導体装置を作製
することは困難であった。
However, since the manufacturing methods for these thin film semiconductors are different, it has been difficult to manufacture a semiconductor device in which polycrystalline silicon and amorphous silicon are simultaneously formed on the same substrate.

尚、本発明で用いる非結晶シリコンとは、非晶質シリコ
ン及びあるいは微結晶シリコンを含む。
Note that the amorphous silicon used in the present invention includes amorphous silicon and/or microcrystalline silicon.

(ハ)発明が解決しようとする課題 前述の非結晶シリコンの一般的な形成方法としては、プ
ラズマガス分解法やCVD法、スパッタ法、さらにはE
CR(電子サイクロトロン共鳴)法などがある。 いず
れも基板温度としては、精々500℃以下であり、比較
的低温で形成される。
(c) Problems to be Solved by the Invention Common methods for forming the aforementioned amorphous silicon include plasma gas decomposition method, CVD method, sputtering method, and
Examples include the CR (electron cyclotron resonance) method. In both cases, the substrate temperature is at most 500° C. or less, and is formed at a relatively low temperature.

一方、従来の多結晶シリコンの形成方法としては、比較
的古くからある直接形成法と、非結晶シフコンをアニー
ルすることによって多結晶化する再結晶化法が代表的で
ある。
On the other hand, typical conventional methods for forming polycrystalline silicon include a relatively old direct formation method and a recrystallization method in which an amorphous Sifucon is annealed to become polycrystalline.

前記直接形成法とは、LPCVD法などによって、初期
から高温で多結晶シリコンを直接形成する方法である。
The direct formation method is a method in which polycrystalline silicon is directly formed at high temperature from the initial stage by LPCVD or the like.

前記再結晶化法は、アニール方法によって2種類に細分
できる。その1つが同相成長法と称されるもので、出発
材料としてプラズマCVD法やスパッタ法などによって
形成された非結晶シリコンを高温でアニールすることに
よって1、該非結晶シリコンを多結晶シリコンにまで同
相成長させる方法である。他の1つが、レーザ再結晶化
法で、出発材料として、プラズマCVD法やスパッタ法
などによって形成された非結晶シリコンをレーザなどの
光エネルギーによって再結晶化させるものである。
The recrystallization method can be subdivided into two types depending on the annealing method. One of these methods is called the in-phase growth method, in which amorphous silicon formed by plasma CVD or sputtering as a starting material is annealed at high temperatures. This is the way to do it. The other method is laser recrystallization, in which amorphous silicon formed as a starting material by plasma CVD, sputtering, or the like is recrystallized using light energy from a laser or the like.

前記直接形成法や前記同相成長法では、前述した非結晶
シリコンの形成温度よりも高温でアニールすることが必
要であるため、非結晶シリコンと多結晶シリコンを同一
基板上に混在して形成させることは不可能である。また
、前記レーザ再結晶化法では、レーザによる局所的なア
ニールであるため、非結晶シリコンと多結晶シリコンと
を混在して形成できるものの、現在のレーザ技術はその
レーザ出力の安定性が未だ低く、再現性よく半導体装置
を製作することができなかった。
In the direct formation method and the in-phase growth method, it is necessary to anneal at a higher temperature than the above-mentioned formation temperature of amorphous silicon, so amorphous silicon and polycrystalline silicon are formed together on the same substrate. is not possible. Furthermore, since the laser recrystallization method uses a laser to perform local annealing, it is possible to form a mixture of amorphous silicon and polycrystalline silicon, but current laser technology still has low stability in laser output. , it was not possible to manufacture semiconductor devices with good reproducibility.

このように、前記非結晶シリコンと前記多結晶シリコン
とでは、その製法が全く異なっているため、従来、同一
基板上にこれらを形成するには、個々の製造工程を経な
ければならなかった。
As described above, since the manufacturing methods for amorphous silicon and polycrystalline silicon are completely different, conventionally, in order to form them on the same substrate, it was necessary to go through separate manufacturing steps.

因って、本発明多結晶シリコン半導体装置の製造方法の
目的とするところは、同一基板上に多結晶シリコンと非
結晶シリコンが、それぞれの独立した工程によるのでは
なく、同時に形成されることにある。
Therefore, the purpose of the method for manufacturing a polycrystalline silicon semiconductor device of the present invention is to simultaneously form polycrystalline silicon and amorphous silicon on the same substrate, rather than through separate processes. be.

(ニ)課題を解決するための手段 本発明の製造方法の特徴とするところは、多結晶シリコ
ンと非結晶シリコンが混在して成る半導体装置の製造方
法に於て、前記多結晶シリコンは、導電性非晶質シリコ
ンと真性非晶質シリコンとをそれらの接触状態でアニー
ルすることによって形成されることにある。
(d) Means for Solving the Problems The manufacturing method of the present invention is characterized in that in the manufacturing method of a semiconductor device made of a mixture of polycrystalline silicon and amorphous silicon, the polycrystalline silicon is conductive. It is formed by annealing amorphous silicon and intrinsic amorphous silicon in contact with each other.

(ホ)作用 本発明の製造方法における多結晶シリコンは、絶縁性基
板上に導電性非晶質シリコンと真性非晶質シリコンとを
接触させた半導体薄膜をアニールすることによって形成
される。
(E) Function The polycrystalline silicon in the manufacturing method of the present invention is formed by annealing a semiconductor thin film in which conductive amorphous silicon and intrinsic amorphous silicon are brought into contact with each other on an insulating substrate.

この場合、前記半導体薄膜は、前記接触がない場合と比
較して、低温で多結晶シリコンに変質できる。
In this case, the semiconductor thin film can transform into polycrystalline silicon at a lower temperature than when there is no contact.

因って、多結晶シリコンとすべきところに前記導電性非
晶質シリコンを前記真性非晶質シリコンに接触させるこ
とにより、所望の部分に多結晶シリコンを形成し得る。
Therefore, by bringing the conductive amorphous silicon into contact with the intrinsic amorphous silicon where polycrystalline silicon should be formed, polycrystalline silicon can be formed in a desired portion.

また、この時 前記導電性非晶質シリコンとの接触のな
い部分においては、該非晶質シリコンのまま、あるいは
多結晶シリコンに至らないまでも微結晶シリコンの状態
となる部分が作製される。
Further, at this time, in the portions which are not in contact with the conductive amorphous silicon, portions are produced that remain the amorphous silicon or become microcrystalline silicon even if not polycrystalline silicon.

(へ) 実施例 図は本発明の製造方法を説明するための半導体装置製造
工程断面図である。当該半導体装置は、所謂薄膜トラン
ジスタであり、その構造上の特薇とするところは、チャ
ネル部の薄膜半導体を非晶質シリコンとする一方で、ソ
ース、ドレイン各々の電極と、接する薄膜半導体を多結
晶シリコンとしたところにある。斯る構造自体は、特願
平1−183382号の発明に記載されているものと同
一である。
(v) The embodiment diagram is a sectional view of a semiconductor device manufacturing process for explaining the manufacturing method of the present invention. The semiconductor device is a so-called thin film transistor, and its structural characteristics are that the thin film semiconductor in the channel portion is made of amorphous silicon, while the thin film semiconductors in contact with the source and drain electrodes are made of polycrystalline silicon. It's in the silicone part. This structure itself is the same as that described in the invention of Japanese Patent Application No. 1-183382.

以下では、図に従って本発明の製造方法について詳述す
る。
Below, the manufacturing method of the present invention will be explained in detail with reference to the drawings.

同図(a)に示す第1工程では、ガラスなどの支持基板
(1)上に ドレイン電極(2)用、゛ソース電極(3
)用の各金属膜と、導電性非晶質シリコンであるn型非
晶質シリコン(4)とを重畳形成した後、所望のパター
ン形状に加工する。金属膜としてはクロム、モリブデン
、タンタルなどを用いた。n型非晶質シリコン(4)は
、例えば、プラズマCVD法によって従来形成されるも
のと同様である。
In the first step shown in FIG.
) and n-type amorphous silicon (4), which is conductive amorphous silicon, are formed in an overlapping manner, and then processed into a desired pattern shape. Chromium, molybdenum, tantalum, etc. were used as the metal film. The n-type amorphous silicon (4) is similar to that conventionally formed by, for example, plasma CVD.

具体的には、反応ガスはシランガスを主成分とし、これ
にフォスフインガスなどのドーピング用ガスを添加した
ものである。n型非晶質シリコン(4)中のリン濃度は
、lXl0” c+n−”(XIO”cm−”である。
Specifically, the reaction gas is mainly composed of silane gas, to which a doping gas such as phosphine gas is added. The phosphorus concentration in the n-type amorphous silicon (4) is lXl0"c+n-"(XIO"cm-").

基板温度は200−400℃が好ましく実施例では35
0℃とした。膜厚は300人である。
The substrate temperature is preferably 200-400°C and is 35°C in the embodiment.
The temperature was 0°C. The film thickness is 300 people.

本工程では、ソース、ドレインに相当する部分にn型非
晶質シリコン(4)を形成している。かようなパターン
とするところが本発明の製造方法の特徴とするところで
ある。即ち、実施例の場合、後工程で形成しアニールさ
れる非晶質シリコンにおいて、ソース、ドレイン近傍の
該非晶質シリコンのみを多結晶シリコンに変質させるた
めである。
In this step, n-type amorphous silicon (4) is formed in portions corresponding to the source and drain. The manufacturing method of the present invention is characterized by such a pattern. That is, in the case of the embodiment, in the amorphous silicon formed and annealed in a later process, only the amorphous silicon near the source and drain is transformed into polycrystalline silicon.

次の同図(b)に示す第2工程では、ノン・ドーピング
の非晶質シリコン、即ち真性非晶質シリコン(5)を形
成し、パターニングする。このパターニングの際、ドレ
イン、ソース電極を取り呂すために n型非晶質シリコ
ン(4)の一部も同時にエツチング除去している。
In the next second step shown in FIG. 5B, non-doped amorphous silicon, ie, intrinsic amorphous silicon (5), is formed and patterned. During this patterning, a portion of the n-type amorphous silicon (4) is also removed by etching to remove the drain and source electrodes.

これにより、n型非晶質シリコン(4)と真性非晶質シ
リコン(5)とが膜面に対して並行に接触する部分を有
する箇所(5a)と、有しない箇所(5b)とからなる
半導体薄膜(6)が形成される。
As a result, the n-type amorphous silicon (4) and the intrinsic amorphous silicon (5) consist of a portion (5a) that has a portion in parallel contact with the film surface and a portion (5b) that does not have a portion where the n-type amorphous silicon (4) and the intrinsic amorphous silicon (5) contact in parallel A semiconductor thin film (6) is formed.

本工程において真性非晶質シリコン(5)を形成する前
に表面に露出していたn型非晶質シリコンの表面を薄く
エツチング処理することが好ましい。即ち、工程途中に
おける自然酸化膜の除去を行うためである。
In this step, before forming the intrinsic amorphous silicon (5), it is preferable that the exposed surface of the n-type amorphous silicon be thinly etched. That is, this is to remove the natural oxide film during the process.

真性非晶質シリコン(5)の形成条件としては、プラズ
マCVD法の場合、前記シランガスなどによって分解形
成する。 基板温度としては、200〜400℃が好ま
しく、実施例では300℃とした。膜厚は約2000−
3000人である。
In the case of the plasma CVD method, the conditions for forming the intrinsic amorphous silicon (5) include decomposition and formation using the aforementioned silane gas or the like. The substrate temperature is preferably 200 to 400°C, and was set to 300°C in the example. Film thickness is approximately 2000-
There are 3000 people.

次に同図(C)で示す第3工程では、アニール処理を行
う。この場合、アニール温度は500−600℃とし、
アニール時間は10時間程度とすることが好ましい。つ
まり、かかる温度以上でアニールすると、真性非晶質シ
リコン(5)の全ての部分が多結晶化してしまう。但し
、この場合、前記アニール処理の時間により、多結晶シ
リコンにまで変質しないまでも残存する非晶質シリコン
を微結晶シリコンとすることは可能である。
Next, in the third step shown in FIG. 2C, an annealing process is performed. In this case, the annealing temperature is 500-600℃,
The annealing time is preferably about 10 hours. In other words, if annealing is performed at a temperature above this temperature, all portions of the intrinsic amorphous silicon (5) will become polycrystalline. However, in this case, depending on the time of the annealing treatment, it is possible to convert the remaining amorphous silicon into microcrystalline silicon even if it does not transform into polycrystalline silicon.

また、かかる温度以下では、多結晶シリコンとすべき部
分については、十分な多結晶化ができない。
Furthermore, below this temperature, the portions that should be made of polycrystalline silicon cannot be sufficiently polycrystallized.

従って、斯る範囲でアニールすることによって、前記(
5a)の部分に相当する(5A)の部分は多結晶シリコ
ンとなり、前記(5b)の部分に相当する(5B)は真
性非晶質シリコンのまま、あるいは微結晶シリコンとな
る。
Therefore, by annealing in this range, the above (
The portion (5A) corresponding to the portion 5a) becomes polycrystalline silicon, and the portion (5B) corresponding to the portion (5b) remains as intrinsic amorphous silicon or becomes microcrystalline silicon.

第3工程における多結晶化の工程は、図示したように膜
厚方向に発生する他に、膜面方向即ち、横方向にも当然
発生する。しかしながら、横方向への多結晶化の成長距
離は、精々半導体薄膜(6)の膜厚程度であり、実施例
半導体装置のチャネル長に対しては、はとんど影響を与
えない。
The polycrystallization step in the third step naturally occurs not only in the film thickness direction as shown, but also in the film plane direction, that is, in the lateral direction. However, the growth distance of polycrystalline in the lateral direction is at most about the thickness of the semiconductor thin film (6), and has almost no effect on the channel length of the semiconductor device of the embodiment.

最後に同図(d)に示す第4工程では、ゲート用絶縁膜
(7)とゲート用金属膜(8)を形成し、パターニング
したものである。ゲート絶縁膜(7)としては、プラズ
マCVD法や熱CVD法などで形成された窒化シリコン
膜やシリコン酸化膜さらに酸化タンタル等が使用される
。ゲート金属膜は、クロム、タンタル、モリブデン、ア
ルミニュームなどによって製作されている。
Finally, in the fourth step shown in FIG. 3D, a gate insulating film (7) and a gate metal film (8) are formed and patterned. As the gate insulating film (7), a silicon nitride film, a silicon oxide film, tantalum oxide, or the like formed by a plasma CVD method, a thermal CVD method, or the like is used. The gate metal film is made of chromium, tantalum, molybdenum, aluminum, etc.

このように、導電性非晶質シリコンを所望のパターン形
状に加工し真性非晶質シリコンと接触させることによっ
て、半導体装置に多結晶シリコンと非結晶シリコンとを
、混在して形成することが可能となる。
In this way, by processing conductive amorphous silicon into a desired pattern shape and bringing it into contact with intrinsic amorphous silicon, it is possible to form a mixture of polycrystalline silicon and amorphous silicon in a semiconductor device. becomes.

さらに、本発明の製造方法では、前記アニール温度によ
り、低温で良好な多結晶シリコンを形成することができ
る。このことは同時に非結晶シリコンとして残存する部
分の膜質に対してもアニールによる損傷を与えず良好な
半導体装置を得ることができることになる。
Furthermore, in the manufacturing method of the present invention, good polycrystalline silicon can be formed at a low temperature by using the annealing temperature. This also means that a good semiconductor device can be obtained without damaging the film quality of the remaining amorphous silicon due to annealing.

また、実施例では、多結晶シリコンと非結晶シフコンと
が、1つの薄膜トランジスタ内に混在する場合について
説明しているが、本発明の製造方法はこれに限るもので
はない。
Further, in the embodiment, a case where polycrystalline silicon and amorphous SiFCON are mixed in one thin film transistor is described, but the manufacturing method of the present invention is not limited to this.

例えば、同一基板上に多数個の薄膜トランジスタを為積
して成る半導体装置において、前記半導体薄膜が多結晶
シリコンのみからなる薄膜トランジスタと、非結晶シリ
コンのみからなる薄膜トランジスタとが、混在している
場合にも本発明による製造方法によって製作可能である
。
For example, in a semiconductor device formed by stacking a large number of thin film transistors on the same substrate, the semiconductor thin film may include thin film transistors made only of polycrystalline silicon and thin film transistors made only of amorphous silicon. It can be manufactured by the manufacturing method according to the present invention.

即ち、多結晶シリコンのみからなる薄膜トランジスタを
形成すべき部分の前記半導体薄膜については、導電性非
晶質シリコンと真性非晶質シリコンとを積層形成し、非
結晶シリコンのみからなる薄膜トランジスタを形成すべ
き部分の前記半導体薄膜については、前記導電性非晶質
シリコンを形成せず、真性非晶質シリコンのみとするこ
とによって得ることができる。
That is, for the portion of the semiconductor thin film in which a thin film transistor made only of polycrystalline silicon is to be formed, conductive amorphous silicon and intrinsic amorphous silicon should be laminated to form a thin film transistor made only of amorphous silicon. The portion of the semiconductor thin film can be obtained by forming only intrinsic amorphous silicon without forming the conductive amorphous silicon.

(ト)  発明の効果 本発明製造方法によれば、多結晶シリコンと非結晶シリ
コンとが所望のパターンで混在する半導体装置を形成す
ることができる。又多結晶シリコンのためのアニール温
度が低温で可能であるため、非結晶シリコンの膜質に損
傷を与えず良好な半導体装置の特性を得ることができる
。
(G) Effects of the Invention According to the manufacturing method of the present invention, it is possible to form a semiconductor device in which polycrystalline silicon and amorphous silicon coexist in a desired pattern. Furthermore, since the annealing temperature for polycrystalline silicon can be kept low, good semiconductor device characteristics can be obtained without damaging the film quality of amorphous silicon.

【図面の簡単な説明】[Brief explanation of the drawing]

図は、本発明の半導体装置の製造方法を説明するための
半導体装置製造工程断面図である。
The drawings are cross-sectional views of the semiconductor device manufacturing process for explaining the semiconductor device manufacturing method of the present invention.

Claims (1)

【特許請求の範囲】[Claims] (1)多結晶シリコンと非結晶シリコンが混在して成る
半導体装置の製造方法に於て、前記多結晶シリコンは、
導電性非晶質シリコンと真性非晶質シリコンとをそれら
の接触状態でアニールすることによって形成されること
を特徴とする薄膜トランジスタの製造方法。
(1) In a method for manufacturing a semiconductor device made of a mixture of polycrystalline silicon and amorphous silicon, the polycrystalline silicon is
A method for manufacturing a thin film transistor, characterized in that the thin film transistor is formed by annealing conductive amorphous silicon and intrinsic amorphous silicon in contact with each other.
JP2203366A 1990-07-31 1990-07-31 Manufacture of polycrystalline silicon semiconductor device Pending JPH0488643A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2203366A JPH0488643A (en) 1990-07-31 1990-07-31 Manufacture of polycrystalline silicon semiconductor device
US07/738,201 US5318919A (en) 1990-07-31 1991-07-30 Manufacturing method of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2203366A JPH0488643A (en) 1990-07-31 1990-07-31 Manufacture of polycrystalline silicon semiconductor device

Publications (1)

Publication Number Publication Date
JPH0488643A true JPH0488643A (en) 1992-03-23

Family

ID=16472838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2203366A Pending JPH0488643A (en) 1990-07-31 1990-07-31 Manufacture of polycrystalline silicon semiconductor device

Country Status (1)

Country Link
JP (1) JPH0488643A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129608A (en) * 1991-10-31 1993-05-25 Sharp Corp Semiconductor device
US5471330A (en) * 1993-07-29 1995-11-28 Honeywell Inc. Polysilicon pixel electrode
JP2013058582A (en) * 2011-09-08 2013-03-28 Toshiba Corp Nonvolatile storage device manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129608A (en) * 1991-10-31 1993-05-25 Sharp Corp Semiconductor device
US5471330A (en) * 1993-07-29 1995-11-28 Honeywell Inc. Polysilicon pixel electrode
JP2013058582A (en) * 2011-09-08 2013-03-28 Toshiba Corp Nonvolatile storage device manufacturing method

Similar Documents

Publication Publication Date Title
JPH06333951A (en) Thin film transistor and its manufacture
JPS6178119A (en) Manufacture of semiconductor
JPS63200572A (en) Manufacture of thin film semiconductor device
JP3125931B2 (en) Semiconductor fabrication method
JPS63174366A (en) Manufacture of semiconductor device
JPH09307116A (en) Insulated gate type field effect semiconductor device and manufacturing method thereof
JPS63250178A (en) Manufacture of thin film semiconductor device
JPH0488642A (en) Manufacture of thin film transistor
JPH0888363A (en) Semiconductor device and manufacturing method thereof
JPH04206837A (en) Manufacture of semiconductor device
JPS61127117A (en) Method for forming polycrystalline semiconductor thin film
JP2535654B2 (en) Method of manufacturing thin film transistor
JP3348259B2 (en) Thin film formation method
JP3357346B2 (en) Method for manufacturing semiconductor device
JP3357347B2 (en) Method for manufacturing display device having thin film transistor
JP3278237B2 (en) Method for manufacturing thin film transistor
JPS61116821A (en) Formation of single crystal thin film
JPH04328872A (en) Manufacture of polycrystalline thin film transistor and polycrystalline thin film transistor
JP3193813B2 (en) Thin film transistor and method of manufacturing the same
JP3535463B2 (en) Method for manufacturing semiconductor circuit
JPH03120871A (en) Manufacturing method of thin film transistor
JPH04186735A (en) Manufacture of semiconductor device
JPH0828337B2 (en) Method for manufacturing semiconductor thin film
KR0140665B1 (en) Method of manufacturing thin film transistor
JP2002319678A (en) Thin film semiconductor device and method of manufacturing the same