JPH0488643A - 多結晶シリコン半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）　産業上の利用分野 本発明は、薄膜トランジスタなどの半導体装置の製造方
法に関する。

（ロ）　従来技術 近年、薄膜太陽電池や液晶デイスプレィ用表示素子に使
われる非晶質シリコンや多結晶シリコンなどの薄膜半導
体の開発が急速に進められている。この理由として、前
記薄膜半導体は、大面積に形成でき、且つ透光性絶縁基
板上に容易に形成できることなどが挙げられる。例えば
、薄膜半導体を用いた半導体装置に関しては、ＩＥＥＥ
　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥ　ＬＥＴＴＥＲ５，
ＶＯＬ、ＥＤＬ−８，ＮＯ，９，ＳＥＰＴＥＭＢＥＲ１
９８７ｐ、　４２５〜４２７に詳しく記載されている。

しかしながら、これら薄膜半導体では、それぞれの作製
方法が異なるために　同一基板上に多結晶シリコンと非
結晶シリコンが同時に形成されて成る半導体装置を作製
することは困難であった。

尚、本発明で用いる非結晶シリコンとは、非晶質シリコ
ン及びあるいは微結晶シリコンを含む。

（ハ）発明が解決しようとする課題 前述の非結晶シリコンの一般的な形成方法としては、プ
ラズマガス分解法やＣＶＤ法、スパッタ法、さらにはＥ
ＣＲ（電子サイクロトロン共鳴）法などがある。　いず
れも基板温度としては、精々５００℃以下であり、比較
的低温で形成される。

一方、従来の多結晶シリコンの形成方法としては、比較
的古くからある直接形成法と、非結晶シフコンをアニー
ルすることによって多結晶化する再結晶化法が代表的で
ある。

前記直接形成法とは、ＬＰＣＶＤ法などによって、初期
から高温で多結晶シリコンを直接形成する方法である。

前記再結晶化法は、アニール方法によって２種類に細分
できる。その１つが同相成長法と称されるもので、出発
材料としてプラズマＣＶＤ法やスパッタ法などによって
形成された非結晶シリコンを高温でアニールすることに
よって１、該非結晶シリコンを多結晶シリコンにまで同
相成長させる方法である。他の１つが、レーザ再結晶化
法で、出発材料として、プラズマＣＶＤ法やスパッタ法
などによって形成された非結晶シリコンをレーザなどの
光エネルギーによって再結晶化させるものである。

前記直接形成法や前記同相成長法では、前述した非結晶
シリコンの形成温度よりも高温でアニールすることが必
要であるため、非結晶シリコンと多結晶シリコンを同一
基板上に混在して形成させることは不可能である。また
、前記レーザ再結晶化法では、レーザによる局所的なア
ニールであるため、非結晶シリコンと多結晶シリコンと
を混在して形成できるものの、現在のレーザ技術はその
レーザ出力の安定性が未だ低く、再現性よく半導体装置
を製作することができなかった。

このように、前記非結晶シリコンと前記多結晶シリコン
とでは、その製法が全く異なっているため、従来、同一
基板上にこれらを形成するには、個々の製造工程を経な
ければならなかった。

因って、本発明多結晶シリコン半導体装置の製造方法の
目的とするところは、同一基板上に多結晶シリコンと非
結晶シリコンが、それぞれの独立した工程によるのでは
なく、同時に形成されることにある。

（ニ）課題を解決するための手段 本発明の製造方法の特徴とするところは、多結晶シリコ
ンと非結晶シリコンが混在して成る半導体装置の製造方
法に於て、前記多結晶シリコンは、導電性非晶質シリコ
ンと真性非晶質シリコンとをそれらの接触状態でアニー
ルすることによって形成されることにある。

（ホ）作用 本発明の製造方法における多結晶シリコンは、絶縁性基
板上に導電性非晶質シリコンと真性非晶質シリコンとを
接触させた半導体薄膜をアニールすることによって形成
される。

この場合、前記半導体薄膜は、前記接触がない場合と比
較して、低温で多結晶シリコンに変質できる。

因って、多結晶シリコンとすべきところに前記導電性非
晶質シリコンを前記真性非晶質シリコンに接触させるこ
とにより、所望の部分に多結晶シリコンを形成し得る。

また、この時　前記導電性非晶質シリコンとの接触のな
い部分においては、該非晶質シリコンのまま、あるいは
多結晶シリコンに至らないまでも微結晶シリコンの状態
となる部分が作製される。

（へ）　実施例 図は本発明の製造方法を説明するための半導体装置製造
工程断面図である。当該半導体装置は、所謂薄膜トラン
ジスタであり、その構造上の特薇とするところは、チャ
ネル部の薄膜半導体を非晶質シリコンとする一方で、ソ
ース、ドレイン各々の電極と、接する薄膜半導体を多結
晶シリコンとしたところにある。斯る構造自体は、特願
平１−１８３３８２号の発明に記載されているものと同
一である。

以下では、図に従って本発明の製造方法について詳述す
る。

同図（ａ）に示す第１工程では、ガラスなどの支持基板
（１）上に　ドレイン電極（２）用、゛ソース電極（３
）用の各金属膜と、導電性非晶質シリコンであるｎ型非
晶質シリコン（４）とを重畳形成した後、所望のパター
ン形状に加工する。金属膜としてはクロム、モリブデン
、タンタルなどを用いた。ｎ型非晶質シリコン（４）は
、例えば、プラズマＣＶＤ法によって従来形成されるも
のと同様である。

具体的には、反応ガスはシランガスを主成分とし、これ
にフォスフインガスなどのドーピング用ガスを添加した
ものである。ｎ型非晶質シリコン（４）中のリン濃度は
、ｌＸｌ０”　ｃ＋ｎ−”（ＸＩＯ”ｃｍ−”である。

基板温度は２００−４００℃が好ましく実施例では３５
０℃とした。膜厚は３００人である。

本工程では、ソース、ドレインに相当する部分にｎ型非
晶質シリコン（４）を形成している。かようなパターン
とするところが本発明の製造方法の特徴とするところで
ある。即ち、実施例の場合、後工程で形成しアニールさ
れる非晶質シリコンにおいて、ソース、ドレイン近傍の
該非晶質シリコンのみを多結晶シリコンに変質させるた
めである。

次の同図（ｂ）に示す第２工程では、ノン・ドーピング
の非晶質シリコン、即ち真性非晶質シリコン（５）を形
成し、パターニングする。このパターニングの際、ドレ
イン、ソース電極を取り呂すために　ｎ型非晶質シリコ
ン（４）の一部も同時にエツチング除去している。

これにより、ｎ型非晶質シリコン（４）と真性非晶質シ
リコン（５）とが膜面に対して並行に接触する部分を有
する箇所（５ａ）と、有しない箇所（５ｂ）とからなる
半導体薄膜（６）が形成される。

本工程において真性非晶質シリコン（５）を形成する前
に表面に露出していたｎ型非晶質シリコンの表面を薄く
エツチング処理することが好ましい。即ち、工程途中に
おける自然酸化膜の除去を行うためである。

真性非晶質シリコン（５）の形成条件としては、プラズ
マＣＶＤ法の場合、前記シランガスなどによって分解形
成する。　基板温度としては、２００〜４００℃が好ま
しく、実施例では３００℃とした。膜厚は約２０００−
３０００人である。

次に同図（Ｃ）で示す第３工程では、アニール処理を行
う。この場合、アニール温度は５００−６００℃とし、
アニール時間は１０時間程度とすることが好ましい。つ
まり、かかる温度以上でアニールすると、真性非晶質シ
リコン（５）の全ての部分が多結晶化してしまう。但し
、この場合、前記アニール処理の時間により、多結晶シ
リコンにまで変質しないまでも残存する非晶質シリコン
を微結晶シリコンとすることは可能である。

また、かかる温度以下では、多結晶シリコンとすべき部
分については、十分な多結晶化ができない。

従って、斯る範囲でアニールすることによって、前記（
５ａ）の部分に相当する（５Ａ）の部分は多結晶シリコ
ンとなり、前記（５ｂ）の部分に相当する（５Ｂ）は真
性非晶質シリコンのまま、あるいは微結晶シリコンとな
る。

第３工程における多結晶化の工程は、図示したように膜
厚方向に発生する他に、膜面方向即ち、横方向にも当然
発生する。しかしながら、横方向への多結晶化の成長距
離は、精々半導体薄膜（６）の膜厚程度であり、実施例
半導体装置のチャネル長に対しては、はとんど影響を与
えない。

最後に同図（ｄ）に示す第４工程では、ゲート用絶縁膜
（７）とゲート用金属膜（８）を形成し、パターニング
したものである。ゲート絶縁膜（７）としては、プラズ
マＣＶＤ法や熱ＣＶＤ法などで形成された窒化シリコン
膜やシリコン酸化膜さらに酸化タンタル等が使用される
。ゲート金属膜は、クロム、タンタル、モリブデン、ア
ルミニュームなどによって製作されている。

このように、導電性非晶質シリコンを所望のパターン形
状に加工し真性非晶質シリコンと接触させることによっ
て、半導体装置に多結晶シリコンと非結晶シリコンとを
、混在して形成することが可能となる。

さらに、本発明の製造方法では、前記アニール温度によ
り、低温で良好な多結晶シリコンを形成することができ
る。このことは同時に非結晶シリコンとして残存する部
分の膜質に対してもアニールによる損傷を与えず良好な
半導体装置を得ることができることになる。

また、実施例では、多結晶シリコンと非結晶シフコンと
が、１つの薄膜トランジスタ内に混在する場合について
説明しているが、本発明の製造方法はこれに限るもので
はない。

例えば、同一基板上に多数個の薄膜トランジスタを為積
して成る半導体装置において、前記半導体薄膜が多結晶
シリコンのみからなる薄膜トランジスタと、非結晶シリ
コンのみからなる薄膜トランジスタとが、混在している
場合にも本発明による製造方法によって製作可能である
。

即ち、多結晶シリコンのみからなる薄膜トランジスタを
形成すべき部分の前記半導体薄膜については、導電性非
晶質シリコンと真性非晶質シリコンとを積層形成し、非
結晶シリコンのみからなる薄膜トランジスタを形成すべ
き部分の前記半導体薄膜については、前記導電性非晶質
シリコンを形成せず、真性非晶質シリコンのみとするこ
とによって得ることができる。

（ト）　　発明の効果 本発明製造方法によれば、多結晶シリコンと非結晶シリ
コンとが所望のパターンで混在する半導体装置を形成す
ることができる。又多結晶シリコンのためのアニール温
度が低温で可能であるため、非結晶シリコンの膜質に損
傷を与えず良好な半導体装置の特性を得ることができる
。

【図面の簡単な説明】

図は、本発明の半導体装置の製造方法を説明するための
半導体装置製造工程断面図である。

Claims (1)

【特許請求の範囲】
1. （１）多結晶シリコンと非結晶シリコンが混在して成る
   半導体装置の製造方法に於て、前記多結晶シリコンは、
   導電性非晶質シリコンと真性非晶質シリコンとをそれら
   の接触状態でアニールすることによって形成されること
   を特徴とする薄膜トランジスタの製造方法。