JPH0488724A

JPH0488724A - ディジタル・アナログ変換器

Info

Publication number: JPH0488724A
Application number: JP2203312A
Authority: JP
Inventors: Shigeru Kawada; 川田　茂
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-07-31
Filing date: 1990-07-31
Publication date: 1992-03-23
Anticipated expiration: 2016-01-31
Also published as: DE69119504D1; EP0469556A3; US5126740A; JP3130528B2; DE69119504T2; EP0469556A2; EP0469556B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、抵抗を直列接続してなる抵抗ス）　ＩＪソン
グのディジタル・アナログ変換器に関する。

［従来の技術］ディジタル信号をアナログ信号に変換するディジタル・
アナログ変換器には、抵抗を直列に接続し、その各々の
接続点からアナログ出力電位を取り出す抵抗ストリング
型、及び単位抵抗値をＲとしたとき、２Ｒの抵抗を梯子
型に接続したＲ−２Ｒ型と呼ばれるものが知られている
。このうち抵抗ストリング型のディジタル・アナログ変
換器は構成が簡単であり、しかも単調増加性が保証され
、ビット抜けがないという点で従来より非常に多く使用
されている。

第４図に、従来の抵抗ストリング型の４ビツト書デイジ
タル中アナログ変換器の回路構成を示す。

第１の基準電圧端子１と第２の基準電圧端子２との間に
は、抵抗値Ｒの２’＝１８個の単位抵抗Ｒ３１〜Ｒ４ｅ
が直列に接続されて抵抗ストリングを構成している。ま
た、単位抵抗Ｒｓ１〜Ｒ４Ｂの各接続点は、出力スイッ
チＳ　Ｗ　３ｒ〜５Ｗ４Ｂを介してアナログ信号出力端
子３に共通接続されている。

一方、ディジタル信号入力端子４１〜４４に供給された
ディジタルデータＤ３、Ｄ２、ＤＩ、Ｄｏは、制御信号
発生回路８に入力されており、この制御信号発生回路８
で上記ディジタルデータＤ３〜Ｄ０をデコードした信号
によってスイッチＳ　Ｗ　３ｔ〜５Ｗ４ｅの導通／非導
通が制御されるようになっている。但し、本図において
スイッチの制御信号線は省略している。

次に、このように構成された従来の抵抗ストリング型の
ディジタル拳アナログ変換器の動作について説明する。

なお、ここで第１の基準電圧端子１に与えられる電位を
■３１、第２の基準電圧端子２に与えられる電位をｖＲ
２、アナログ信号出力端子３から出力される電圧をＶ。

、ディジタルデータＤ３を最大重み付はビット（ＭＳＢ
）、Ｄ２を２番目（２８Ｂ）　、Ｄ、を３番目（３８Ｂ
）、そしてり。を最小重み付はビット（ＬＳＢ）とする
。

各ディジタル入力信号の組合せによるアナログ・スイッ
チの導通／非導通ならびにアナログ出力電圧の対応を第
１表に示す。なお、第１表において“ＯＮ”は導通を、
また、“ＯＦＦ”は非導通を夫々示している。この従来
例においては、制御信号発生回路８は通常よく知られて
いる４−１６デコ一ダ回路そのものが使用されている。

［発明が解決しようとする課題］上述した従来の抵抗ストリング型のディジタル拳アナロ
グ変換器は、前述したように構成が簡単であり、更に単
調増加性が保証され、ビット抜けがないという大きな利
点があるが、変換特性が線形であるｎビットの構成の場
合、単位抵抗が２１個必要となり、例えば８ビツト構成
の場合、必要な抵抗数が、２８＝２５６個と非常に大き
な数となってしまう。このため、例えば集積回路上に、
このディジタルやアナログ変換器を構成した場合などは
、単位抵抗が占める面積が膨大なものとなってしまうと
いう欠点があった。

また、集積回路上の非常に広い面積にわたり、同一抵抗
値を持つ単位抵抗を実現することは、製造ばらつきや集
積回路基板の欠陥等により困難になってきている。この
ためディジタル−アナログ変換器の特性も悪くなってし
まう。

更に、この種のディジタル拳アナログ変換器を試験する
際においても、抵抗ストリング型の場合は、各単位抵抗
の抵抗値が出力特性に直接影響を及ぼすため、ＭＳＢか
らＬＳＢｔでのディジタル入力信号が全て“０”のゼロ
スケールから全て“ＩＩ′のフルスケールまで、例えば
８ビツトとすると２５６回測定を行わなければならず、
測定に非常に時間がかかってしまうという問題点があっ
た。

本発明は、かかる問題点に鑑みてなされたものであって
、回路規模の縮小、製造ばらつきの低減及び測定時間の
短縮を図ることができる抵抗ストリング型のディジタル
・アナログ変換器を提供することを目的とする。

［課題を解決するための手段］本発明に係るディジタル・アナログ変換器は、第１の基
準電圧端子と第２の基準電圧端子との間に直列接続され
た複数の単位抵抗からなる抵抗ストリング回路と、前記
単位抵抗の各接続点からアナログ出力信号を外部へ選択
的に取りａす出力スイッチと、ディジタル入力信号によ
って前記出力スイッチの導通／非導通を制御する制御信
号発生回路とを備え、ｎビットのディジタル・アナログ
変換を行う抵抗ストリング型のディジタル拳アナログ変
換器において、前記抵抗ストリング回路は、前記単位抵
抗の１／２の抵抗値を持つ第１の抵抗及び２ｎ−’−１
個の前記単位抵抗を直列に接続してなる直列抵抗回路と
、前記単位抵抗の１／２の抵抗値を持つ第２の抵抗と、
前記第１の基準電圧端子と前記直列抵抗回路の一端との
間又は前記直列抵抗回路の他端と前記第２の基準電圧端
子との間に前記第２の抵抗を選択的に接続する接続切り
替えスイッチとを有するものであり、前記制御信号発生
回路は、前記ディジタル入力信号の最下位ビットの値に
応じて前記接続切り替えスイッチの導通／非導通を制御
するものであることを特徴とする。

［作用］本発明によれば、ディジタル入力信号の最下位ビットの
値に応じて、単位抵抗の１／２の抵抗値を有する第２の
抵抗が、直列抵抗回路の一端又は他端に接続されるので
、前記第２の抵抗の接続位置に応じて、直列抵抗回路の
各抵抗の接続点の電位が、単位アナログ出力幅だけ全体
的にシフトすることになる。このため、アナログ出力幅
を本来の分解能の２倍に設定し、上述した出力電圧値の
シフトを組み合わせることにより、単位抵抗及び出力ス
イッチの数を従来の１／２に半減させることができる。

［実施例コ以下、添付の図面を参照して本発明の実施例について説
明する。

第１図は本発明の第１の実施例に係る４ビツトのディジ
タル・アナログ変換器を示す回路図である。

即ち、第１の抵抗Ｒ１１は、単位抵抗の１／２の抵抗値
を何し、この第１の抵抗Ｒ１１に　２４−１−１＝７個
の単位抵抗Ｒ２１〜Ｒ２７が直列に接続されて直列接続
回路が構成されている。各抵抗Ｒ１１＋ＲＱＩ〜Ｒ２７
の接続点は、夫々出力アナログ・スイッチＳＷｎｔ−ｓ
ｗ、、を介してアナログ信号出力端子３に共通接続され
ている。前記直列接続回路の抵抗Ｒ１１側の端部は、接
続切り替えスイッチＳ　Ｗ　２１を介して第１の基準電
圧端子１に接続され、前記直列接続回路の抵抗ＲａＴ側
の端部は、接続切り替えスイッチＲ２２を介して第２の
基準電圧端子２に接続されている。また、第１の基準電
圧端子１と第２の基準電圧端子２との間には、接続切り
替えスイッチＳ　Ｗ　２３．Ｓ　Ｗ　２４が直列に接続
され、前記直列接続回路の両端間には、接続切り替えス
イッチＳ　Ｗｇｅｌ、Ｓ　Ｗ２１１１が直列に接続され
ている。

更に、スイッチ５Ｗ２Ｇ、５Ｗ２４の接続点と、スイッ
チＳＷ２．５，５Ｗ２６の接続点との間には、単位抵抗
の１／２の抵抗値を持つ第２の抵抗Ｒ８゜が接続されて
いる。そして、これらの抵抗Ｒ、ｔｔ　Ｒ１゜。

Ｒ□〜Ｒ２７、出力アナログ・スイッチｓｗｔ、−５Ｗ
ｉ８及び接続切り替えスイッチＳ　Ｗ　２　ｓ〜５Ｗ２
Ｇにより抵抗ストリング回路が構成されている。

一方、ディジタル信号入力端子４１〜４４から入力され
るディジタル入力信号Ｄ３〜Ｄｏは、制御信号発生回路
５に入力されている。この制御信号発生回路５は、ディ
ジタル入力信号Ｄ３〜Ｄ。

に基づいて、前記各スイッチ５Ｗ１１〜ＳＷ、、、ＳＷ
２□〜５Ｗ２Ｂの導通／非導通を制御する信号を発生す
る。

次に、このように構成された本実施例に係るディジタル
舎アナログ変換器の動作を説明する。

ディジタル入力信号Ｄ３〜Ｄｏのうち、ＬＳＢであるり
。が“０”、即ちディジタルデータが偶数のときは、ス
イッチ５Ｗ２３と５Ｗ２５が導通状態となり、第２の抵
抗Ｒ□２は第１の基準電圧端子１と直列接続回路の一端
である第１の抵抗Ｒ１１との間に挿入される。また、ス
イッチＳＷａ□が導通し、第２の基準電圧端子２は直列
接続回路の他端である抵抗Ｒ２７に接続される。なお、
このときスイッチ５Ｗ２１１ＳＷ２４１．５Ｗ２６は非
導通状態となっている。

従って、この状態では、単位抵抗値をＲとすると、第１
の基準電圧端子１と第２の基準電圧端子２との間に、Ｒ
／２の抵抗値を有する抵抗Ｒ３２゜Ｒ１１及び抵抗値Ｒ
を有する抵抗′Ｒ２８、Ｒ２□、Ｒ２３、Ｒ２４、Ｒ２
ｅｌ、Ｒ２ｅ、Ｒ２７が、この順番に接続されている。

このため、第１の基準電圧値ＶＲＩと第２７７）ｘ準ｉ
圧値ｖＲ□ノ差電圧（Ｖ　Ｒ１−Ｖ　Ｒ２）をＶＲとす
ると、各抵抗の接続点の電位は、次のようになる。

抵抗Ｒ２７（Ｄ端子２側　（０／　１Ｇ）　Ｖ　Ｒ＋　
Ｖ　Ｒ３抵抗Ｒ１２７，Ｒ２ｅ（Ｄ間　（２／　ＩＧ）
　Ｖ　Ｒ＋　Ｖ　Ｒ３抵抗Ｒｓｅ、Ｒ２５（７）間　（
４／　１ｆｌｉ）　ＶＲ＋　ＶＲ２Ｒ２抵抗Ｒ２Ｒ２４
（７）間　（Ｂ／　ＩＧ）　ＶＲ＋　ＶＲ２抵抗Ｒ２４
，Ｒ１３（’）間　（８／　１Ｂ）　ＶＲ＋　ＶＲ２抵
抗Ｒ２３，Ｒ２２（７）間　（１０／　１Ｂ）　Ｖ　Ｒ
＋　Ｖ　Ｒ；１抵抗Ｒ２２１Ｒ２１＜Ｄ間（１２／ＩＧ
）　ＶＲ＋ＶＲ２抵抗Ｒ２１，ＲＩＩノ間　（１４／　
１Ｇ）　Ｖ　ｗｅ　＋　Ｖ　Ｒ２一方、ディジタル入力
信号Ｄ３〜Ｄｏのうち、ＬＳＢであるり。が“１”、即
ちディジタルデータが奇数のときは、スイッチＳＷ２．
と５Ｗ２Ｂが導通状態となり、第２の抵抗Ｒ１□は直列
接続回路の他端である抵抗Ｒ２７と第２の基準電圧端子
２との間に挿入される。また、スイッチＳ　Ｗ　２　ｔ
が導通し、第１の基準電圧端子１１は直列接続回路の一
端である第１の抵抗Ｒ１１に接続される。なお、このと
き、スイッチＳＷ２゜、５Ｗ２３．５Ｗ２５は非導通状
態となっている。

従って、この状態では、第１の基準電圧端子１と第２の
基準電圧端子２との間に、Ｒ／２の抵抗値を有する抵抗
Ｒ１３、抵抗値Ｒを有する抵抗Ｒｔｘ、Ｒ２□、Ｒ２３
、Ｒ２４、Ｒ２５、Ｒ２Ｅｌ、Ｒ２７及びＲ／２の抵抗
値を有する抵抗ＲＩＱが、この順番に接続されている。

このため、各抵抗の接続点の電位は、次のようになる。

抵抗Ｒ２７１Ｒ１□の間　（１／　１（ｉ）　Ｖ　ｒｅ
　＋　Ｖ　Ｒ□抵抗Ｒ２７，Ｒ２Ｂ（７）間　（３／　
ＩＧ）　ＶＲ＋　ＶＲ２抵抗Ｒ２８１Ｒ２５の間　（５
／　１Ｂ）　ＶＲ＋　ＶＲ２Ｒ３抵抗Ｒ１２７ａ４の間
　（７／　１ｌｌｉ）　ＶＲ＋　ＶＲ□抵抗Ｒ２４１Ｒ
２Ｇの間　（９／　１（ｉ）　ＶＲ十ＶＲ９抵抗Ｒ２３
１Ｒ２゜の間　（１１／　ＩＧ）　Ｖ　Ｒ＋　Ｖ　Ｒ２
抵抗Ｒ２゜＋　Ｒ２□の間　（＋３／　ＩＥｉ）　Ｖ　
Ｒ＋　Ｖ　Ｒ２抵抗ＲＱ　ｌ　ｒ　Ｒ１１の間　（１５
／　ＩＧ）　Ｖ　Ｒ＋　Ｖ　Ｒ３第２表に、各ディジタ
ル入力信号の組合せによる接続切替えスイッチ及び出力
アナログ・スイッチの導通／非導通並びにアナログ出力
電圧ｖ０の対応関係を示す。

また、第２図は、第１図に示したディジタル・アナログ
変換器における制御信号発生回路５の構成例を示すブロ
ック図である。

即ち、制御信号発生回路５は、インバータ１１〜Ｉ４及
び、Ａ　Ｎ　Ｄゲート１５〜２２により簡単に構成する
ことができる。この回路において、制御信号山男端子６
１〜Ｂ＋４から出力されるスイッチ制御信号Ｓ　ｓｗｘ
　ｔ〜Ｓ　Ｓｌ＃１８＋　Ｓ　ｓｗｚ＋〜Ｓ　ｇｗ２ａ
の信号論理レベルが１”となったとき、その信号に接続
されているスイッチは導通状態となり、４０′のとき非
導通状態となる。

このように、４ビツトのディジタル舎アナログ変換器の
場合、従来の回路では、２４：１６個の単位抵抗が必要
であったが、本実施例の回路によれば、ディジタル拳ア
ナログ変換器は２４−１−１＝７個の単位抵抗及び単位
抵抗の１／２の抵抗値を持つ２個の抵抗だけで同機能を
実現することができる。また、スイッチ素子も従来は１
６個必要だったのに対し、本実施例では１４個にまで削
減することができる。

更に、ディジタル・アナログ変換器の出力特性試験にお
いても、従来は全ディジタル入力信号の組合せについて
出力電圧を測定しないと各抵抗値のばらつきが測定でき
ず、例えば１回の測定に０．０２秒かかるとすると、全
測定に０．０２Ｘ２’＝０．３２秒もかかっていた。し
かし、この実施例の回路によれば、全抵抗の特性は単位
抵抗の１／２の抵抗値を持つ第２の抵抗Ｒ１２を、第１
の基準電圧端子１又は第２の基準電圧端子２のどちらか
に接続させた状態で２４−′＝８回測定すればよいこと
になる。つまり、１回の測定に０．０２秒かかるとする
と、全測定時間を０．０２Ｘ２’−”　＝０．１６秒と
、従来の１／２に短縮することができる。

第３図は、本発明の第２の実施例に係る４ビツト・ディ
ジタル・アナログ変換器の回路図である。

なお、第３図において、第１図と同一部分には、同一符
号を付し、重複する部分の説明は省略する。

本実施例が第１の実施例と異なる点は、第１の実施例に
おいてディジタル入力信号により切替えて使用していた
単位抵抗の１／２の抵抗値を持った１個の第２の抵抗Ｒ
１゜を、予め２個用意しておき、その代わりに接続切替
えスイッチの数を削減したものである。

即ち、第１の基準電圧端子１には、単位抵抗の１７２の
抵抗値を持つ第２の抵抗Ｒ１１が接続され、第２の基準
電圧端子２には、単位抵抗の１／２の抵抗値を持つ第２
の抵抗Ｒ１４が接続されている。

そして、抵抗ＲＬ３は、接続切り替えスイッチ５ＷＱｔ
を介して直列接続回路の抵抗Ｒｔｔに接続され、抵抗Ｒ
１４は、接続切り替えスイッチ５Ｗ２１１１を介して直
列接続回路の抵抗Ｒ１１７に接続されている。

また、抵抗Ｒ１ａとスイッチ５Ｗ２７との直列回路には
、接続切り替えスイッチＳ　Ｗ２．が並列に接続され、
抵抗Ｒ１４とスイッチ５ＷＱ８との直列回路には、接続
切り替えスイッチ５Ｗ２２が並列に接続されている。

この実施例では、ディジタル入力信号Ｄ３〜ＤｏのＬＳ
Ｂが０”のときに、スイッチＳＷ２．。

５Ｗ２２が導通、スイッ５−　Ｓ　Ｗ２１１　　Ｓ　ｗ
＋；＋ａが非導通となり、ＬＳＢが“１”のときに、ス
イッチ５Ｗａ７．ＳＷ２゜が導通、スイッチ５Ｗ２１，
５Ｗ２８が非導通となることにより、先の実施例と同様
のアナログ値を得ることができる。

本実施例によれば、第１及び第２の基準電圧端子１，２
の間に挿入される接続切替えスイッチの数が減少し、そ
のスイッチの持つ導通時の抵抗値の影響がより少なくな
るという効果がある。

なお、本発明は特に半導体集積回路に構成されたディジ
タル拳アナログ変換器に限定されるものではなく、例え
ば混成集積回路及びプリント基板状に構成された回路等
にも適用可能であることは明らかである。

［発明の効果コ以上説明したように、本発明によれば、抵抗ストリング
回路を構成する直列抵抗回路の一端と第１の基準端子と
の間又は直列抵抗回路の他端と第２の基準電圧端子との
間に、単位抵抗の１／２の抵抗値を有する第２の抵抗を
選択的に接続するようにしたので、ｎビットのディジタ
ル・アナログ変換を行う場合、従来の抵抗ス）　ＩＪソ
ングのディジタル−アナログ変換器に比べ、抵抗に関し
ては、２″個が２ｎ”＋１個又は２ｎ−１＋２個とほぼ
半分に、また、スイッチに関しては　２　＋’１個が２
ｎ−’＋８個又は２″−１＋４個と、やはりほぼ半分に
削減することができる。このため、全回路中に抵抗が占
める面積を半減することができ、回路規模の縮小と製造
ばらつきの低減を図ることができる。

また、本発明によれば、出力特性の測定においても測定
回数並びに測定時間を約半分に削減できるという効果を
奏する。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る４ビツト・ディジ
タル・アナログ変換器の回路図、第２図は同ディジタル
・アナログ変換器における制御信号発生回路のブロック
図、第３図は本発明の第２の実施例に係る４ビツト会デ
イジタル・アナログ変換器の回路図、第４図は従来の抵
抗ス）　ＩＪソングの４ビツト・ディジタル・アナログ
変換器の回路図である。

Claims

【特許請求の範囲】

（１）第１の基準電圧端子と第２の基準電圧端子との間
に直列接続された複数の単位抵抗からなる抵抗ストリン
グ回路と、前記単位抵抗の各接続点からアナログ出力信
号を外部へ選択的に取り出す出力スイッチと、ディジタ
ル入力信号によって前記出力スイッチの導通／非導通を
制御する制御信号発生回路とを備え、ｎビットのディジ
タル・アナログ変換を行う抵抗ストリング型のディジタ
ル・アナログ変換器において、前記抵抗ストリング回路
は、前記単位抵抗の１／２の抵抗値を持つ第１の抵抗及
び２＾ｎ＾−＾１−１個の前記単位抵抗を直列に接続し
てなる直列抵抗回路と、前記単位抵抗の１／２の抵抗値
を持つ第２の抵抗と、前記第１の基準電圧端子と前記直
列抵抗回路の一端との間又は前記直列抵抗回路の他端と
前記第２の基準電圧端子との間に前記第２の抵抗を選択
的に接続する接続切り替えスイッチとを有するものであ
り、前記制御信号発生回路は、前記ディジタル入力信号
の最下位ビットの値に応じて前記接続切り替えスイッチ
の導通／非導通を制御するものであることを特徴とする
ディジタル・アナログ変換器。