JPH0488872A - Stabilizing power source circuit - Google Patents
Stabilizing power source circuitInfo
- Publication number
- JPH0488872A JPH0488872A JP2200947A JP20094790A JPH0488872A JP H0488872 A JPH0488872 A JP H0488872A JP 2200947 A JP2200947 A JP 2200947A JP 20094790 A JP20094790 A JP 20094790A JP H0488872 A JPH0488872 A JP H0488872A
- Authority
- JP
- Japan
- Prior art keywords
- scr
- pulse
- circuit
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Television Receiver Circuits (AREA)
- Details Of Television Scanning (AREA)
Abstract
Description
【発明の詳細な説明】
L粟上二皿里圀!
本発明は、例えばテレビジョン受像機の水平出力回路に
駆動用の直流電圧供給を行なうに遺した安定化電源回路
に関するものである。[Detailed description of the invention] L Awagami Nisarasato! The present invention relates to a stabilized power supply circuit used for supplying driving DC voltage to, for example, a horizontal output circuit of a television receiver.
従米立茨歪
従来、テレビジョン受像機ではその水平出力回路への駆
動用の直流電圧供給を安定化電源回路から行ない、水平
出力回路への供給電圧が入力電源電圧の変動や高圧負荷
電流の変動により変化しないようにしていた。具体的に
、斯る安定化電源回路は第4図に示す如く構成されてお
り、(1)は商用交流電圧を整流平滑した非安定な直流
電圧が供給される入力端子、(2)は図示せぬ水平出力
回路からの帰線期間パルスを昇圧して取り出すフライバ
ックトランスの一次側に設けられ入力端子(1)からの
直流電圧に負極性の帰線期間パルス(後述するSCRの
消弧用、即ちターンオフ用)を重畳させるパルス重畳用
の巻線、(3)はオン,オフを繰り返してそのアノード
側にパルス重畳用の巻線(2)を介して供給される入力
端子(1)からの直流電圧をカソード側より断続的に出
力するシリコン制御整流素子(以下、rscRjという
)で、そのカソード側より出力された電圧は出力端子(
4)より水平出力回路に供給される。(5)は電圧供給
開始時にのみS CR(3)のゲートにターンオン用の
起動パルスを出力する起動回路、(6)は5CR(3)
のゲートにターンオン用の制御パルスを出力するゲート
制御回路で、該ゲート制御回路(6)は制御パルスの出
力タイミングをS CR(3)のカソード側から出力さ
れる出力電圧の値に応して制御するようになっている。Traditionally, in television receivers, the DC voltage for driving the horizontal output circuit is supplied from a stabilized power supply circuit, and the voltage supplied to the horizontal output circuit is affected by fluctuations in the input power supply voltage and fluctuations in the high-voltage load current. I tried to prevent it from changing. Specifically, such a stabilized power supply circuit is configured as shown in Figure 4, where (1) is an input terminal to which an unstable DC voltage obtained by rectifying and smoothing a commercial AC voltage is supplied, and (2) is an input terminal as shown in Figure 4. A blanking period pulse of negative polarity is provided on the primary side of a flyback transformer that boosts and takes out a blanking period pulse from a horizontal output circuit (not shown). , that is, for turn-off), the pulse superimposition winding (3) repeats on and off, and is supplied from the input terminal (1) to its anode side via the pulse superimposition winding (2). This is a silicon-controlled rectifier (hereinafter referred to as rscRj) that intermittently outputs a DC voltage of from the cathode side, and the voltage output from the cathode side is
4) is supplied to the horizontal output circuit. (5) is a starting circuit that outputs a turn-on starting pulse to the gate of SCR (3) only when voltage supply starts, (6) is 5CR (3)
The gate control circuit (6) outputs a turn-on control pulse to the gate of the SCR (3), and the gate control circuit (6) controls the output timing of the control pulse according to the value of the output voltage output from the cathode side of the SCR (3). It is meant to be controlled.
従って、S CR(3)は起動後はそのゲートに供給さ
れる制御パルスによって水平走査期間にターンオンされ
ると共に、そのアノード側に供給される負極性の帰線期
間パルスによって帰線期間にターンオフされ、そのター
ンオンするタイミングが入力電圧や負荷の変動に応じて
変化しようとするカソード側からの出力電圧の値に基づ
いて、制御されることになる。その結果、S CR(3
)のカソード側から出力される電圧は入力電圧や負荷の
変動に拘らずその水平帰線期間を除いて常に一定に保た
れることになり、水平出力回路にはその駆動用として出
力端子(4)から安定化された直流電圧が供給されるこ
とになる。Therefore, after activation, the SCR (3) is turned on during the horizontal scanning period by a control pulse supplied to its gate, and turned off during the retrace period by a negative retrace period pulse supplied to its anode side. The turn-on timing is controlled based on the value of the output voltage from the cathode side, which is likely to change depending on input voltage and load fluctuations. As a result, SCR(3
The voltage output from the cathode side of ) will supply a stabilized DC voltage.
が解′ しようとする課
ところで、このような従来構成の安定化電源回路では、
受像機の大画面化等に伴なって消費電力が増大すると、
SCRでの発熱量が大きくなるので、放熱板の拡大等放
熱に対する種々の対策を講じる必要があり、またSCR
の素子容量も大きなものに限られていた。However, in a stabilized power supply circuit with a conventional configuration like this,
As power consumption increases due to larger screens of television receivers,
Since the amount of heat generated by the SCR increases, it is necessary to take various measures to prevent heat dissipation, such as enlarging the heat sink.
The device capacitance was also limited to large ones.
本発明はこのような点に鑑み成されたものであって、S
CRでの発熱量を低減させ、またその素子容量の選択に
幅を持たせた安定化電源回路を提供することを目的とす
る。The present invention has been made in view of these points, and is
It is an object of the present invention to provide a stabilized power supply circuit that reduces the amount of heat generated in a CR and allows a wide selection of element capacitances.
蕃 ゛ るための
上記の目的を達成するため本発明では、非安定な直流電
圧を、オン、オフを繰り返すスイッチング素子を通して
安定化した後負荷に供給する安定化電源回路において、
前記スイッチング素子(この場合、5CR)を、複数並
列に接続し、更にその各SCRを負荷の変動に応じて個
々に制御する制御回路(この場合、ゲート制御回路)を
設けた構成としたものである。具体的には、各SCRの
アノード側にターンオフ用のパルスを重畳するパルス重
畳用の巻線を介して直流電圧を供給すると共に、その各
SCRのゲートにそのカソード側から出力される電圧に
応じたタイミングでゲート制御回路よりターンオン用の
パルスを供給するようにしたものである。In order to achieve the above object, the present invention provides a stabilized power supply circuit that stabilizes an unstable DC voltage through a switching element that repeatedly turns on and off, and then supplies it to a load.
A plurality of the switching elements (in this case, 5CR) are connected in parallel, and a control circuit (in this case, a gate control circuit) is provided to individually control each SCR according to load fluctuations. be. Specifically, a DC voltage is supplied to the anode side of each SCR via a pulse superimposition winding that superimposes a turn-off pulse, and a DC voltage is supplied to the gate of each SCR according to the voltage output from the cathode side. A turn-on pulse is supplied from the gate control circuit at the same timing.
立−工
このような構成によると、複数にした分個々のSCRで
の発熱量が低減され、更に各SCRを個々に制御するこ
とでその各素子容量の効率よい選択が行なえることにな
る。With this configuration, the amount of heat generated by each SCR is reduced by the number of SCRs, and furthermore, by controlling each SCR individually, the capacity of each element can be efficiently selected.
’LJL!11 以下、本発明の一実施例について図面と共に説明する。'LJL! 11 An embodiment of the present invention will be described below with reference to the drawings.
尚、従来と同一部分については同一符号を付すと共にそ
の説明を省略する。It should be noted that the same parts as those in the prior art will be given the same reference numerals and the explanation thereof will be omitted.
本実施例では、第1図に示すように前記したパルス重畳
用の巻線(2)とS CR(3)並びにゲート制御回路
(6)の組み合わせに、もう1段パルス重畳用の巻線(
7)とS CR(8)並びにそのゲート制御回路(9)
の組み合わせを並列に接続し、この追加したS CR(
8)の起動は、先のS CR(3)が起動回路(5)に
より起動されてそのカソード側に出力電圧を生じること
によって、ゲート制御回路(9)により行なわせるよう
にしたものである。In this embodiment, as shown in FIG. 1, in addition to the combination of the above-mentioned pulse superimposition winding (2), SCR (3), and gate control circuit (6), one more stage of pulse superimposition winding (
7) and SCR (8) and its gate control circuit (9)
The combinations of are connected in parallel, and this added SCR (
8) is activated by the gate control circuit (9) when the SCR (3) is activated by the activation circuit (5) and generates an output voltage on its cathode side.
従って、S CR(3) (8)は起動後は夫々そのゲ
ートに供給されるゲート制御回路(6) (9)からの
制御パルスによって水平走査期間にターンオンされると
共に、夫々そのアノード側に供給される負極性の帰線期
間パルスによって帰線期間に同時にターンオフされ、そ
のターンオンするタイミングがカソード側からの出力電
圧の値に基づいて制御されることになる。その結果、S
CR(3) (8)のカソード側から出力される電圧
は入力電圧や負荷の変動に拘らずその水平帰線期間を除
いて常に一定に保たれることになり、S CR(3)
(8)での発熱量も並列に接続した分電流が分散されて
小さくなる。そして、ゲート制御回路(6) (9)の
制御条件により、S CR(3) (8)を常時並列使
用したり、常時は5CR(3)のみを使用して受像管の
ビーム電流増大により負荷が重くなった場合にのみS
CR(8)を並列使用させることも出来、それに応じて
5CR(3) (8)の素子容量も効率的に選択するこ
とが出来る。Therefore, after activation, the SCRs (3) and (8) are turned on during the horizontal scanning period by control pulses from the gate control circuits (6) and (9) supplied to their gates, respectively, and the SCRs (3) and (8) are turned on during the horizontal scanning period by the control pulses supplied to their gates, respectively. It is simultaneously turned off during the retrace period by a retrace period pulse of negative polarity, and the turn-on timing is controlled based on the value of the output voltage from the cathode side. As a result, S
The voltage output from the cathode side of CR (3) (8) is always kept constant except for the horizontal retrace period, regardless of input voltage or load fluctuations, and S CR (3)
The amount of heat generated in (8) is also reduced by the parallel connection and the current is dispersed. Depending on the control conditions of the gate control circuits (6) and (9), SCRs (3) and (8) are always used in parallel, or only 5CRs (3) are used at all times to reduce the load by increasing the beam current of the picture tube. S only if becomes heavier
It is also possible to use CR(8) in parallel, and the element capacitance of 5CR(3)(8) can be efficiently selected accordingly.
第2図は第1図の具体的な回路構成例を示し、(10)
はAC差し込みプラグ(11)からの商用交流電圧をブ
リッジ型整流部(12)と平滑コンデンサ(13)(1
4)並びにチョークコイル(15)にて整流平滑し非安
定な直流電圧(Ein)としてS CR(3) (8)
のアノード側にパルス重畳用の巻線(2) (7)を介
し供給する電源回路、(16)はS CR(3) (8
)のカソード側よリコンデンサ(17)及び後述するフ
ライバックトランスの一次巻線を介して安定化した直流
電圧(Eout)が供給されると作動状態となる水平出
力回路で、(18)は水平発振回路からの発振出力によ
ってオンオフされる水平出力トランジスタ、(19)は
水平出力トランジスタ(18)のオン、オフによって偏
向電流が供給される水平偏向コイル、(2o)はダンパ
ーダイオード、(21)は共振コンデンサ、(22)は
S字補正コンデンサである。(23)はその−次巻線(
23a)に供給される水平出力回路(16)からの帰線
期間パルスをその二次巻線(23b)より昇圧して取り
出し高圧整流ダイオード(24)にて整流した後受像管
にアノード電圧として供給するフライバックトランスで
ある。尚、(25) (26)はS CR(3) (8
)のゲート駆動によらない不規則なターンオンを防止す
る転流防止回路である。Figure 2 shows a specific example of the circuit configuration in Figure 1, (10)
connects the commercial AC voltage from the AC plug (11) to the bridge rectifier (12) and the smoothing capacitor (13) (1
4) and the choke coil (15) rectifies and smoothes it as unstable DC voltage (Ein) SCR (3) (8)
The power supply circuit (16) is supplied to the anode side of the SCR (3) (8) through the windings (2) (7) for pulse superimposition.
) is a horizontal output circuit that becomes active when a stabilized DC voltage (Eout) is supplied from the cathode side of the rectifier (17) and the primary winding of a flyback transformer (to be described later); (18) is a horizontal output circuit. A horizontal output transistor is turned on and off by the oscillation output from the oscillation circuit, (19) is a horizontal deflection coil to which a deflection current is supplied by turning on and off the horizontal output transistor (18), (2o) is a damper diode, (21) is a The resonant capacitor (22) is an S-shaped correction capacitor. (23) is its − next winding (
The retrace period pulse from the horizontal output circuit (16) supplied to 23a) is boosted from its secondary winding (23b), rectified by a high-voltage rectifier diode (24), and then supplied to the picture tube as an anode voltage. This is a flyback transformer. Furthermore, (25) (26) is S CR(3) (8
) is a commutation prevention circuit that prevents irregular turn-on that is not caused by gate drive.
ここで、S CR(3) (8)のゲート制御回路(6
) (9)はフライバックトランス(23)の二次側に
設けられた三次巻線(27)に生じるパルス(帰線期間
パルスに同期)をダイオード(28)及びコンデンサ(
29)で整流平滑したものが、作動用の電源電圧として
供給されるようになっている。そして、ゲート制御回路
(6)(9)は、三次巻線(27)からのパルスが抵抗
(30) (31)を介して供給されるコンデンサ(3
2) (33)の充電電圧にカソード側からの出力電圧
(Eout)を重畳する第1トランジスタ(34) (
35)と、その重畳された電圧がヘースに供給されて動
作制御される第2トランジスタ(36) (37)と、
その第2トランジスタ(36) (37)により微分回
路(38) (39)を介して動作制御されS CR(
3) (8)のゲートにターンオン用のパルスを出力す
る第3トランジスタ(40) (41,) 等より構成
されており、この場合ゲート制御回路(6) (9)の
制御条件は同じであるとする。また、SCR(3)の起
動回路(5)は、抵抗(42)とツェナーダイオード(
43)並びに逆流防止ダイオード(44)を直列接続し
て構成されており、例えば抵抗(42)とダイオード(
44)並びにS CR(3)のゲート・カソード間の電
圧降下を無視するとその動作は入力電圧(Ein)と出
力電圧(Eout)の電位差とツェナーダイオード(4
0)のツェナー電圧ν2に依存することになり、Ein
−Eout、>ν2になると電流が流れて自動的にS
CR(3)を起動するようになっている。Here, the gate control circuit (6) of SCR (3) (8)
) (9) is a diode (28) and a capacitor (
The voltage rectified and smoothed in step 29) is supplied as the power supply voltage for operation. The gate control circuits (6) and (9) are connected to capacitors (3) to which pulses from the tertiary winding (27) are supplied via resistors (30) and (31).
2) The first transistor (34) superimposes the output voltage (Eout) from the cathode side on the charging voltage of (33) (
35), and second transistors (36) (37) whose operation is controlled by supplying the superimposed voltage to the transistor,
The operation is controlled by the second transistors (36) (37) via the differentiating circuits (38) (39), and the SCR(
3) Consists of a third transistor (40) (41,) that outputs a turn-on pulse to the gate of (8), etc. In this case, the control conditions of gate control circuits (6) and (9) are the same. shall be. In addition, the starting circuit (5) of the SCR (3) includes a resistor (42) and a Zener diode (
43) and a backflow prevention diode (44) are connected in series, for example, a resistor (42) and a diode (44) are connected in series.
44) and the voltage drop between the gate and cathode of S
0), and Ein
-When Eout, > ν2, current flows and S
CR(3) is started.
従って、電源スィッチ(45)を閉成した電源供給開始
時に起動回路(5)によってS CR(3)が起動され
ターンオンすると、そのカソード側からの出力電圧によ
ってコンデンサ(17)が充電されて、起動回路(5)
による起動が停止すると共に水平出力回路(16)が作
動状態となって帰線期間パルスを生じ、その帰線期間パ
ルスがフライバックトランス(23)で昇圧されること
になる。この時、三次巻線(27)からのパルス(第3
図(a)参照)によってゲート制御回路(6) (9)
が夫々作動状態になると共に、そのコンデンサ(32)
(33)が充電されることになる。Therefore, when the SCR (3) is started and turned on by the starting circuit (5) when the power supply is started by closing the power switch (45), the capacitor (17) is charged by the output voltage from the cathode side, and the start-up occurs. Circuit (5)
At the same time, the horizontal output circuit (16) is activated to generate a retrace period pulse, and the retrace period pulse is boosted by the flyback transformer (23). At this time, the pulse from the tertiary winding (27) (the third
(see figure (a)) by the gate control circuit (6) (9)
are in operation, and their capacitors (32)
(33) will be charged.
そのため、ゲート制御回路(9)は第1トランジスタ(
35)を介してS CR(3)からの出力電圧を重畳し
たP点の電圧(第3図(b)実線参照)で、第2トラン
ジスタ(37)が第3図(c)の実線に示す期間オンと
なることで、微分回路(39)より得られる負極性のパ
ルス(第3図(d)参照)で第3トランジスタ(41)
を瞬時オンし、第3図(e)に示すような制御パルスを
出力することになる。そして、このゲート制御回路(9
)からの制御パルスは5CR(8)のゲートに供給され
、S CR(8) もターンオンされることになる。Therefore, the gate control circuit (9) controls the first transistor (
At the voltage at point P (see the solid line in Figure 3(b)), which is the superimposition of the output voltage from the SCR (3) through the SCR (35), the second transistor (37) By being turned on for a period of time, the third transistor (41) is activated by a negative pulse (see Fig. 3(d)) obtained from the differentiating circuit (39).
is turned on instantaneously, and a control pulse as shown in FIG. 3(e) is output. Then, this gate control circuit (9
) will be supplied to the gate of 5CR(8) and S CR(8) will also be turned on.
そして、ターンオンされたS CR(3) (8)はそ
のアノード側に供給される負極性の帰線期間パルスによ
って帰線期間に同時にターンオフされ、以後S CR(
3) (8)はゲート制御回路(6) (9)によるタ
ーンオンとパルス重畳用の巻線(2) (7)による同
時ターンオフとを交互に繰り返すことになり、そのター
ンオンするタイミングはカソード側からの出力電圧の値
に基づいて制御されることになる。例えば、受像管のビ
ーム電流の減少により出力電圧が高くなると、その分第
1トランジスタ(34) (35)のコレクタ電位が低
下してP点の電圧が第3図(b)点線のように低下する
ため、第2.第3トランジスタ(36) (37)及び
(40) (、H)のオンが第3図(c) (e)点線
のように順次遅れて、ゲート制御回路(6)(9)から
出力される制御パルスも遅れることになる。Then, the turned-on SCR(3) (8) is simultaneously turned off during the retrace period by a negative retrace period pulse supplied to its anode side, and thereafter, the SCR(3)(8) is turned off simultaneously during the retrace period.
3) In (8), the turn-on by the gate control circuit (6) (9) and the simultaneous turn-off by the pulse superimposition windings (2) and (7) are repeated alternately, and the turn-on timing is determined from the cathode side. is controlled based on the value of the output voltage. For example, when the output voltage increases due to a decrease in the beam current of the picture tube, the collector potential of the first transistor (34) (35) decreases by that amount, and the voltage at point P decreases as shown by the dotted line in Figure 3(b). In order to do so, the second. Turning on of the third transistors (36), (37) and (40) (, H) is sequentially delayed as shown in the dotted lines in Figure 3 (c) and (e), and is output from the gate control circuit (6) and (9). Control pulses will also be delayed.
そのため、S CR(3) (8)のターンオンするタ
イミングが遅れて、S CR(3) (8)のカソード
側から出力される電圧が低下することになる。その結果
、S CR(3) (8)からの出力電圧(Eout)
は常に一定に保たれることになり、水平出力回路(16
)にはその作動用として常に安定化された直流電圧が供
給されることになる。Therefore, the turn-on timing of SCR(3)(8) is delayed, and the voltage output from the cathode side of SCR(3)(8) is reduced. As a result, the output voltage (Eout) from S CR(3) (8)
is always kept constant, and the horizontal output circuit (16
) is always supplied with a stabilized DC voltage for its operation.
尚、本実施例ではパルス重畳用の巻線と、SCR並びに
ゲート制御回路の組み合わせを2段並列に接続した場合
について述べたが、それ以上であっても良く、またスイ
ッチング素子としてSCRを用いた場合について述べた
が、これに限定されるものではない。更に、水平出力回
路に代えて、水平出力回路と類似構成のパルス発生回路
からの疑イυの帰線期間パルスを用いるようにしても良
い。In this embodiment, a case has been described in which a combination of a winding for pulse superimposition, an SCR, and a gate control circuit are connected in two stages in parallel, but it is also possible to connect the combination of a winding for pulse superimposition, an SCR, and a gate control circuit in two stages, or use an SCR as a switching element. Although the case is described above, the present invention is not limited to this. Furthermore, instead of the horizontal output circuit, a retrace period pulse of doubtful value υ from a pulse generation circuit having a similar configuration to the horizontal output circuit may be used.
又皿至匿玉
上述した如く本発明の安定化電源回路に依れば、スイッ
チング素子としてのSCRを複数並列に接続することに
よって、個々のSCRでの発熱量を低減させることが出
来、またその各SCRをゲート制御回路により個々に制
御するようにしているため、SCRの素子容量の効率よ
い選択が出来る。Furthermore, as described above, according to the stabilized power supply circuit of the present invention, by connecting a plurality of SCRs as switching elements in parallel, the amount of heat generated by each SCR can be reduced, and the amount of heat generated by each SCR can be reduced. Since each SCR is individually controlled by a gate control circuit, the element capacitance of the SCR can be efficiently selected.
更に、本発明では各SCRの白河れか1つを単一の起動
回路で起動し、残りのSCRはゲート制御回路により起
動するようにしているので、各SCRに夫々起動回路を
設ける必要がない。Furthermore, in the present invention, one of each SCR is activated by a single activation circuit, and the remaining SCRs are activated by a gate control circuit, so there is no need to provide a activation circuit for each SCR. .
第1図は本発明の一実施例を示すブロック図、第2図は
その具体的な回路構成例を示す図、第3図はその動作波
形図、第4図は従来例を示すブロック図である。
(2) (7)・・−パルス重畳用の巻線。
(3) (8)−3CR、(5) −起動回路(6)
(9)−・−ゲート制御回路。
第 11!IFIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing a specific circuit configuration example thereof, FIG. 3 is an operation waveform diagram thereof, and FIG. 4 is a block diagram showing a conventional example. be. (2) (7)...-Winding for pulse superimposition. (3) (8) -3CR, (5) -Start circuit (6)
(9) ---Gate control circuit. 11th! I
Claims (3)
ッチング素子を通して安定化した後負荷に供給する安定
化電源回路において、前記スイッチング素子を、複数並
列に接続したことを特徴とする安定化電源回路。(1) A stabilized power supply circuit that supplies an unstable DC voltage to a load after stabilizing it through a switching element that repeatedly turns on and off, characterized in that a plurality of the switching elements are connected in parallel. circuit.
個々に制御する制御回路を設けたことを特徴とする第1
請求項に記載の安定化電源回路。(2) A first feature characterized in that a control circuit is provided that individually controls each of the switching elements according to load fluctuations.
A stabilized power supply circuit according to the claims.
ンオフ用のパルスを重畳するパルス重畳用の巻線を介し
てアノード側に供給されるシリコン制御整流素子であり
、前記制御回路は各シリコン制御整流素子のゲートにそ
のカソード側から出力される電圧に応じたタイミングで
ターンオン用のパルスを供給するゲート制御回路である
ことを特徴とする第2請求項に記載の安定化電源回路。(3) The switching element is a silicon-controlled rectifier element in which an unstable DC voltage is supplied to the anode side via a pulse superimposition winding that superimposes a turn-off pulse, and the control circuit is a silicon-controlled rectifier for each silicon-controlled rectifier. 3. The stabilized power supply circuit according to claim 2, wherein the stabilized power supply circuit is a gate control circuit that supplies a turn-on pulse to a gate of an element at a timing corresponding to a voltage output from the cathode side of the element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2200947A JPH0488872A (en) | 1990-07-27 | 1990-07-27 | Stabilizing power source circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2200947A JPH0488872A (en) | 1990-07-27 | 1990-07-27 | Stabilizing power source circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0488872A true JPH0488872A (en) | 1992-03-23 |
Family
ID=16432952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2200947A Pending JPH0488872A (en) | 1990-07-27 | 1990-07-27 | Stabilizing power source circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0488872A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04329412A (en) * | 1991-05-01 | 1992-11-18 | Sharp Corp | Stabilizing power supply circuit |
| CN104242240A (en) * | 2014-09-28 | 2014-12-24 | 哈尔滨帕特尔科技股份有限公司 | No-load closing inrush current and overvoltage suppression unit of ultrahigh-voltage transformer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113294A (en) * | 1985-11-13 | 1987-05-25 | 株式会社日立製作所 | Deposit method for automated teller machine |
-
1990
- 1990-07-27 JP JP2200947A patent/JPH0488872A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113294A (en) * | 1985-11-13 | 1987-05-25 | 株式会社日立製作所 | Deposit method for automated teller machine |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04329412A (en) * | 1991-05-01 | 1992-11-18 | Sharp Corp | Stabilizing power supply circuit |
| CN104242240A (en) * | 2014-09-28 | 2014-12-24 | 哈尔滨帕特尔科技股份有限公司 | No-load closing inrush current and overvoltage suppression unit of ultrahigh-voltage transformer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388902B1 (en) | Switching power supply circuit | |
| CA1154153A (en) | Deflection and power supply circuit with reduced start-up drive | |
| KR960011731B1 (en) | Power supply unit for television unit | |
| CA1101117A (en) | Inrush current start-up circuit for a television receiver including a start-up decoupling circuit | |
| US4188568A (en) | Power saving circuit | |
| US8564338B2 (en) | Switchable load for initializing an output voltage of a power supply | |
| JPH0813094B2 (en) | Horizontal deflection circuit | |
| JP3458961B2 (en) | Deflection circuit | |
| CA2214217C (en) | Switching power supply apparatus | |
| JPH066714Y2 (en) | Thyristor power supply circuit for television receiver | |
| US4387324A (en) | Remote responsive television receiver ferroresonant power supply protection circuit | |
| JP2795995B2 (en) | Stabilized power supply circuit | |
| JP2556922B2 (en) | Stabilized power supply circuit | |
| JP2005229686A (en) | Power supply device | |
| JPH066713Y2 (en) | Thyristor power supply circuit | |
| JP7772579B2 (en) | DC power supply | |
| US4178536A (en) | Dual-mode horizontal output stage | |
| JPS5917576B2 (en) | Polarized wave generation and drive circuit | |
| JP2000013633A (en) | High voltage circuit | |
| JPS6228116Y2 (en) | ||
| JP3016570B2 (en) | Voltage resonance type high voltage generation circuit | |
| JPH0728774Y2 (en) | Power supply circuit for multi-scan display | |
| JPH10295077A (en) | Switching power-supply apparatus | |
| JPH05336746A (en) | Switching power supply | |
| JP2000032754A (en) | Multi-output switching regulator and output control method thereof |