JPH0488881A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は電源装置に係り、特にラッシュカレントを小さ
くした電源装置に関する。

（従来の技術） スイッチング電源などの電源では、ラッシュカレントと
呼ばれる電源スイツチ投入時の過大な電流により入力回
路のヒユーズ溶断やスイッチ接点の溶着などを防止する
ためにソフトスタート回路が設けられている。

第３図は従来のソフトスタート回路が設けられたスイッ
チング電源の一例の構成を示す図である。

同図に示すように、このスイッチング電源装置は、電源
投入直後に入力される交流を整流するダイオードＤ１、
Ｄ２、Ｄ３、Ｄ４と、ダイオードＤ１、Ｄ２に直列に接
続されているソフトスタートのための抵抗Ｒ１、Ｒ２と
、直列接続されたダイオードＤ１および抵抗Ｒ１と並列
にアノードおよびカソードが接続されたサイリスタＳ１
と、直列接続されたダイオードＤ２および抵抗Ｒ２と並
列にアノードおよびカソードが接続されたサイリスタＳ
２と、サイリスタＳｌ、Ｓ２のゲートにパルスを印加す
るためのスイッチに１、Ｒ２を有するリレーにと、電源
投入後、所定の時間経過後にリレーＫをオンにするため
のタイマースイッチ回路部１と、整流された電流の電荷
を蓄積するコンデンサＣ１と、１次側巻線の電圧を変換
して２次側巻線にａカするトランスＴ１と、このトラン
スＴ１の１次側巻線をスイッチングするスイッチングト
ランジスタＴｒｉと、トランスＴ１の２次側巻線の出力
電圧に応じてスイッチングトランジスタＴｒｉのパルス
幅を制御するスイッチングトランジスタ制御回路２と、
スイッチングトランジスタＴｒｌを安定に動作させ、ノ
イズを除去するスナバ回路３とによって主要部分が構成
されている。

そして、タイマースイッチ回路部１は抵抗Ｒ４、Ｒ５、
トランジスタＴｒ２と、コンデンサＣ２とによって構成
されている。

つぎに、上述した構成の従来のスイッチング電源の動作
について説明する。

まｆ、Ａｃ１００Ｖか電源スイッチＳＷをオンにするこ
とにより、ダイオード群による整流回路に入力される。

ところで、電源投入直後は、トランジスタＴｒ２のベー
スは、はぼＯｖの電圧となっているのでトランジスタＴ
ｒ２は、オフとなる。このため、リレーには、オフにな
り、リレーにのスイッチに１、Ｒ２はオフになる。

したがって、電源投入直後は、入力された交流電流は、
ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４と、抵抗Ｒ１、Ｒ２
とで構成されるブリッジ整流回路を流れることによフて
整流されることになる。このとき、平滑コンデンサＣ１
に電荷が蓄積し、約１４１■まで電圧か上昇する。

コンデンサＣ２の容量により決定される時定数により、
トランジスタＴｒ２のベース電圧か約０゜８■になると
、トランジスタＴｒ２がオンになり、リレーＫかオンと
なって、スイッチに１、Ｒ２かオンとなる。

抵抗Ｒ５、Ｒ６、ダイオードＤ５、および、抵抗Ｒ７、
Ｒ８、ダイオードＤ６に、それぞれ、電流が流れ、サイ
リスタＳ１、Ｓ２のゲートにトリガがかかる。そして、
入力電流は、この後は、サイリスタＳ１、Ｓ２、ダイオ
ードＤ３、Ｄ４を流れ、ダイオードＤ１、Ｄ２、抵抗Ｒ
１、Ｒ２には、流れなくなる。

なお、サイリスタＳ１、Ｓ２のゲートに接続されている
コンデンサＣ３、Ｃ４は、ノイズ除去のためのものであ
る。

すなわち、電源スイッチＳＷの投入直後の所定の時間だ
けソフトスタートのための抵抗Ｒ１、Ｒ２か直列に接続
されたダイオードＤ１、Ｄ２に電流が流れることになる
。

このようにすることにより、ラッシュカレントをおさえ
ていた。（ラッシュカレントは抵抗Ｒ１、Ｒ２の抵抗値
と、平滑コンデンサＣ１の容量で決まる。） しかしながら、このような従来のスイッチング電源装置
では、ソフトスタートのためのダイオードＤ１、Ｄ２、
および、抵抗Ｒ１、Ｒ２は、大容量のものが必要でコス
トが高くなるという問題点があった。

また、ラッシュカレントも、抵抗Ｒ１の抵抗値を５Ω、
とすると、ラッシュカレントの最大値は、１４１１５−
２８Ａとなり、ノイズ発生も大きかった。

第４図はサーミスタを用いた従来の別の例を示す構成図
である。

同図に示すように、この電源装置は、ダイオードＤ７、
Ｄ８、Ｄ９、ＤＩＯによって構成されるブリッジ整流回
路と、サーミスタ４と、平滑コンデンサＣ５とによって
構成されている。

この電源装置は整流回路はシンプルであるが、ラッシュ
カレントを抑えるためにサーミスタ４を用いているため
、通常電源動作時であっても、サーミスタ４に発熱があ
り、電源の効率を低下させていた。

（発明か解決しようとする課題） 上述したように、従来の電源装置では、ソフトスタート
のためのダイオード、抵抗は、大容量のものが必要で、
大型、コスト高となっていた。

また、サーミスタを用いたソフトスタート回路を有する
電源装置では、発熱のため、効率が低下した。

本発明は上記課題を解決すべく創案されたものであり、
小型で、コストが低く、効率が良く、ラッシュカレント
そのものを低く抑えることのできる電源装置を提供する
ことを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明の電源装置では、上記目的を達成するために、入
力される交流電圧を整流する整流素子と、前記入力され
る交流電圧をオン・オフする電源スイッチと、前記整流
素子によって整流された電流の電荷を蓄積するコンデン
サと、前記電源スイッチがオンされてから、前記入力さ
れる交流電圧か前記コンデンサの両端の電圧よりも高い
電圧で、かつ、前記交流電圧波形が低下しつつあるタイ
ミングで所定期間、前記整流素子を電気的接続状態にし
て前記コンデンサに電荷を蓄積させる動作を行い、この
動作を所定の回数実行して前記コンデンサに徐々に電荷
が蓄積されるように制御する制御手段とを具備すること
を特徴としている。

（作　用） 本発明の電源装置では、電源が投入されてから所定の間
、入力される交流電圧がコンデンサの両端の電圧よりも
高い電圧で、かつ、前記交流電圧波形が低下しつつある
タイミングで整流素子が電気的接続状態となってコンデ
ンサに電荷が蓄積される。そしてこの動作が所定の回数
実行される。

したがってコンデンサに徐々に電荷か蓄積されるで、ラ
ッシュカレントが小さくなる。

（実施例） 以下、本発明の実施例を図面を用いて説明する。

第１図は本発明の電源装置をスイッチング電源装置に適
用した場合の一実施例の構成を示す図である。

同図に示すように、この電源装置は、電源スイッチＳＷ
と、入力される交流の整流を行う整流部５と、整流され
た電流を平滑する平滑コンデンサＣ６と、平滑コンデン
サＣ６によって平滑された電流のスイッチングを行うス
イッチングトランジスタＴｒ３と、スイッチングされた
電流の電力を１次側から２次側に伝達するトランスＴ２
と、２次側整流平滑回路６ａ、６ｂと、スイッチングト
ランジスタＴｒ３を安定に動作させ、ノイズを除去する
スナバ回路７と、抵抗ＲＩＯと抵抗Ｒ１１とからなり入
力される交流の電圧を検出する電圧検出回路８と、ソフ
トスタートおよび出力電圧を制御するディジタル制御部
９と、出力電圧の検出をする出力電圧検出回路１０と、
ディジタル制御部９に電源を供給するディジタル制御部
電源回路１１とによって主要部分か構成されている。

そして、整流部５は、ダイオードＤ１１、Ｒ１２と、サ
イリスタＳ３、Ｓ４と、フォトサイリスタＰ１、Ｒ２と
、抵抗Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５、コンデンサＣ
７、Ｃ８とによって構成されている。

また、ディジタル制御部９は、マイクロコンピュータ１
２と、データを記憶するＲＡＭ　（ランダムアクセスメ
モリ）１３と、マイクロコンピュータ］２の制御プログ
ラムが格納されているＲ　ＯＭくリードオンリーメモリ
）１４と、Ａ／Ｄ変換器１５と、レジスタＲＥＧとから
構成されている。

そして、マイクロコンピュータ１２、ＲＡＭ’３、ＲＯ
Ｍ１４、Ａ／Ｄ変換器１５は、内部バス１６で結ばれて
いる。また、レジスタＲＥＧの第１ビツトＢ１、第２ビ
ツトＢ２は、フォトサイリスタＰ１、Ｒ２に接続されて
いる。さらに、レジスタＲＥＧの第４ビツトＢ４は、ド
ライバ１７、パルストランス１８を介して、スイッチン
グトランジスタＴｒ３のベースに人力されている。なお
、レジスタＲＥＧの第３ビツトＢ３は使用されていない
。

さらに、ディジタル制御部電源回路１コは、ダイオード
Ｄ１３と、抵抗Ｒ１６、Ｒｉ　７と、コンデンサＣ９と
から構成されており、ディジタル制御部９に＋１２Ｖの
直流を供給する。

また、出力電圧検出回路１０は、可変抵抗器ＶＲと、フ
ォトカブラＰ３と、抵抗Ｒ１８、Ｒ１９とから構成され
ている。そして、フォトカプラＰ３のフォトトランジス
タのコレクタは、ディジタル制御部９のＡ／Ｄ変換器１
５に入力されている。

さらに、入力電圧検出回路８からの出力も、ディジタル
制御部９のＡ／Ｄ変換器１５に入力されている。

つぎに、上述した構成の電源装置の動作について説明す
る。

第２図は入力される交流とレジスタＲＥＧの第１ビツト
Ｂ１、第２ビツトＢ２と第１図のＡ点を流れる電流量を
示す図である。

まず、電源スイッチＳＷをオンすると、１００Ｖ、５０
Ｈｚの交流が人力される。すると、ディジタル制御部電
源回路１１で、この交流が整流、平滑、分圧されて＋１
２Ｖがディジタル制御回路９に供給される。この時サイ
リスタＳ２、Ｓ４はフォトサイリスタＰ１、Ｐ２がオフ
されているのでオフ状態である。

また、入力される交流電圧は、入力電圧検出回路８によ
って検出、分圧されてディジタル制御回路９のＡ／Ｄ変
換器１５に人力され、ディジタル信号に変換される。デ
ィジタル制御回路９のマイクロコンピュータ１２は、こ
のディジタル信号のチエツクを開始する。そして、人力
される交流電圧が減少の状態にあって、かつ、＋５ｖと
なった時（第２図に示す１０１０時点）に、マイクココ
ンピュータ１２はレジスタＲＥＧの第２ビツトＢ２をｒ
ＨＪレベルにする。

この結果、フォトサイリスタＰ１のフォトダイオードに
電流が流れ、フォトサイリスタＰ１はオン状態となる。

そして、抵抗Ｒ１２、フォトサイリスタＰ１、抵抗Ｒ１
３に電流が流れる。なお、コンデンサＣ７は、ノイズ除
去のためのものである。

このため、サイリスタＳ３のゲートにカソードに対して
電圧が印加されることになり、サイリスタＳ３がオンと
なる。

そして、入力される交流の整流がサイリスタＳ３によっ
て行われ、整流された電流が平滑コンデンサＣ６に流れ
、電荷が蓄積される。この整流、蓄積は入力される交流
電流か減少して０■になるまで続けられる。この間に平
滑コンデンサＣ６の両端の電圧は約４■になり、第１図
の点Ａを通過する電流は、第２図の２０１に示すように
なる。

マイクロコンピュータ１２は、人力される交流電圧か負
である間にレジスタＲＥＧの第２ビツトＢ２を「Ｌ」レ
ベルにする。このため、サイリスタＳ３はオフとなる。

この後、再び、マイクロコンピュータ１２はＡ／Ｄ変換
器２５から出力されるディジタル信号をチエツクし、入
力される交流電圧をチエツクし続ける。そして、今度は
、入力される交流電圧が減少の状態にあって、かつ、＋
１０Ｖとなった時（第２図に示す１０２の時点）に、マ
イクロコンピュータ１２はレジスタＲＥＧの第２ビツト
Ｂ２をｒＨＪレベルにする。

この結果、サイリスタＳ３は、オン状態となり、Ｏｖに
なるまで、サイリスタＳ３により整流が行われ、平滑コ
ンデンサＣ６に蓄積される。

そして、このときは、平滑コンデンサＣ６の両端の電圧
は、約９ｖとなり、第１図のＡ点を通過する電流は、第
２図の２０２に示すようになる。

同様にして、マイクロコンピュータ１２は、入力される
交流電圧が減少し、１５Ｖ、２０Ｖ、・・・・・・　１
４０Ｖの時にレジスタＲＥＧの第２ビツトＢ２をｒｌ（
Ｊレベルにし、入力される交流の電圧が負の区間で、レ
ジスタＲＥＧの第２ビツトＢ２を「Ｌ」レベルにすると
いう動作を続ける。

このようにして、平滑コンデンサＣ６の両端の電圧は、
１４Ｖ、１９Ｖ、・・・　１３９ｖと上昇していく。

このとき、Ａ点を流れる電流は、第２図の２０１．２０
２．２０３、・・・　２０７に示すように、はぼ同一の
電流値となる。これは、平滑コンデンサＣ６の電圧と入
力される交流電流の電圧がほぼ５ＶＬか差がないためで
ある。

マイクロコンピュータ１２は、第２図の１０３の後は、
レジスタＲＥＧの第２ビツトＢ２をｒＨＪレベルのまま
にする。さらに、その後、入力された交流の電圧がＯＶ
になる前の第２図に示す１０４のタイミングでレジスタ
ＲＥＧの第１ビツトＢ１をｒＨＪレベルにする。

この結果、フォトサイリスタＰ２のフォトダイオードに
電流が流れ、フォトサイリスタＰ２はオン状態となる。

そして、抵抗Ｒ１４、フォトサイリスタＰ２、抵抗Ｒ１
５に電流が流れる。

このため、サイリスタＳ４のゲートにカソードに対して
電圧が印加されることになり、サイリスタＳ４がオンと
なる。

そして、サイリスタＳ３、Ｓ４、ダイオードＤ１１、Ｄ
１２によってブリッジ整流回路が構成され、通常の整流
動作が行われる。

この後、マイクロコンピュータ１２は、２次側の直流出
力電圧の立ち上げ動作を実行する。

まず、マイクロコンピュータ１２は、レジスタＲＥＧの
第４ビツトＢ４を一定時間ごとにｒＨＪレベル、「Ｌ」
レベルにすることを繰り返して、ドライバ１７、パルス
トランス１８を介してスイッチングトランジスタＴｒ３
のベースに駆動パルスを供給する。

この結果、トランスＴ２の２次側巻線に所定の電圧の交
流が出力される。この交流は２次側整流平滑回路６ａ、
６ｂによって直流に変換される。

さらに、出力の直流電圧は可変抵抗器ＶＲ，フォトカプ
ラＰ３を介してディジタル制御部９のＡ／Ｄ変換器１５
に入力される。そして、マイクロコンピュータ１２は、
ディジタル値に変換された出力電圧を読み、目標とする
電圧より低い時は、スイッチングトランジスタＴｒ３の
スイッチングオンパルス幅を大きくするようにレジスタ
ＲＥＧの第４ビツトＢ４を制御し、目標とする電圧より
高い時は、スイッチングトランジスタＴｒ３のスイッチ
ングオンパルス幅を小さくするようにレジスタＲＥＧの
第４ビツトＢ４を制御して２次側に安定した直流電圧を
得ることができる。

したがって本実施例のスイッチング電源装置では、電源
スイツチ投入直後に、徐々に、電荷が蓄積されていくの
で、ラッシュカレントを低く抑えることが可能となる。

また、ラッシュカレントが低くなるために電流容量の小
さい部品でよいことになり、安価、小型にすることが可
能になる。

以上述べた実施例では本発明をスイッチング電源装置に
適用する例について述べたか、本発明は係る実施例に限
定されるものではなく、一般の電源装置に適用してもよ
いことは勿論である。

［発明の効果］ 以上説明したように、本発明の電源装置によれば、コン
デンサに徐々に電荷が蓄積されるので、ラッシュカレン
トを低く抑えることが可能になる。

さらに、ラッシュカレントが低くなったことにより、電
流容量の小さい部品で済むことになり、低コストで小型
な電源装置とすることが可能になる。

さらに、ソフトスタートのために、サーミスタなどの発
熱体を使用していないので、高効率になる。

【図面の簡単な説明】 第１図は本発明の電源装置をスイッチング電源装置に適
用した場合の一実施例の構成を示す図、第２図は第１図
に示す実施例の動作を説明するための図、第３図は従来
の電源装置の構成例を示す図、第４図は従来の電源装置
の他の構成例を示す図である。 ５・・・整流部、８・・・入力電圧検出回路、９・・・
ディジタル制御部、１０・・・出力電圧検出回路、１２
・・マイクロコンピュータ、１３・・ＲＡＭ、１４・・
・ＲＯＭ、１５・・・Ａ／Ｄ変換器、１７・・・ドライ
バ、１８・・・パルストランス、Ｃ６・・・平滑コンデ
ンサ、Ｄｌｌ、ＤＩ２・・・ダイオード、Ｐｌ、Ｐ２・
・・フォトサイリスタ、Ｓ３、Ｓ４・・・サイリスク、
ＳＷ・・・電源スイッチ、Ｔｒ３・・・スイッチングト
ランジスタ、Ｔ２・・・トランス。 出願人　　　　　　株式会社　東芝 代理人　弁理士　　須　山　佐　−

Claims (1)

1. 【特許請求の範囲】 入力される交流電圧を整流する整流素子と、前記入力さ
   れる交流電圧をオン・オフする電源スイッチと、 前記整流素子によって整流された電流の電荷を蓄積する
   コンデンサと、 前記電源スイッチがオンされてから、前記入力される交
   流電圧が前記コンデンサの両端の電圧よりも高い電圧で
   、かつ、前記交流電圧波形が低下しつつあるタイミング
   で所定期間、前記整流素子を電気的接続状態にして、前
   記コンデンサに電荷を蓄積させる動作を行い、この動作
   を所定の回数実行して前記コンデンサに徐々に電荷が蓄
   積されるように制御する制御手段と を具備することを特徴とする電源装置。