JPH05137326A - フライバツク型スイツチングレギユレータ - Google Patents
フライバツク型スイツチングレギユレータInfo
- Publication number
- JPH05137326A JPH05137326A JP3321524A JP32152491A JPH05137326A JP H05137326 A JPH05137326 A JP H05137326A JP 3321524 A JP3321524 A JP 3321524A JP 32152491 A JP32152491 A JP 32152491A JP H05137326 A JPH05137326 A JP H05137326A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- voltage
- field effect
- down transformer
- switching regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 238000009499 grossing Methods 0.000 claims abstract description 25
- 238000001514 detection method Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 abstract description 4
- 238000004804 winding Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 降圧トランス２次側の整流用ダイオードの損
失を低減して、スイッチングレギュレータの効率を高め
るようにする。 【構成】 フライバック型スイッチングレギュレータに
おいて、少なくとも、降圧トランス４の２次側端子の一
端に直列接続された整流用電界効果型トランジスタ５
と、この電界効果型トランジスタ５の他端側と降圧トラ
ンス４の２次側端子の他端との間に並列接続された平滑
用コンデンサ６とから整流回路を構成する。これによ
り、ショットキーバリアダイオード等の整流ダイオード
を用いるものに比べて、電界効果型トランジスタの損失
が小さくなり、効率を高めることができる。
失を低減して、スイッチングレギュレータの効率を高め
るようにする。 【構成】 フライバック型スイッチングレギュレータに
おいて、少なくとも、降圧トランス４の２次側端子の一
端に直列接続された整流用電界効果型トランジスタ５
と、この電界効果型トランジスタ５の他端側と降圧トラ
ンス４の２次側端子の他端との間に並列接続された平滑
用コンデンサ６とから整流回路を構成する。これによ
り、ショットキーバリアダイオード等の整流ダイオード
を用いるものに比べて、電界効果型トランジスタの損失
が小さくなり、効率を高めることができる。
Description
【０００１】
【産業上の利用分野】本発明はスイッチングレギュレー
タに関し、特にＤＣ３ｖなどの低電圧出力用途に適した
フライバック型スイッチングレギュレータ関するもので
ある。
タに関し、特にＤＣ３ｖなどの低電圧出力用途に適した
フライバック型スイッチングレギュレータ関するもので
ある。
【０００２】
【従来の技術】従来この種のフライバック型スイッチン
グレギュレータは、図７に示すように、整流用ダイオー
ドブリッジ１と、平滑用コンデンサ２と、パワーＭＯＳ
ＦＥＴなどのパワートランジスタ３と、降圧トランス４
と、整流用ダイオード（主としてショットキーバリアダ
イオード）２０と、平滑用コンデンサ６，７と、平滑リ
アクトル８とを有している。
グレギュレータは、図７に示すように、整流用ダイオー
ドブリッジ１と、平滑用コンデンサ２と、パワーＭＯＳ
ＦＥＴなどのパワートランジスタ３と、降圧トランス４
と、整流用ダイオード（主としてショットキーバリアダ
イオード）２０と、平滑用コンデンサ６，７と、平滑リ
アクトル８とを有している。
【０００３】この動作は、例えばＡＣ１００ｖの交流入
力ＶINを整流用ダイオードブリッジ１により整流し、平
滑用コンデンサ２に直流高電圧ＶC1（例えばＤＣ１００
ｖ）をつくる。つぎに制御回路（図示せず）のパルス幅
制御されるパワートランジスタ（パワーＭＯＳＦＥＴな
ど）３をオンさせることにより、降圧トランス４の励磁
インダクタンスＬT に、次式で表されるエネルギーを蓄
積する。
力ＶINを整流用ダイオードブリッジ１により整流し、平
滑用コンデンサ２に直流高電圧ＶC1（例えばＤＣ１００
ｖ）をつくる。つぎに制御回路（図示せず）のパルス幅
制御されるパワートランジスタ（パワーＭＯＳＦＥＴな
ど）３をオンさせることにより、降圧トランス４の励磁
インダクタンスＬT に、次式で表されるエネルギーを蓄
積する。
【０００４】 １／２・ＬT・Ｉ1 2＝１／２・ＬT・〔（ＶC1／ＬT）・ｔ〕2＝（ＶC1 2・ｔ2 ）／（２・ＬT）
【０００５】但しＩ1 は降圧トランス４の１次巻線電流
のピーク値、ｔはパワートランジスタ３のオン期間を示
す。この時、降圧トランス４の２次側には、（Ｎ2／
Ｎ1）・ＶC1（但しＮ1／Ｎ2は各々降圧トランス４の１
次／２次巻線数を示す。）なる電圧が発生するが、整流
用ダイオード２０の阻止方向であるため、電流は流れな
い。
のピーク値、ｔはパワートランジスタ３のオン期間を示
す。この時、降圧トランス４の２次側には、（Ｎ2／
Ｎ1）・ＶC1（但しＮ1／Ｎ2は各々降圧トランス４の１
次／２次巻線数を示す。）なる電圧が発生するが、整流
用ダイオード２０の阻止方向であるため、電流は流れな
い。
【０００６】次にパワートランジスタ３をオフさせるこ
とにより、降圧トランス４の励磁インダクタンスＬT に
蓄積されたエネルギーが放出され、その降圧トランス４
の２次巻線Ｎ2より電流（初期電流Ｉ2 は（Ｎ1／Ｎ2）
・Ｉ1）が流れ、整流用ダイオード２０を経て平滑用コ
ンデンサ６に充電される。さらに平滑用リアクトル８と
平滑用コンデンサ７により平滑され、その直流出力Ｖ
OUT として例えば３ｖの直流電圧が得られる。
とにより、降圧トランス４の励磁インダクタンスＬT に
蓄積されたエネルギーが放出され、その降圧トランス４
の２次巻線Ｎ2より電流（初期電流Ｉ2 は（Ｎ1／Ｎ2）
・Ｉ1）が流れ、整流用ダイオード２０を経て平滑用コ
ンデンサ６に充電される。さらに平滑用リアクトル８と
平滑用コンデンサ７により平滑され、その直流出力Ｖ
OUT として例えば３ｖの直流電圧が得られる。
【０００７】
【発明が解決しようとする課題】しかし、このような従
来のフライバック型スイッチングレギュレータは、整流
用ダイオード２０を用いているため、順電圧降下ＶF の
小さいショットキーバリアダイオード（ＶF ≒０．４
ｖ）でも、低電圧（例えば３ｖ）直流出力を得る場合に
は効率が悪くなるという問題があった。例えば整流用ダ
イオード２０だけで、直流出力の０．４ｖ／３ｖ＝１３
％もの損失となる。
来のフライバック型スイッチングレギュレータは、整流
用ダイオード２０を用いているため、順電圧降下ＶF の
小さいショットキーバリアダイオード（ＶF ≒０．４
ｖ）でも、低電圧（例えば３ｖ）直流出力を得る場合に
は効率が悪くなるという問題があった。例えば整流用ダ
イオード２０だけで、直流出力の０．４ｖ／３ｖ＝１３
％もの損失となる。
【０００８】
【課題を解決するための手段】前述の課題を解決するた
め、本発明はつぎの手段により構成するものとなってい
る。すなわち、前述のフライバック型スイッチングレギ
ュレータにおいて、少なくとも降圧トランスの２次側端
子の一端に直列接続された整流用電界効果型トランジス
タと、この電界効果型トランジスタの他端側と降圧トラ
ンスの２次側端子の他端との間に並列接続された平滑用
コンデンサとから整流回路を構成したものである。
め、本発明はつぎの手段により構成するものとなってい
る。すなわち、前述のフライバック型スイッチングレギ
ュレータにおいて、少なくとも降圧トランスの２次側端
子の一端に直列接続された整流用電界効果型トランジス
タと、この電界効果型トランジスタの他端側と降圧トラ
ンスの２次側端子の他端との間に並列接続された平滑用
コンデンサとから整流回路を構成したものである。
【０００９】
【作用】したがって、ショットキーバリアダイオード等
の整流ダイオードに代えて電界効果型トランジスタを用
いることにより、その損失が低減してスイッチングレギ
ュレータの効率を高めることができる。
の整流ダイオードに代えて電界効果型トランジスタを用
いることにより、その損失が低減してスイッチングレギ
ュレータの効率を高めることができる。
【００１０】
【実施例】以下に本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示すもので、整
流用ダイオードブリッジ１と、平滑用コンデンサ２と、
パワートランジスタ３と、降圧トランス４と、整流用電
界効果型トランジスタ５と、平滑用コンデンサ６，７
と、平滑用リアクトル８とを有している。すなわち、こ
の実施例において図７に示した従来例のものと異なる点
は、降圧トランス４の２次巻線Ｎ2 の一端にドレイン端
子が接続され、かつその補助用２次巻線Ｎ3 の両端間に
ゲート，ソース端子がそれぞれ接続された整流用電界効
果型トランジスタ５をダイオード２０に代えて構成した
ことである。なお、図中同一符号は同一または相当部分
を示している。
て説明する。図１は本発明の一実施例を示すもので、整
流用ダイオードブリッジ１と、平滑用コンデンサ２と、
パワートランジスタ３と、降圧トランス４と、整流用電
界効果型トランジスタ５と、平滑用コンデンサ６，７
と、平滑用リアクトル８とを有している。すなわち、こ
の実施例において図７に示した従来例のものと異なる点
は、降圧トランス４の２次巻線Ｎ2 の一端にドレイン端
子が接続され、かつその補助用２次巻線Ｎ3 の両端間に
ゲート，ソース端子がそれぞれ接続された整流用電界効
果型トランジスタ５をダイオード２０に代えて構成した
ことである。なお、図中同一符号は同一または相当部分
を示している。
【００１１】次に上記実施例の動作を説明する。この動
作は、まず従来例と同様に、ＡＣ１００ｖの交流入力Ｖ
INを整流用ダイオードブリッジ１により整流し、平滑用
コンデンサ２に直流高電圧ＶC1をつくる。次にパルス幅
制御されるパワートランジスタ３をオンさせることによ
り、降圧トランス４の励磁インダクタンスにエネルギー
を蓄積する。この時、降圧トランス４の２次側に、 （Ｎ2／Ｎ1）・ＶC1及び（Ｎ3／Ｎ1）・ＶC1 なる電圧が発生するが、電界効果型トランジスタ５のゲ
ート・ソース間に負の電圧〔−（Ｎ3／Ｎ1）・ＶC1〕が
印加され、電界効果型トランジスタ５はオフ状態である
ため、電流は流れない。
作は、まず従来例と同様に、ＡＣ１００ｖの交流入力Ｖ
INを整流用ダイオードブリッジ１により整流し、平滑用
コンデンサ２に直流高電圧ＶC1をつくる。次にパルス幅
制御されるパワートランジスタ３をオンさせることによ
り、降圧トランス４の励磁インダクタンスにエネルギー
を蓄積する。この時、降圧トランス４の２次側に、 （Ｎ2／Ｎ1）・ＶC1及び（Ｎ3／Ｎ1）・ＶC1 なる電圧が発生するが、電界効果型トランジスタ５のゲ
ート・ソース間に負の電圧〔−（Ｎ3／Ｎ1）・ＶC1〕が
印加され、電界効果型トランジスタ５はオフ状態である
ため、電流は流れない。
【００１２】つぎにパワートランジスタ３をオフさせる
ことにより、降圧トランス４の励磁インダクタンスに蓄
積されたエネルギーが放出され、電界効果型トランジス
タ５のゲート・ソース間に正の電圧が印加されることに
より、電界効果型トランジスタ５がオンとなる。この電
界効果型トランジスタ５はオンとなると、例えば図２に
示すような抵抗特性を有しているため（ＮチャネルＦＥ
Ｔの場合）、電圧降下ＶF を小さくすることができる。
ことにより、降圧トランス４の励磁インダクタンスに蓄
積されたエネルギーが放出され、電界効果型トランジス
タ５のゲート・ソース間に正の電圧が印加されることに
より、電界効果型トランジスタ５がオンとなる。この電
界効果型トランジスタ５はオンとなると、例えば図２に
示すような抵抗特性を有しているため（ＮチャネルＦＥ
Ｔの場合）、電圧降下ＶF を小さくすることができる。
【００１３】例えば１０ｗ（３．３ A）出力では、オン
抵抗２０ｍΩの電界効果型トランジスタ５を用いること
により、０．５ｗの損失、すなわち直流出力の０．５ｗ
／１０ｗ＝５％の損失に低減できた。なお、図２におい
て横軸は電界効果型トランジスタ５のドレイン・ソース
間電圧−ＶDSが、縦軸はそのドレイン電流ＩD がとって
あり、同図中破線はオン時の、そして実線はオフ時の特
性をそれぞれ示している。
抵抗２０ｍΩの電界効果型トランジスタ５を用いること
により、０．５ｗの損失、すなわち直流出力の０．５ｗ
／１０ｗ＝５％の損失に低減できた。なお、図２におい
て横軸は電界効果型トランジスタ５のドレイン・ソース
間電圧−ＶDSが、縦軸はそのドレイン電流ＩD がとって
あり、同図中破線はオン時の、そして実線はオフ時の特
性をそれぞれ示している。
【００１４】本発明の一実施例である図１では、図３に
示す連続モード、つまり降圧トランス４の励磁インダク
タンスに蓄積されたエネルギーが放出しつくす前に、パ
ワートランジスタ３をオンさせて（図３(b) ）、励磁イ
ンダクタンスへのエネルギー蓄積を始める制御方法の場
合には、電界効果型トランジスタ５のゲート・ソース間
に、Ｎチャネルではドレインからソースの向きには電流
が流れないように電圧が印加されて動作している（図３
(c)および(d)）。
示す連続モード、つまり降圧トランス４の励磁インダク
タンスに蓄積されたエネルギーが放出しつくす前に、パ
ワートランジスタ３をオンさせて（図３(b) ）、励磁イ
ンダクタンスへのエネルギー蓄積を始める制御方法の場
合には、電界効果型トランジスタ５のゲート・ソース間
に、Ｎチャネルではドレインからソースの向きには電流
が流れないように電圧が印加されて動作している（図３
(c)および(d)）。
【００１５】しかし、図４に示す不連続モード、つまり
降圧トランス４の励磁インダクタンスに蓄積されたエネ
ルギーが放出しつくした後に、パワートランジスタ３を
オンさせて（図４(b) ）、励磁インダクタンスへ新たに
エネルギーの蓄積を始める制御方法の場合には、励磁イ
ンダクタンスに蓄積されたエネルギーの放出終了前には
電界効果型トランジスタ５のゲート・ソース間に正の電
圧が印加されており（図４(c)および(d)）、その放出終
了直後にはコンデンサ６から降圧トランス４の２次巻線
Ｎ2 に電圧が印加されるため、電界効果型トランジスタ
５のゲート・ソース間に正の電圧が継続して印加され続
け、電界効果型トランジスタ５はオン状態を保持し続け
る。
降圧トランス４の励磁インダクタンスに蓄積されたエネ
ルギーが放出しつくした後に、パワートランジスタ３を
オンさせて（図４(b) ）、励磁インダクタンスへ新たに
エネルギーの蓄積を始める制御方法の場合には、励磁イ
ンダクタンスに蓄積されたエネルギーの放出終了前には
電界効果型トランジスタ５のゲート・ソース間に正の電
圧が印加されており（図４(c)および(d)）、その放出終
了直後にはコンデンサ６から降圧トランス４の２次巻線
Ｎ2 に電圧が印加されるため、電界効果型トランジスタ
５のゲート・ソース間に正の電圧が継続して印加され続
け、電界効果型トランジスタ５はオン状態を保持し続け
る。
【００１６】そのため、図４(c) の斜線に示す電流が流
れ、降圧トランス４の励磁インダクタンスにエネルギー
が蓄積される。このため、直流出力に寄与しない電流に
より電界効果型トランジスタ５の損失が増えるという欠
点がある。なお、図３及び図４の(a)は降圧トランス４
の１次巻線Ｎ1の電圧ＶC1をそれぞれ示す。このような
欠点を解決するものが、本発明の特許請求の範囲２およ
び３に記載されたものであり、図５及び図６にそれぞれ
の実施例を示している。
れ、降圧トランス４の励磁インダクタンスにエネルギー
が蓄積される。このため、直流出力に寄与しない電流に
より電界効果型トランジスタ５の損失が増えるという欠
点がある。なお、図３及び図４の(a)は降圧トランス４
の１次巻線Ｎ1の電圧ＶC1をそれぞれ示す。このような
欠点を解決するものが、本発明の特許請求の範囲２およ
び３に記載されたものであり、図５及び図６にそれぞれ
の実施例を示している。
【００１７】図５に示す本発明の実施例は、平滑用コン
デンサ６に対しその電圧上昇を検出する電圧上昇検出回
路９を並列に接続したもので、この電圧上昇検出回路９
が、ＮＰＮ形トランジスタ１０，１１と、ダイオード１
２，１３と、コンデンサ１４と、抵抗１５とから構成さ
れている。ここで、電圧上昇検出回路９は、トランジス
タ１０のベースがダイオード１２のアノードを経て平滑
用コンデンサ６の一端側に接続されるとともに、コンデ
ンサ１４を介して平滑用コンデンサ１６の他端側に接続
されている。そして、このトランジスタ１０のコレクタ
はダイオード１３のアノードを経て電界効果型トランジ
スタ５のゲート，トランジスタ１１のエミッタに接続さ
れ、さらにそのコレクタがトランジスタ１１のベース，
抵抗１５にそれぞれ接続されており、これら電界効果型
トランジスタ５のソース，トランジスタ１１のコレクタ
及び抵抗１５の他端が直流出力端子の一端（−）に接続
されている。
デンサ６に対しその電圧上昇を検出する電圧上昇検出回
路９を並列に接続したもので、この電圧上昇検出回路９
が、ＮＰＮ形トランジスタ１０，１１と、ダイオード１
２，１３と、コンデンサ１４と、抵抗１５とから構成さ
れている。ここで、電圧上昇検出回路９は、トランジス
タ１０のベースがダイオード１２のアノードを経て平滑
用コンデンサ６の一端側に接続されるとともに、コンデ
ンサ１４を介して平滑用コンデンサ１６の他端側に接続
されている。そして、このトランジスタ１０のコレクタ
はダイオード１３のアノードを経て電界効果型トランジ
スタ５のゲート，トランジスタ１１のエミッタに接続さ
れ、さらにそのコレクタがトランジスタ１１のベース，
抵抗１５にそれぞれ接続されており、これら電界効果型
トランジスタ５のソース，トランジスタ１１のコレクタ
及び抵抗１５の他端が直流出力端子の一端（−）に接続
されている。
【００１８】次に図５に示す動作を説明する。この動作
は、降圧トランス４の励磁インダクタンスに蓄積された
エネルギーの放出により、電界効果型トランジスタ５の
寄生ダイオードを経て平滑コンデンサ６に電流が流れ込
み電圧が上昇（ｄＶcb／ｄｔ）とすると、トランジスタ
１０のベースからエミッタを経て容量Ｃ14をもつコンデ
ンサ１４に電流（Ｃ14×ｄＶcb／ｄｔ）が流れる。その
ためトランジスタ１０がオンし、電界効果型トランジス
タ５のゲート・ソース間に電圧が印加され、電界効果型
トランジスタ５がオンとなる。
は、降圧トランス４の励磁インダクタンスに蓄積された
エネルギーの放出により、電界効果型トランジスタ５の
寄生ダイオードを経て平滑コンデンサ６に電流が流れ込
み電圧が上昇（ｄＶcb／ｄｔ）とすると、トランジスタ
１０のベースからエミッタを経て容量Ｃ14をもつコンデ
ンサ１４に電流（Ｃ14×ｄＶcb／ｄｔ）が流れる。その
ためトランジスタ１０がオンし、電界効果型トランジス
タ５のゲート・ソース間に電圧が印加され、電界効果型
トランジスタ５がオンとなる。
【００１９】次に降圧トランス４の励磁インダクタンス
に蓄積されたエネルギーの放出が終わると、平滑コンデ
ンサ６の電圧上昇がなくなり、トランジスタ１０のベー
ス電流が零となる。このためトランジスタ１０がオフ
し、電界効果型トランジスタ５のゲート・ソース間（入
力容量Ｃiss ）に蓄積された電荷が、まずトランジスタ
１１のエミッタ・ベースを経て抵抗１５に流れることに
よりトランジスタ１１がオンし、このトランジスタ１１
で放電され、電界効果型トランジスタ５がオフする。従
って、この動作により図４(c) の斜線に示す電流は流れ
なくなり、直流出力に寄与しない電流により電界効果型
トランジスタ５の損失が増えるということはなくなる。
に蓄積されたエネルギーの放出が終わると、平滑コンデ
ンサ６の電圧上昇がなくなり、トランジスタ１０のベー
ス電流が零となる。このためトランジスタ１０がオフ
し、電界効果型トランジスタ５のゲート・ソース間（入
力容量Ｃiss ）に蓄積された電荷が、まずトランジスタ
１１のエミッタ・ベースを経て抵抗１５に流れることに
よりトランジスタ１１がオンし、このトランジスタ１１
で放電され、電界効果型トランジスタ５がオフする。従
って、この動作により図４(c) の斜線に示す電流は流れ
なくなり、直流出力に寄与しない電流により電界効果型
トランジスタ５の損失が増えるということはなくなる。
【００２０】図６に示す本発明の別の実施例は、電界効
果型トランジスタ５のドレイン・ソース端子間に、その
端子間電圧の正負を検出する電圧検出回路１６を接続し
たものである。この場合、電圧検出回路１６はコンパレ
ータ１７と、コンデンサ１８と、ダイオード１９とから
構成されている。
果型トランジスタ５のドレイン・ソース端子間に、その
端子間電圧の正負を検出する電圧検出回路１６を接続し
たものである。この場合、電圧検出回路１６はコンパレ
ータ１７と、コンデンサ１８と、ダイオード１９とから
構成されている。
【００２１】図６の実施例によると、動作は降圧トラン
ス４の励磁インダクタンスに蓄積されたエネルギーの放
出中、すなわち電界効果型トランジスタ５のソースから
ドレインに電流が流れている間は、コンパレータ１７の
非反転入力（＋）の電位が反転入力（−）の電位よりも
高いため、出力は正電圧となり、電界効果型トランジス
タ５はオン状態となる。
ス４の励磁インダクタンスに蓄積されたエネルギーの放
出中、すなわち電界効果型トランジスタ５のソースから
ドレインに電流が流れている間は、コンパレータ１７の
非反転入力（＋）の電位が反転入力（−）の電位よりも
高いため、出力は正電圧となり、電界効果型トランジス
タ５はオン状態となる。
【００２２】そして降圧トランス４の励磁インダクタン
スに蓄積されたエネルギーの放出が終わり、平滑コンデ
ンサ６から電界効果型トランジスタ５に電流が流れよう
とすると、コンパレータ１７の非反転入力（＋）の電位
が反転入力（−）の電位よりも低くなり、出力は負電圧
となり、電界効果型トランジスタ５はオフとなる。この
動作により図４(c) の斜線に示す電流は流れなくなり、
直流出力に寄与しない電流により電界効果型トランジス
タ５の損失が増えるということはなくなる。
スに蓄積されたエネルギーの放出が終わり、平滑コンデ
ンサ６から電界効果型トランジスタ５に電流が流れよう
とすると、コンパレータ１７の非反転入力（＋）の電位
が反転入力（−）の電位よりも低くなり、出力は負電圧
となり、電界効果型トランジスタ５はオフとなる。この
動作により図４(c) の斜線に示す電流は流れなくなり、
直流出力に寄与しない電流により電界効果型トランジス
タ５の損失が増えるということはなくなる。
【００２３】
【発明の効果】以上説明したように本発明は、交流入力
を整流したのち、トランジスタ素子のオン・オフ動作を
利用して交流に変換し、その交流電圧を降圧トランスで
降圧して再び直流に変換するフライバック型スイッチン
グレギュレータにおいて、前記前記降圧トランス２次側
の整流用ダイオードとして電界効果型トランジスタを使
用したので、その損失を低減でき、スイッチングレギュ
レータの効率を向上させることができる。
を整流したのち、トランジスタ素子のオン・オフ動作を
利用して交流に変換し、その交流電圧を降圧トランスで
降圧して再び直流に変換するフライバック型スイッチン
グレギュレータにおいて、前記前記降圧トランス２次側
の整流用ダイオードとして電界効果型トランジスタを使
用したので、その損失を低減でき、スイッチングレギュ
レータの効率を向上させることができる。
【００２４】また、本発明の別の発明によれば、上記の
ものにおいて、降圧トランス２次側の平滑用コンデンサ
の電圧上昇を検出する電圧上昇検出回路、または整流用
電界効果型トランジスタのドレイン端子とソース端子間
の電圧の正負を検出する電圧検出回路を設けることによ
り、直流出力に寄与しない電流によりその電界効果型ト
ランジスタの損失が増えることがなくなり、さらに損失
を低減できるという効果がある。
ものにおいて、降圧トランス２次側の平滑用コンデンサ
の電圧上昇を検出する電圧上昇検出回路、または整流用
電界効果型トランジスタのドレイン端子とソース端子間
の電圧の正負を検出する電圧検出回路を設けることによ
り、直流出力に寄与しない電流によりその電界効果型ト
ランジスタの損失が増えることがなくなり、さらに損失
を低減できるという効果がある。
【図１】本発明によるフライバック型スイッチングトラ
ンジスタの一実施例を示す回路構成図である。
ンジスタの一実施例を示す回路構成図である。
【図２】本発明において用いる電界効果型トランジスタ
の特性図である。
の特性図である。
【図３】図１に示した実施例回路の動作波形（連続モー
ド）図である。
ド）図である。
【図４】同じく図１に示した回路の動作波形（不連続モ
ード）図である。
ード）図である。
【図５】本発明の別の実施例を示す回路構成図である。
【図６】本発明のさらに別の実施例を示す回路構成図で
ある。
ある。
【図７】従来技術の一例を示す回路構成図である。
１ ダイオードブリッジ ２ 平滑用コンデンサ ３ パワートランジスタ ４ 降圧トランス ５ 整流用電界効果型トランジスタ ６，７ 平滑用コンデンサ ８ 平滑用リアクトル ９ 電圧上昇検出回路 １６ 電圧検出回路
Claims (3)
- 【請求項１】 交流入力を整流したのち、トランジスタ
素子のオン・オフ動作を利用して交流に変換し、その交
流電圧を降圧トランスで降圧して再び整流回路により直
流に変換するフライバック型スイッチングレギュレータ
において、 前記整流回路は、少なくとも、前記降圧トランスの２次
側端子の一端に直列接続された整流用電界効果型トラン
ジスタと、この電界効果型トランジスタの他端側と前記
降圧トランスの２次側端子の他端との間に並列接続され
た平滑用コンデンサとを有することを特徴とするフライ
バック型スイッチングレギュレータ。 - 【請求項２】 請求項１において、前記平滑用コンデン
サの電圧上昇を検出する電圧上昇検出回路を備えること
を特徴とするフライバック型スイッチングレギュレー
タ。 - 【請求項３】 請求項１において、前記整流用電界効果
型トランジスタのドレイン端子とソース端子間の電圧の
正負を検出する電圧検出回路を備えることを特徴とする
フライバック型スイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321524A JPH05137326A (ja) | 1991-11-11 | 1991-11-11 | フライバツク型スイツチングレギユレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321524A JPH05137326A (ja) | 1991-11-11 | 1991-11-11 | フライバツク型スイツチングレギユレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05137326A true JPH05137326A (ja) | 1993-06-01 |
Family
ID=18133536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321524A Pending JPH05137326A (ja) | 1991-11-11 | 1991-11-11 | フライバツク型スイツチングレギユレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05137326A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366480B2 (en) | 2000-03-03 | 2002-04-02 | Murata Manufacturing Co. | Switching power supply apparatus |
| JP2007014089A (ja) * | 2005-06-29 | 2007-01-18 | Ngk Insulators Ltd | 電気回路及びパルス電源 |
| JP2007110869A (ja) * | 2005-10-17 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 電力変換装置 |
| US7315464B2 (en) | 2003-10-03 | 2008-01-01 | Sharp Kabushiki Kaisha | Drive system and AC conversion device |
-
1991
- 1991-11-11 JP JP3321524A patent/JPH05137326A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366480B2 (en) | 2000-03-03 | 2002-04-02 | Murata Manufacturing Co. | Switching power supply apparatus |
| US7315464B2 (en) | 2003-10-03 | 2008-01-01 | Sharp Kabushiki Kaisha | Drive system and AC conversion device |
| JP2007014089A (ja) * | 2005-06-29 | 2007-01-18 | Ngk Insulators Ltd | 電気回路及びパルス電源 |
| JP2007110869A (ja) * | 2005-10-17 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4315097B2 (ja) | スイッチング電源装置 | |
| US7872879B2 (en) | Switched mode power converter and method of operation thereof | |
| JP3655247B2 (ja) | 同期整流回路及び電源装置 | |
| JP4218862B2 (ja) | フライバックコンバータの同期整流回路 | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| JPH06311738A (ja) | 昇圧チョッパ型スイッチング電源 | |
| US6490178B1 (en) | Switching power circuit which switches voltage supplied to a primary winding of a transformer with a switching element to rectify alternating current generated in a secondary winding of the transformer | |
| CN104052268A (zh) | 直流电压转换电路 | |
| JP5767408B2 (ja) | スイッチング電源回路 | |
| JP3651781B2 (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JPH1169803A (ja) | スイッチング電源 | |
| JPH05137326A (ja) | フライバツク型スイツチングレギユレータ | |
| JPH08154379A (ja) | 直流電源装置 | |
| JP3055121B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| US11368085B2 (en) | Power regeneration snubber circuit and power supply device | |
| JP2001224164A (ja) | 双方向チョッパ回路 | |
| JP3262112B2 (ja) | 同期整流回路及び電源装置 | |
| JP4304751B2 (ja) | ターンオンロスを改善したリンギングチョークコンバータ | |
| JPH08205533A (ja) | 整流回路 | |
| JP3169873B2 (ja) | 電源装置 | |
| JP2605387Y2 (ja) | 昇圧コンバータのスナバ回路 | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 | |
| JP2962388B2 (ja) | 二石式絶縁形スイッチング電源 | |
| JPH06303769A (ja) | 降圧チョッパ型スイッチング電源 | |
| JP3386907B2 (ja) | 同期整流コンバ−タ |