JPH0490514A

JPH0490514A - 半導体装置

Info

Publication number: JPH0490514A
Application number: JP2205392A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Akira Mase; 晃間瀬
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1990-08-02
Filing date: 1990-08-02
Publication date: 1992-03-24
Also published as: US5247191A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は絶縁基板上に薄膜プロセスによって作られる絶
縁ゲート型電界効果トランジスタの構造に関する。

特に基板上にマトリクス状態にトランジスタを配置させ
るアクティブマトリクス型液晶デイスプレィの改善に大
きく貢献するものである。

〔従来の技術〕

近年、液晶デイスプレィは、薄型化、軽量化の要求から
一部分の製品については、ＣＲＴに取って代わっている
。その中でも、大型平面ＴＶ、パソコン用カラー画面に
おいては、液晶デイスプレィのなかでも、アクティブマ
トリクスと呼ばれる薄膜トランジスタ（以下ＩＩＴ　Ｆ
　Ｔｊと称する）を使用した液晶デイスプレィか多く利
用されているそれら液晶デイスプレィのアクティブマト
リクス素子は、ガラス基板上にスパッタ法、蒸着法、Ｃ
ＶＤ法等の真空薄膜技術を用いて配線、電極、絶縁層等
を積み重ねることて素子を形成している従来の薄膜プロ
セスにあるような、平坦な基板上に積み重ねることて素
子を形成したアクティブマトリクス素子の構造図の一例
を第５図に示す。

これは逆スタツガ−型と呼ばれる絶縁ケート型電界効果
トランジスタである。基板（４０）上にゲート電極（３
７）か設けられ、その上方に絶縁層（３８）、半導体層
（３６）、電極（３４）、（３９）が設けられた構造と
なっている。

このような構造のＴＰＴを基板上にマトリクス状態で配
設した場合、第６図に示すように必ずゲート電極（３７
）に繋がるゲート配線（３５）とソース電極（３４）に
繋がるソース配線（４１）か基板上で立体交差すること
になる。

この立体交差部分は電気的に接続されては、いけないの
で通常は絶縁膜を間に形成して行うのか一般的であるが
、この絶縁膜の構造、材質によってはゲート配線（３５
）とソース配線（４１）に加える表示信号が立体交差部
分に形成される容量成分を通して互いにリークする。そ
の為、中間の絶縁膜を厚くして容量成分を減らす必要か
生じる。

しかしながら、絶縁膜の厚みか増せは、立体交差部の段
差か大きくなり、立体交差部の上側の配線（第６図の場
合はソース配線（４１））はステップカバーレッジか悪
いと断線する危険性か大きくなる。またこのような基板
を使用して、ＴＰＴ素子を持つ液晶デイスプレィの内部
にこの立体交差部が存在すると立体交差部分と表示電極
（３９）とに段差が生じ、上下基板間隔の違う部分か存
在する。

すなわち、表示部分に比へ立体交差部分の基板間隔は狭
くなる。この基板間隔の違いはディスプしイの色むらと
して、現れる。この様な理由から立体交差部分の薄型化
か必要とされていた。

〔発明の構成〕

平坦な表面を有する絶縁性基板の少なくとも表面より深
い部分に導電性を示す材料からなる電気配線や半導体装
置の電極（ゲート、ソースまたはドレイン）を少なくと
もその一部を基板中に埋置して設けることを本発明では
特徴としている。

平坦な表面を有する絶縁性基板の一部分を凹部加工し、
凹部の中に導電性を示す材料による電気配線、または半
導体用の電極を設ける。

その後、絶縁性を示す材料で基板表面の必要部分を覆う
ことにより、基板表面より深い部分に、導電部分を得る
ものてあります。

平坦な表面を有する絶縁性基板の少なくとも表面より深
い部分に導電性を示す材料からなる電気配線や半導体装
置の電極（ゲート、ソース、ドレイン）を設けることで
、立体交差部分を必要とするアクティブマトリクスタイ
プの液晶表示装置の交差部分での電荷容量の低減、素子
部分の凹凸によるセル厚みの不良低減をすることか出来
る。

以下に実施例によって、さらに詳細な説明を加える。

〔実施例１〕第１図に本実施例によるアクティブマトリクス液晶装置
の半導体素子部分の平面図（Ｃ）、および素子部の断面
図（Ｂ）、立体交差部分の断面図（Ａ）を示す。

ソーダライム硝子にフォトリソグラフィ法を用いて所定
のパターンを持つレジスト膜を形成し弗酸をもちいてエ
ツチング除去し開部分（１）を作成した。凹部の寸法は
、幅３０ミクロン深さ２ミクロンとした。

その後、レジスト膜かついた状態のままで直流スパッタ
法を用いて、上記基板上にＡｌを成膜しリフトオフ法に
よるパターニングで電極（２）をパターニングして凹部
に形成した。

その後、交流スパッタ法にてＳｉＯ□膜（８）を２ミク
ロンの厚みに成膜し、フォトリソグラフィ法を用いて、
半導体装置の接続用に用いる開口部分（５）を作成した
。

この絶縁膜（８）は基板全面に形成してもよいし、必要
な部分のみ形成してもよい。特に全面に形成した場合、
この酸化珪素膜はソーダライム硝子基板からのアルカリ
金属の溶出を防止する機能を持ち、ＴＰＴの長期信頼性
の向上に役立った。

また、この絶縁膜（８）として、絶縁性の有機材料例え
ばポリイミド樹脂を使用することも可能である。この場
合有機材料はレベリング性にすぐているので、埋置され
た電気配線を形成した後基板表面はほぼ平坦な表面を得
ることかできる。

その後、直流スパッタ法を用いてＩＴＯを成膜してフォ
トリソグラフィ法を用いてエツチング除去し画素電極（
３）を形成した。

その後、プラズマＣＶＤ法を用いて、アモルファスＳｉ
膜とＳｉＮ膜を形成し、フォトリソグラフィ法を用いて
チャネル部分（４）を形成した。

この時の成膜条件は、圧力　　　０．　０２　　ＴｏｒｒＳＩＨ４流量　　　２０　　ＳＣＣＭ投入電力　　　　５　Ｗとした。また、それぞれの膜厚は３０００人と７０ＯＡ
とした。

その後、スパッタ法を用いてＭｏを成膜し、フォトリソ
グラフィ法を用いてゲート（６）およびリード（７）を
形成した。

その後、オフセット法を用いて、配向膜（１６）を印刷
形成した。配向膜の材質は、ポリイミドを選択した。

その後、公知のラビング法を用いて、一定方向の微細な
傷を作り、配向膜を完成した。

上記の工程によって得られた基板を第一の基板（９）と
する。

第２図に本実施例による液晶装置の断面図を示す。

他方の基板として、ソーダライム硝子上に、直流スパッ
タ法を用いてＩＴＯを成膜してフォトリソグラフィ法を
用いて共通電極（１１）を形成した。

その後、オフセット法を用いて、配向膜（１５）を印刷
形成した。配向膜の材質は、ポリイミドを選択した。

その後、ラビング処理施した。

上記の工程によって得られた基板を第二の基板（ｌＯ）
とする。

その後、第一の基板上に、７．５ミクロンの直径を有す
るスペーサー（ミクロパール）（１２）を１ｍｍ角当た
り、３００個の密度で散布を行なった。

その後、第二の基板の周囲にスクリーン法を用いて、エ
ポキシ系接着剤を印刷して、シール材（１４）を形成し
た。

その後、第一の基板と第二の基板の配向膜側が相向かい
合う様に、重ね合わせて上下方向より、内側にむかって
、１平方センチメートル当たり、２キログラムの圧力で
プレスを行なった。その際接着剤硬化のために、１６０
°Ｃの熱を同時に与え６０分保持した。

その後、真空法を用いてネマチック液晶（１３）を液晶
セル内に注入し、注入口を紫外線硬化樹脂で封止し液晶
装置を得た。

このように、ソース配線が基板中に埋置された半導体装
置を持つ液晶装置を完成させた。　ソース配線が埋置さ
れた為、その上方に設けられるゲート電極を凹凸段差の
少ない状態で形成できるので、ステップカバレージ等プ
ロセス上の問題点か少なくなり、かつ色むらの少ない液
晶装置を実現することができた。

〔実施例２〕第３図に本実施例によるアクティブマトリクス液晶装置
の半導体素子部分の平面図（Ｃ）、および素子部の断面
図（Ｂ）、立体交差部分の断面図（Ａ）を示す。

ソーダライム硝子にフォトリソグラフィ法を用いてレジ
スト膜を形成し弗酸をもちいて間部分（１）を作成した
。凹部の寸法は、幅１０ミクロン深さ２ミクロンとした
。

その後、レジスト膜がついた状態のまま直流スパッタ法
を用いて、ｌを成膜し、リフトオフ法によるバターニン
グで電極（１７）をパターニングした。

その後、ポリイミド樹脂をスピナーで２ミクロンの厚さ
で成膜し、仮焼成の後フォトリソグラフィ法を用いて、
開口部分（１９）を作成し、ボストベークを行い配線上
の絶縁膜（１８）を形成した。

その後、光ＣＶＤ法を用いて、ゲート絶縁膜となるＳ　
ｉＮｘ　（２０）を１０００人成膜させた。

その後、直流スパッタ法を用いてＩＴＯを成膜してフォ
トリソグラフィ法を用いて画素電極（２１）を形成した
。

その後、直流スパッタ法を用いてＭＯを成膜してフォト
リソグラフィ法を用いてソース電極（２２）およびリー
ド（２３）を形成した。

その後、プラズマＣＶＤ法を用いて、アモルファスＳｉ
膜を形成し、フォトリソグラフィ法を用いてチャネル部
分（２４）を形成した。この時の成膜条件は、圧力　　　０．　０２　　ＴｏｒｒＳＩＨ４流量　　　２０　　ＳＣＣＭ投入電力　　　　５　Ｗとした。また、膜厚は３０００人とした。

その後、オフセット法を用いて、配向膜（２５）を印刷
形成した。配向膜の材質は、ポリイミドを選択した。

その後、ラビング処理を施した。

上記の工程によって得られた基板を第一の基板（２６）
とする。

第４図に本実施例による液晶装置の断面図を示す。

ソーダライム硝子（２７）上に、直流スパッタ法を用い
てＩＴＯを成膜してフォトリソグラフィ法を用いて共通
電極（２８）を形成した。

上記の工程によって得られた基板を第二の基板（３０）
とする。

その後、第一の基板上に、７５ミクロンの直径を有する
スペーサー（ミクロパール）（３１）を１ｍｍ角肖たり
、３００個の密度で散布を行なった。

その後、第二の基板の周囲にスクリーン法を用いて、エ
ポキシ系接着剤を印刷して、シール材（３２）を形成し
た。

その後、第一の基板と第二の基板の配向膜側か相向かい
合う様に、重ね合わせて上下方向より、内側にむかって
、１平方センチメートル当たり、２キログラムの圧力で
プレスを行なった。その際接着剤硬化のために、１６０
°Ｃの熱を同時に与え６０分保持した。

その後、真空法を用いて強誘電性を示す液晶材料（３３
）を液晶セル内に注入し、注入口を紫外線硬化樹脂で封
止し液晶装置を得た。

上記実施例はいずれも逆スタガード方のＴＰＴ装置に対
して本発明を適用しか特にこの形式の装置に限定される
ことはなく、その太の半導体装置にも幅広く適用可能で
ある。

また、基板中に埋置する配線もソース配線またはゲート
配線の何れか一方のみではくその両方を埋置して、立体
交差部分を基板内に納めより凹凸段差のない平坦な基板
を実現することも可能である。　さらに電気配線の全て
を基板中に埋置するのではく、立体交差部分の配線のみ
を埋置することも本発明の応用例に含まれる。

〔効果〕

本発明にあるように、基板内に配線または電極を埋め込
む形にしたため、従来すへての立体交差を基板上で行な
っていたときに比へ、交差部分の段差を少なくする二と
かでき、さらに立体交差の上側の配線のステップカバー
レッジの悪さからくる断線不良を約２０％削減できた。

また基板内に配線または電極を埋め込む形にしたため、
基板表面からの突起高さか、従来例では３μｍあったも
のを本発明により２μｍ以下にすることかでき、液晶装
置に起用した場合セル厚みの不均一からくる色むら不良
の発生率を約３０％削減できた。

【図面の簡単な説明】

第１図及び第３図に本発明による半導体装置の実−絶倒
を示す。第２図及び第４図に本発明による液晶装置の実施例を示
す。第５図に従来のＴＰＴの断面図を示す。第６図に従来のアクティブマトリクス型液晶装置で起こ
りうる立体交差の配線の様子を示す。２．２３．、、、　　ソース配線７．１７．、、、ゲート配線３゜表示用電極１１゜２８゜共通電極５゜ ■ ９゜開口部分

Claims

【特許請求の範囲】１、平坦な表面を有する絶縁性基板中に少なくとも一部
か埋置された導電性を有する材料からなる電気配線を有
することを特徴とする半導体装置。２、特許請求の範囲第１項において、前記絶縁性基板は
電気配線形成後もほぼ平坦な表面を有することを特徴と
する半導体装置。３、平坦な表面を有する絶縁性基板中に少なくとも一部
が埋置された導電性を有する材料からなる電気配線上に
は電気絶縁材料が形成されていることを特徴とする半導
体装置。４、平坦な表面を有する絶縁性基板中に少なくとも一部
か埋置された導電性を有する材料からなる電気配線上に
は前記基板からのアルカリ金属元素の溶出を防止する機
能を持つ電気絶縁材料か前記基板のほぼ前面に形成され
ていることを特徴とする半導体装置。