JPH0492428A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 本発明は半導体装置及びその製造方法に関し、特に半導
体基体上での多層配線構造及びその形成方法に関するも
のである。

口、従来技術 従来、半導体基体上に多層配線を形成した構造として、
第７図及び第８図に示すようにコンタクトホールを多数
設けたものが知られている。但し、ここでは図示簡略化
のためにコンタクトホールの個数を配線幅方向で４個と
している。

即ち、半導体基体１の一生面上に形成されたフィールド
酸化膜２上に、下層の単一の配線層３、層間絶縁膜４．
５．６が順次形成され、更に各層間絶縁膜に多数設けた
コンタクトホール７を含む表面上に上層の配線Ｎ８が形
成され、コンタクトホール７を介して下層の配線層３に
接続されている。このように多数のコンタクトホールを
設けることによって、コンタクト抵抗を減少させ得る等
の利点がある。こうした多層配線構造の形成方法を第９
図で概略的に説明する。

まず、第９Ａ図は下層のＡ１、ＷＳ　ｉ　ｘ、Ｗ等の配
線層材料３をスパッタリング法、真空蒸着法、化学的気
相成長法で被着した状態を示し、第９日図は同材料をバ
ターニングして配線層３に加工した状態を示し、更にこ
の配線層３を含む表面上に層間絶縁膜４を第９Ｃ図のよ
うに形成した後、層間絶縁膜５をスピン・オン（Ｓｐｉ
ｎ　Ｏｎ　）法によって第９Ｄ図のように形成する。こ
の層間絶縁膜５は、塗布液の塗布後に硬化させたもので
ある。第９Ｅ図は層間絶縁膜５上に層間絶縁膜６を形成
した状態、第９Ｆ図はフォトリソグラフィーによって各
層間絶縁膜を通してコンタクトホール７を形成した状態
を示し、更に表面上に上層のＡ！、ＷＳｉｘ、Ｗ等の配
線層材料をスパッタリング法、真空蒸着法又は化学的気
相成長法で被着し、パタニングして第７図及び第８図に
示した配線層８に加工する。

半導体製造プロセスにおいて、表面の平坦性は多層配線
を行う場合に望ましいこ七である。上記においては、特
に２層目の層間絶縁膜５はスピン・オン法によって液状
の塗布液（Ｓ　ＯＧ　（Ｓｐｉｎ　０ｎＧｌａｓｓ　）
もしくはポリイミド樹脂等の樹脂液）を回転による遠心
力の作用下で例えば矢印９．方向に流動させながら塗布
して形成される。ここで、上記のスピン・オン法とは、
ある種の物質（液体）を回転下で塗布する技術を指し、
この中にはＳＯＧ法や、ポリイミド樹脂を用いるポリイ
ミド法も含まれる。なお、他の層間絶縁膜４及び６は化
学的気相成長法による絶縁膜（例えば５ｉｎ２膜）であ
って下地形状に追随した表面性を呈するので、層間絶縁
膜５による平坦性はそのまま半導体の表面性を規定する
ことになる。しかしながら、本発明者が検討を加えたと
ころ、上記の多層配線構造には、以下の欠点があること
を見出した。

上記したように、スピン・オン法による塗布ばては、第
１０図に示すように、下層配線層３の一方のエツジから
その幅方向に離れるに伴って同エツジ付近ではほぼリニ
アに絶縁膜５の厚みが増加してやがて飽和すること、更
に下層配線層３の幅が十分に大きい場合には絶縁膜５の
膜厚は上記飽和によりほぼ一定となることが分かった。

そして、絶縁膜５の膜厚は他方のエツジ部側へ再びリニ
アに減少する傾向がある。このように絶縁膜５の膜厚が
特に上記エツジ部側で変化して不均一となる原因として
は、塗布液が液体であることからその表面張力が作用す
ること、更には回転中心から遠ざかる方向に塗布液が遠
心力を受けることが考えられる。この結果、第９Ｆ図の
ようにコンタクトホール７を形成した場合に、コンタク
トホール７のアスペクト比（ホールの深さ／ホールの開
口寸法）が場所によって異なってしまう。第１１図には
、下層配線層３の幅を比較的広くとった場合の状態を示
した。第９Ｆ図及び第１１図から理解されるように、下
層の配線層３のエツジ３ａから離れる方向（上記の矢印
９の方向）で同エツジ付近にて層間絶縁膜５の厚みが増
大しているために、同方向において各コンタクトホール
のアスペクト比が増大することになり、エツジ３ａの位
置で最小、中間位置で最大となってしまう。このために
、次の工程で上層の配線材料を被着して配線層３に接続
される配線層８を形成したとき、各コンタクトホールで
いわゆるステップカバレッジが異なり、場合によっては
第８図に拡大図示するように絶縁膜５の厚みの大きい個
所ではコンタクトホール内に配線材料が十分に被着せず
、厚みが薄くなってコンタクト抵抗が増大したり（例え
ば４０Ωとなって他のホールでのコンタクト抵抗（例え
ば２Ω）と大幅に差が生じる。）、断線が生じることも
ある。他方、絶縁膜５の厚みの小さいエツジ３ａ側の個
所では、上層の配線材料が十分に被着してコンタクト抵
抗が小さくなる。

ハ０発明の目的 本発明の目的は、上記の多層配線の如き積層構造におい
てコンタクトホールを設ける位置での層間絶縁膜の厚み
のばらつきをｌ少なくし、低いコンタクト抵抗の得られ
る半導体装置及びその製造方法を提供することにある。

二０発明の構成 即ち、本発明は、半導体基体上にて、下層の導電層と（
特に配線層）上層の導電層（特に配線層）とが層間絶縁
膜に設けた複数のコンタクトホール部が設けられている
半導体装置に係るものである。

また、本発明は、切欠部が設けられた下層の導電層（特
に配線層）を半導体基体上に形成し、次いで塗布液を流
動させながら前記下層の導電層上に塗布して層間絶縁膜
を形成し、しかる後に前記切欠部を挟む両側位置にて、
前記層間絶縁膜を貫通するコンタクトホールを夫々形成
してこれらの各コンタクトホールに前記下層の導電層を
露出させ、更に前記の各コンタクトホールを含む表面上
に上層の導電層（特に配線層）を形成する半導体装置の
製造方法も提供するものである。

なお、本発明において、特に下層の配線層は連続した層
をなしていることを要し、互いに分離された複数本の配
線層は含まない。

ホ、実施例 以下、本発明の詳細な説明する。

第１図〜第５図は、本発明の第１の実施例を示すもので
ある。

この実施例による半導体装置は、基本的には既述したと
同様の多層配線構造を一生面上に有するものであって、
既述した従来例と共通する部分には共通符号を付してそ
の説明を省略することがある。

本実施例において注目すべき構成は、下層の単一の配線
層３において第１図に明示するように、名コンタクトホ
ール７（図示簡略化のために４列にして示している。）
の各列島たり所定数の（図示簡略化のために４個として
いる）コンタクトホール７を形成し、各列間に直線状の
切欠部１０を一定幅でかつ一定ピッチに形成しているこ
とである。従って、各層間絶縁膜、特にスピン・オン法
で被着される層間絶縁膜５は矢印９方向（即ち、切欠部
１０を横切る例えば直交方向）にその塗布液が流動する
際に切欠部１０内に入り込んで一部れることになる。即
ち、後述の第３０図の工程で示すように、切欠部１０の
両側では切欠部１０で分割された配線層３が等幅となっ
ているために、塗布液の表面張力や回転による影響が同
等となるからである。この結果、層間絶縁膜５はほぼ同
等の厚みで配線層３上に塗布されることになるから、各
コンタクトホール７における層間絶縁膜５の厚み（即ち
コンタクトホールの深さ）は場所的に同等となり、既述
したアスペクト比が均一化することになる。

こうして、コンタクトホール７における上層の配線層８
のステップカバレッジに差が生しなくなり、コンタクト
抵抗が各コンタクトホール間でほぼ一定となる。しかも
、十分な厚みで配線層８を均一に被着させることができ
るから、断線も生じることがない。

例えば、上記において、切欠部１０の幅ｄ１及びこれに
隣接した配線層３０幅ｄｔは夫々１．２μｍとし、コン
タクトホール７の径は０．９μｍとしたとき、本実施例
における各コンタクト抵抗は４〜８Ωの範囲内でほぼ均
一となった。なお、配線層３及び８の厚みは０．５〜１
．５　μｍ（例えば１．０μｍ）、層間絶縁膜５の厚み
（配線層３上）は０．３μｍ以下（例えば０．１　μｍ
）、層間絶縁膜４の厚みは０．５μｍ以下（例えば０．
３μｍ）、層間絶縁膜６の厚みは１．０μｍ以下（例え
ば０．５μｍ）とするのがよい。

マタ、コンタクトホール７を多数設けているので、上下
の配線層間のコンタクト抵抗を単一のコンタクトボール
の場合に比べて減少させ得る等の効果がある。なお、本
例の構造では、同一面積で回路を作る場合、コンタクト
ホール７の数は第７図の例に比べて減ることがあるが、
上記した理由からトータルのコンタクト抵抗は大きく減
少する。

次に、本実施例による多層配線構造の形成方法を第３図
で説明する。

まず、第３Ａ図のように、下層のＡｊ２．ＷＳｉｘ、Ｗ
等の配線層材料３をスパッタリング法、真空蒸着法、化
学的気相成長法で被着した後、第３日図のように、同材
料をパターニングして配線層３に加工すると同時に上記
した切欠部１０も形成する。

次に第３Ｃ図のように、切欠部１０を含む表面上に層間
絶縁膜４（例えばＳｉＯ□膜）を化学的気相成長法で形
成してから、第３Ｄ図のように層間絶縁膜５（例えばポ
リイミド樹脂）をスピン・オン法によって塗布、形成す
る。この際、矢印９方向（即ち切欠部１０を横切る例え
ば直交方向）に塗布液が流動しようとするが、上記した
切欠部１０内に流動した塗布液が入り込み、そこで一部
保持されると同時に、切欠部１０の両側では配線層３は
等幅に分割されているために各配線層３上では塗布液の
表面張力と遠心力の作用が夫々同等となる。この結果、
適量の塗布液が配線層３の上面に均等に供給され、その
供給条件はほぼ一様となる（第１０図参照）。従って、
切欠部１０の両側においてはコンタクトホールを形成す
る各位置での層間絶縁膜５の厚みはほぼ同等となる。な
お、この層間絶縁膜５は、塗布液の塗布後に硬化させた
ものである。

次に第３Ｅ図にように、層間絶縁膜６（例えばＳｉＯ２
膜）を化学的気相成長法で堆積させた後、第３Ｆ図のよ
うに、フォトリソグラフィーによって各層間絶縁膜を貫
通してコンタクトホール７を形成する。これらのコンタ
クトホール７は上記の切欠部１０のない配線層３上に形
成する。

そして次に、Ａｆ、ＷＳｉｘ、Ｗ等の配線層材料をスパ
ッタリング法、真空蒸着法又は化学的気相成長法で被着
し、バターニングして第１図及び第２図に示した配線層
８を形成する。

このようにして多層配線構造を形成すると、特さに塗布
されるから、第３Ｆ図のコンタクトホール７は場所的に
ほぼ同じ深さに再現性よく形成することができる。この
場合、層間絶縁膜５はスピン・オン法によって液状の塗
布液を遠心力（回転）で例えば矢印９方向に流動させな
がら塗布するために、層間絶縁膜５の塗布後の表面は平
坦化される。

第４図には、下層配線層３０幅を比較的広くとり、コン
タクトホール７の幅を１．０μｍ、切欠部１０の幅を１
．５μｍ、コンタトクホール７−切欠部１０間の距離を
０．５μｍとしたものである。第１１図の例に比べて、
コンタクトホール間の距離（ピッチ）は倍になっている
が、全体としてのコンタクト抵抗は大幅に減少する。

なお、本実施例による多層配線構造は種々のデバイスに
適用可能であるが、第５図に例示するように、ダイナミ
ックＲＡＭのメモリセルにおいてキャパシタＣとＶｓｓ
（接地）ラインとの接続点Ｐに上記多層配線構造を採用
することができる。ここでは、キャパシタＣの電極を上
記の下層の配線層３として導出しく回路的にはこの配線
抵抗Ｒが入る。）、Ｖｓｓラインを上記の上層の配線層
８とする。そして、図中のＧは選択ゲート、Ｗはワード
線、Ｖｄｄは電源線である。

第６図は、本発明の他の実施例を示すものである。この
例では、第１図の例と比べて、切欠部１０を各列で分割
して独立した凹部として形成していることか相違し、他
は第１図の例と同様である。

従って、第６図の例でも、凹部１０が矢印９方向に沿っ
て間欠的に規則的に設けられているために、各凹部１０
の両側での配線層３の幅は同等となる。この結果、上記
した層間絶縁膜５の塗布時に、配線層３上（コンタクト
ホール７の位置）で同等厚みに塗布することができる。

以上、本発明の詳細な説明したが、上述の例は本発明の
技術的思想に基いて種々変形可能である。

例えば、上述した切欠部又は凹部の形状、パターン、位
置、サイズ、深さ等は様々に変化させてよい。切欠部の
数はコンタクトホール間には必ず１個は必要であり、例
えばコンタクトホールが矢印９方向に２つ存在するとき
は切欠部は１個でよい。また、層間絶縁膜の形成方法も
スピン・オン法以外の流動塗布法を採用してよい。また
、例えば上層は配線層ではなくポンディングパッド等の
電極としてよい等、配線層に限らず、他の導電層として
もよい。その他、本発明は、種々のデバイスに適用でき
る。また、上記の切欠部は配線層の厚み全体を貫通する
以外にも、途中迄エツチング（ハーフエツチング）する
ようにしてもよい。

へ１発明の作用効果 本発明は上述したように、複数のコンタクトホール間に
て下層の導電層に切欠部が設けられているので、層間絶
縁膜を流動状態で塗布する際に上記切欠部内に塗布液が
入り込み、上記切欠部の両側では下層の導電層上での塗
布液の表面張力等のばらつきを少なくすることができる
。従って、塗布液は各コンタクトホール位置でばらつき
が小さく下層の導電層上に塗布されることになり、層間
絶縁膜の厚みを場所的に同等にでき、コンタクトホール
のアスペクト比を均一化できる。そして、コンタクトホ
ールを複数にすることによって、コンタクト抵抗を減少
させたり、再現性よくコンタクトホールを形成できる等
の効果もある。

【図面の簡単な説明】

第１図〜第５図は本発明の実施例を示すものであって、 第１図は半導体装置の要部平面図、 第２図は第１図の■−■線に対応する断面図、第３Ａ図
、第３日図、第３Ｃ図、第３Ｄ図、第３Ｅ図、第３Ｅ図
は半導体装置の製造方法を工程順に示す各要部断面図、 第４図は半導体装置の具体例の要部断面図、第５１図は
ダイナミックＲＡＭのメモリセルの等価回路図、 第６図は他の例による半導体装置の要部平面図である。 第７図〜第１１図は従来例を示すものであって、第７図
は半導体装置の要部平面図、 第８図は第７図の■−■線に対応する断面図、第９Ａ図
、第９日図、第９Ｃ図、第９０図、第９Ｅ図、第９Ｆ図
は半導体装置の製造方法を工程順に示す各要部断面図、 第１０図はスピン・オン法による層間絶縁膜の厚みを示
すグラフ、 第１１図は半導体装置の具体例の要部断面図である。 なお、図面に示す符号において、 １・・・・・・・・・半導体基体 ２・・・・・・・・・フィールド酸化膜３・・・・・・
・・・下層の配線層 ３ａ、３ｂ・・・・・・・・・エツジ ４．６・・・・・・・・・層間絶縁膜 ５・・・・・・・・・スピン・オン法による層間絶縁膜
７・・・・・・・・・コンタクトホール８・・・・・・
・・・上層の配線層 ９・・・・・・・・・流動方向 １０・・・・・・・・・切欠部又は凹部である。 第１図 第２図 代理人　　　弁理士　　連環　宏 ばっ 第４図 第５図 第８図 第９Ａ図

Claims (1)

1. 【特許請求の範囲】 １、半導体基体上にて、下層の導電層と上層の導電層と
   が層間絶縁膜に設けた複数のコンタクトホールを介して
   互いに接続されており、前記複数のコンタクトホール間
   の領域で前記下層の導電層に切欠部が設けられている半
   導体装置。 ２、切欠部が設けられた下層の導電層を半導体基体上に
   形成し、次いで塗布液を流動させながら前記下層の導電
   層上に塗布して層間絶縁膜を形成し、しかる後に前記切
   欠部を挟む両側位置にて、前記層間絶縁膜を貫通するコ
   ンタクトホールを夫々形成してこれらの各コンタクトホ
   ールに前記下層の導電層を露出させ、更に前記の各コン
   タクトホールを含む表面上に上層の導電層を形成する半
   導体装置の製造方法。