JPH09199587A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09199587A JPH09199587A JP8004049A JP404996A JPH09199587A JP H09199587 A JPH09199587 A JP H09199587A JP 8004049 A JP8004049 A JP 8004049A JP 404996 A JP404996 A JP 404996A JP H09199587 A JPH09199587 A JP H09199587A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- film
- sog film
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/43—Layouts of interconnections
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 大面積の金属配線上に形成されるＳＯＧ膜の
膜厚と微細な面積の金属配線上に形成されるＳＯＧ膜の
膜厚とが異なるため、金属配線間の層間絶縁膜の平坦性
が損なわれたり、耐湿性、エレクトロマイグレーション
耐性が低下してしまう。 【解決手段】 二層以上の金属配線を有する半導体装置
において、下層となる金属配線２の一部にスリット９を
設け、ＳＯＧ膜４を形成する際にＳＯＧ膜４がスリット
９に流れ込むようにする。
膜厚と微細な面積の金属配線上に形成されるＳＯＧ膜の
膜厚とが異なるため、金属配線間の層間絶縁膜の平坦性
が損なわれたり、耐湿性、エレクトロマイグレーション
耐性が低下してしまう。 【解決手段】 二層以上の金属配線を有する半導体装置
において、下層となる金属配線２の一部にスリット９を
設け、ＳＯＧ膜４を形成する際にＳＯＧ膜４がスリット
９に流れ込むようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、金属多層配線を有
する半導体装置において、特に、金属配線の層間絶縁膜
にＳＯＧ膜を有する半導体装置に関する。
する半導体装置において、特に、金属配線の層間絶縁膜
にＳＯＧ膜を有する半導体装置に関する。
【０００２】
【従来の技術】従来より、多層配線技術においては、配
線間寄生容量や配線長の低下を実現することができるた
め、半導体装置の高速化が可能となり、また、レイアウ
トの設計自由度が増加する等の利点を有するため、半導
体素子の高集積化には極めて有効である。
線間寄生容量や配線長の低下を実現することができるた
め、半導体装置の高速化が可能となり、また、レイアウ
トの設計自由度が増加する等の利点を有するため、半導
体素子の高集積化には極めて有効である。
【０００３】多層配線は、金属配線間が層間絶縁膜で絶
縁される多層構造を有し、各金属配線層は、コンタクト
ホールを介して電気的に接続されている。また、金属配
線間の層間絶縁膜の平坦化は、ＳＯＧ膜を用いて行われ
るのが主流である。
縁される多層構造を有し、各金属配線層は、コンタクト
ホールを介して電気的に接続されている。また、金属配
線間の層間絶縁膜の平坦化は、ＳＯＧ膜を用いて行われ
るのが主流である。
【０００４】以下に、従来の、ＳＯＧ膜を用いた多層金
属配線間の層間絶縁膜の平坦化について図面を参照して
説明する。
属配線間の層間絶縁膜の平坦化について図面を参照して
説明する。
【０００５】図５は、従来のＳＯＧ膜を用いた多層金属
配線間の層間絶縁膜の平坦化について説明するための図
であり、（ａ）は電源・ＧＮＤ配線等に用いられる大面
積の金属配線の平面図、（ｂ）はアレイ部の平面図であ
る。
配線間の層間絶縁膜の平坦化について説明するための図
であり、（ａ）は電源・ＧＮＤ配線等に用いられる大面
積の金属配線の平面図、（ｂ）はアレイ部の平面図であ
る。
【０００６】また、図６は、図５（ａ）に示したＡ−
Ａ’断面における製造工程を説明するための図であり、
図７は、図５（ｂ）に示したＢ−Ｂ’断面における製造
工程を説明するための図である。
Ａ’断面における製造工程を説明するための図であり、
図７は、図５（ｂ）に示したＢ−Ｂ’断面における製造
工程を説明するための図である。
【０００７】まず、絶縁膜１０１上に金属配線１０２を
形成した後、全面に二酸化シリコン膜からなる層間絶縁
膜１０３を形成し、その後、金属配線間の層間絶縁膜の
平坦化を向上させるため、全面にＳＯＧ膜１０４を被着
する（図６（ａ），図７（ａ））。このとき、金属配線
１０２上に形成されるＳＯＧ膜１０４の膜厚は図６
（ａ），図７（ａ）に示すように、金属配線１０２の面
積が大きいほどより厚く形成される。これは、図５
（ｂ）に示すような微細な金属配線１０２の形成領域で
は、金属配線１０２間のスペースにＳＯＧ膜１０４が流
れ込むため金属配線１０２上に形成されるＳＯＧ膜１０
４の膜厚が薄くなるのに対し、大面積の金属配線１０２
上では、ＳＯＧ膜１０４が流れ込むスペースがなくＳＯ
Ｇ膜１０４がより厚く形成されるためである。
形成した後、全面に二酸化シリコン膜からなる層間絶縁
膜１０３を形成し、その後、金属配線間の層間絶縁膜の
平坦化を向上させるため、全面にＳＯＧ膜１０４を被着
する（図６（ａ），図７（ａ））。このとき、金属配線
１０２上に形成されるＳＯＧ膜１０４の膜厚は図６
（ａ），図７（ａ）に示すように、金属配線１０２の面
積が大きいほどより厚く形成される。これは、図５
（ｂ）に示すような微細な金属配線１０２の形成領域で
は、金属配線１０２間のスペースにＳＯＧ膜１０４が流
れ込むため金属配線１０２上に形成されるＳＯＧ膜１０
４の膜厚が薄くなるのに対し、大面積の金属配線１０２
上では、ＳＯＧ膜１０４が流れ込むスペースがなくＳＯ
Ｇ膜１０４がより厚く形成されるためである。
【０００８】次に、安定したコンタクトホール抵抗を得
るために、異方性ドライエッチングを全面に施し、金属
配線１０２上に形成されたＳＯＧ膜１０４を完全に除去
する（図６（ｂ），図７（ｂ））。
るために、異方性ドライエッチングを全面に施し、金属
配線１０２上に形成されたＳＯＧ膜１０４を完全に除去
する（図６（ｂ），図７（ｂ））。
【０００９】このとき、大面積の金属配線１０２上に形
成されたＳＯＧ膜１０４を完全に除去するため、図５
（ｂ）に示すアレイ部では過剰なエッチング量となり、
層間膜の平坦化が低下する。このため、新たなＳＯＧ膜
１０５を全面に形成し、異方性ドライエッチングを施す
ことにより平坦性を向上させる（図６（ｃ），図７
（ｃ））。
成されたＳＯＧ膜１０４を完全に除去するため、図５
（ｂ）に示すアレイ部では過剰なエッチング量となり、
層間膜の平坦化が低下する。このため、新たなＳＯＧ膜
１０５を全面に形成し、異方性ドライエッチングを施す
ことにより平坦性を向上させる（図６（ｃ），図７
（ｃ））。
【００１０】その後、二酸化シリコン膜からなる層間絶
縁膜１０６を形成し、コンタクトホール１０７、金属配
線１０８をそれぞれ形成する（図６（ｄ），図７
（ｄ））。
縁膜１０６を形成し、コンタクトホール１０７、金属配
線１０８をそれぞれ形成する（図６（ｄ），図７
（ｄ））。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のものにおいては以下に記載するような問
題点がある。
たような従来のものにおいては以下に記載するような問
題点がある。
【００１２】（１）大面積の金属配線上に厚く形成され
たＳＯＧ膜を完全に除去するために微細な金属配線領域
では過剰なエッチングが施されるので、微細な金属配線
領域において、金属配線間の層間絶縁膜の平坦性が損な
われてしまう。
たＳＯＧ膜を完全に除去するために微細な金属配線領域
では過剰なエッチングが施されるので、微細な金属配線
領域において、金属配線間の層間絶縁膜の平坦性が損な
われてしまう。
【００１３】（２）上記問題点を解決するために、再
度、ＳＯＧ膜の形成と異方性ドライエッチングを施す場
合、製造工程数が増加してしまう。
度、ＳＯＧ膜の形成と異方性ドライエッチングを施す場
合、製造工程数が増加してしまう。
【００１４】（３）微細な金属配線領域においては過剰
なエッチングが施されるため、絶縁膜の膜厚が薄くな
り、耐湿性が低下してしまう。
なエッチングが施されるため、絶縁膜の膜厚が薄くな
り、耐湿性が低下してしまう。
【００１５】（４）大面積の金属配線上では、ＳＯＧ膜
厚が厚く形成されていることにより、異方性ドライエッ
チングが施される際に、層間絶縁膜がほとんどエッチン
グ除去されないため、大面積の金属配線上に形成される
コンタクトホールのアスペクト比が大きくなり、コンタ
クトホール内部での例えばアルミから成る上部配線のス
テップカバレッジの低下が生じ、コンタクトホール抵抗
の上昇及びエレクトロマイグレーション耐性の低下が生
じてしまう。
厚が厚く形成されていることにより、異方性ドライエッ
チングが施される際に、層間絶縁膜がほとんどエッチン
グ除去されないため、大面積の金属配線上に形成される
コンタクトホールのアスペクト比が大きくなり、コンタ
クトホール内部での例えばアルミから成る上部配線のス
テップカバレッジの低下が生じ、コンタクトホール抵抗
の上昇及びエレクトロマイグレーション耐性の低下が生
じてしまう。
【００１６】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、金属配線間
の層間絶縁膜の平坦性を向上させ、かつ、製造工程数を
削減し、耐湿性、エレクトロマイグレーション耐性をも
向上させることができる半導体装置を提供することを目
的とする。
する問題点に鑑みてなされたものであって、金属配線間
の層間絶縁膜の平坦性を向上させ、かつ、製造工程数を
削減し、耐湿性、エレクトロマイグレーション耐性をも
向上させることができる半導体装置を提供することを目
的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、二層以上の金属配線と、ＳＯＧ膜を具備
し、前記金属配線間を絶縁する層間絶縁膜と、前記金属
配線どうしを電気的に接続するコンタクトホールとを有
してなる半導体装置において、前記金属配線のうち下層
となる金属配線は、スリットを具備することを特徴とす
る。
に本発明は、二層以上の金属配線と、ＳＯＧ膜を具備
し、前記金属配線間を絶縁する層間絶縁膜と、前記金属
配線どうしを電気的に接続するコンタクトホールとを有
してなる半導体装置において、前記金属配線のうち下層
となる金属配線は、スリットを具備することを特徴とす
る。
【００１８】また、前記スリットは、前記コンタクトホ
ールに近接して設けられていることを特徴とする。
ールに近接して設けられていることを特徴とする。
【００１９】また、前記層間絶縁膜は、プラズマ酸化膜
であることを特徴とする。
であることを特徴とする。
【００２０】また、前記ＳＯＧ膜は、ＳｉＯ2系樹脂材
から成ることを特徴とする。
から成ることを特徴とする。
【００２１】（作用）上記のように構成された本発明に
おいては、金属配線上にＳＯＧ膜が形成される際、金属
配線に設けられたスリットにＳＯＧ膜が流れ込み、金属
配線の面積が大きな場合においても、金属配線上に形成
されるＳＯＧ膜の膜厚が薄くなる。
おいては、金属配線上にＳＯＧ膜が形成される際、金属
配線に設けられたスリットにＳＯＧ膜が流れ込み、金属
配線の面積が大きな場合においても、金属配線上に形成
されるＳＯＧ膜の膜厚が薄くなる。
【００２２】これにより、微細な金属配線パターン領域
における金属配線上に形成されるＳＯＧ膜の膜厚と、大
面積の金属配線上に形成されるＳＯＧ膜の膜厚との差が
小さくなる。
における金属配線上に形成されるＳＯＧ膜の膜厚と、大
面積の金属配線上に形成されるＳＯＧ膜の膜厚との差が
小さくなる。
【００２３】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００２４】図１は、本発明の半導体装置の実施の一形
態を示す図であり、（ａ）は電源・ＧＮＤ配線等に用い
られる大面積の金属配線の平面図、（ｂ）はアレイ部の
平面図である。
態を示す図であり、（ａ）は電源・ＧＮＤ配線等に用い
られる大面積の金属配線の平面図、（ｂ）はアレイ部の
平面図である。
【００２５】また、図２は、図１（ａ）に示したＡ−
Ａ’断面における製造工程を説明するための図であり、
図３は、図１（ｂ）に示したＢ−Ｂ’断面における製造
工程を説明するための図である。
Ａ’断面における製造工程を説明するための図であり、
図３は、図１（ｂ）に示したＢ−Ｂ’断面における製造
工程を説明するための図である。
【００２６】まず、絶縁膜１上に金属配線２を形成す
る。このとき、図１（ａ），図２（ａ）に示すように、
大面積の金属配線２のコンタクトホール形成領域部にス
リット９を同時に形成する。例えば、第１図（ｂ）に示
す金属配線２の最小間隔が０．５μｍであるとき、スリ
ット９の幅は０．５μｍから１．５μｍ程度に設定して
おく。金属配線２を形成した後、例えば約５０００Å厚
のプラズマ酸化膜からなる層間絶縁膜３を全面に形成す
る。その後、ＳＯＧ膜塗布方式を用いてＳｉＯ2系樹脂
材から成るＳＯＧ膜４を全面に形成する。このとき、図
２（ａ）に示すように、スリット９の凹部を完全にＳＯ
Ｇ膜４で埋める。そして、４００℃程度の熱処理によ
り、ＳＯＧ膜４をキュアする（図２（ａ），図３
（ａ））。このときの金属配線２上に形成されたＳＯＧ
膜４の膜厚においては、大面積の金属配線２上と微細な
金属配線２上とで差が小さくなる。これは、大面積の金
属配線２のコンタクトホール形成領域に設けられたスリ
ット９にＳＯＧ膜４が流入することにより達成される。
る。このとき、図１（ａ），図２（ａ）に示すように、
大面積の金属配線２のコンタクトホール形成領域部にス
リット９を同時に形成する。例えば、第１図（ｂ）に示
す金属配線２の最小間隔が０．５μｍであるとき、スリ
ット９の幅は０．５μｍから１．５μｍ程度に設定して
おく。金属配線２を形成した後、例えば約５０００Å厚
のプラズマ酸化膜からなる層間絶縁膜３を全面に形成す
る。その後、ＳＯＧ膜塗布方式を用いてＳｉＯ2系樹脂
材から成るＳＯＧ膜４を全面に形成する。このとき、図
２（ａ）に示すように、スリット９の凹部を完全にＳＯ
Ｇ膜４で埋める。そして、４００℃程度の熱処理によ
り、ＳＯＧ膜４をキュアする（図２（ａ），図３
（ａ））。このときの金属配線２上に形成されたＳＯＧ
膜４の膜厚においては、大面積の金属配線２上と微細な
金属配線２上とで差が小さくなる。これは、大面積の金
属配線２のコンタクトホール形成領域に設けられたスリ
ット９にＳＯＧ膜４が流入することにより達成される。
【００２７】次に、金属配線２上に被着しているＳＯＧ
膜４と層間絶縁膜３の一部を異方性ドライエッチングに
より除去する（図２（ｂ），図３（ｂ））。ここで、金
属配線２上に被着したＳＯＧ膜厚４においては、図２，
図３に示すように、大面積の金属配線２上と微細な金属
配線２上とでの差が小さいため、異方性ドライエッチン
グ後に残る金属配線２上に形成された層間絶縁膜３の膜
厚は、ほぼ同程度になる。
膜４と層間絶縁膜３の一部を異方性ドライエッチングに
より除去する（図２（ｂ），図３（ｂ））。ここで、金
属配線２上に被着したＳＯＧ膜厚４においては、図２，
図３に示すように、大面積の金属配線２上と微細な金属
配線２上とでの差が小さいため、異方性ドライエッチン
グ後に残る金属配線２上に形成された層間絶縁膜３の膜
厚は、ほぼ同程度になる。
【００２８】その後、例えば約４０００Å程度の膜厚の
プラズマ酸化膜からなる層間絶縁膜６を形成し、コンタ
クトホール７、金属配線８を順次形成する（図２
（ｃ），図２（ｃ））。このとき形成されたコンタクト
ホール７は、ほぼ同程度のアスペント比を有し、金属配
線８のコンタクトホール７内のステップカバレッジを確
保することできる。
プラズマ酸化膜からなる層間絶縁膜６を形成し、コンタ
クトホール７、金属配線８を順次形成する（図２
（ｃ），図２（ｃ））。このとき形成されたコンタクト
ホール７は、ほぼ同程度のアスペント比を有し、金属配
線８のコンタクトホール７内のステップカバレッジを確
保することできる。
【００２９】（他の実施の形態）図４は、本発明の半導
体装置の他の実施の形態を示す図である。
体装置の他の実施の形態を示す図である。
【００３０】本発明は図４に示すように、三層の金属配
線構造においても、金属配線２，８のコンタクトホール
形成領域に、スリット９，１１をそれぞれ形成すること
により平坦性の良好な層間絶縁膜を形成することが可能
である。
線構造においても、金属配線２，８のコンタクトホール
形成領域に、スリット９，１１をそれぞれ形成すること
により平坦性の良好な層間絶縁膜を形成することが可能
である。
【００３１】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に記載するような効果を奏する。
ているので以下に記載するような効果を奏する。
【００３２】（１）大面積の金属配線上に形成されたＳ
ＯＧ膜の膜厚と微細パターンの金属配線上に形成された
ＳＯＧ膜厚との差が小さくなるため、金属配線間の層間
絶縁膜の平坦性を向上させることができる。
ＯＧ膜の膜厚と微細パターンの金属配線上に形成された
ＳＯＧ膜厚との差が小さくなるため、金属配線間の層間
絶縁膜の平坦性を向上させることができる。
【００３３】（２）ＳＯＧ膜の形成と異方性ドライエッ
チングによる金属配線上のＳＯＧ膜の除去を１度行うだ
けで充分な平坦性を得ることができるため、金属配線間
の層間絶縁膜の製造工程数を削減することができる。
チングによる金属配線上のＳＯＧ膜の除去を１度行うだ
けで充分な平坦性を得ることができるため、金属配線間
の層間絶縁膜の製造工程数を削減することができる。
【００３４】（３）層間絶縁膜の膜厚を一定に確保する
ことが容易になるため、耐湿性を向上させることができ
る。
ことが容易になるため、耐湿性を向上させることができ
る。
【００３５】（４）層間絶縁膜の膜厚を一定に確保する
ことが可能になるため、あらゆるコンタクトホールのア
スペクト比が均一に形成することが可能になり、これに
より、上層に形成される金属配線におけるアルミ膜のス
テップカバレッジを均一に確保することが可能となる。
そのため、コンタクトホール内でのエレクトロマイグレ
ーション耐性を向上させることができる。
ことが可能になるため、あらゆるコンタクトホールのア
スペクト比が均一に形成することが可能になり、これに
より、上層に形成される金属配線におけるアルミ膜のス
テップカバレッジを均一に確保することが可能となる。
そのため、コンタクトホール内でのエレクトロマイグレ
ーション耐性を向上させることができる。
【図１】本発明の半導体装置の実施の一形態を示す図で
あり、（ａ）は電源・ＧＮＤ配線等に用いられる大面積
の金属配線の平面図、（ｂ）はアレイ部の平面図であ
る。
あり、（ａ）は電源・ＧＮＤ配線等に用いられる大面積
の金属配線の平面図、（ｂ）はアレイ部の平面図であ
る。
【図２】図１（ａ）に示したＡ−Ａ’断面における製造
工程を説明するための図である。
工程を説明するための図である。
【図３】図１（ｂ）に示したＢ−Ｂ’断面における製造
工程を説明するための図である。
工程を説明するための図である。
【図４】本発明の半導体装置の他の実施の形態を示す図
である。
である。
【図５】従来のＳＯＧ膜を用いた多層金属配線間の層間
絶縁膜の平坦化について説明するための図であり、
（ａ）は電源・ＧＮＤ配線等に用いられる大面積の金属
配線の平面図、（ｂ）はアレイ部の平面図である。
絶縁膜の平坦化について説明するための図であり、
（ａ）は電源・ＧＮＤ配線等に用いられる大面積の金属
配線の平面図、（ｂ）はアレイ部の平面図である。
【図６】図５（ａ）に示したＡ−Ａ’断面における製造
工程を説明するための図である。
工程を説明するための図である。
【図７】図５（ｂ）に示したＢ−Ｂ’断面における製造
工程を説明するための図である。
工程を説明するための図である。
１ 絶縁膜 ２，８，１２ 金属配線 ３，６ 層間絶縁膜 ４，５ ＳＯＧ膜 ７，１０ コンタクトホール ９，１１ スリット
Claims (4)
- 【請求項１】 二層以上の金属配線と、ＳＯＧ膜を具備
し、前記金属配線間を絶縁する層間絶縁膜と、前記金属
配線どうしを電気的に接続するコンタクトホールとを有
してなる半導体装置において、 前記金属配線のうち下層となる金属配線は、スリットを
具備することを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記スリットは、前記コンタクトホールに近接して設け
られていることを特徴とする半導体装置。 - 【請求項３】 請求項１または請求項２に記載の半導体
装置において、 前記層間絶縁膜は、プラズマ酸化膜であることを特徴と
する半導体装置。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
半導体装置において、 前記ＳＯＧ膜は、ＳｉＯ2系樹脂材から成ることを特徴
とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8004049A JPH09199587A (ja) | 1996-01-12 | 1996-01-12 | 半導体装置 |
| KR1019970000593A KR100223500B1 (ko) | 1996-01-12 | 1997-01-11 | 반도체 장치 |
| US08/782,945 US5955788A (en) | 1996-01-12 | 1997-01-13 | Semiconductor device having multilevel wiring with improved planarity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8004049A JPH09199587A (ja) | 1996-01-12 | 1996-01-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199587A true JPH09199587A (ja) | 1997-07-31 |
Family
ID=11574058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8004049A Pending JPH09199587A (ja) | 1996-01-12 | 1996-01-12 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5955788A (ja) |
| JP (1) | JPH09199587A (ja) |
| KR (1) | KR100223500B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010272601A (ja) * | 2009-05-19 | 2010-12-02 | Ricoh Co Ltd | 配線層レイアウト方法及び半導体装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4228418B2 (ja) | 1998-07-30 | 2009-02-25 | 沖電気工業株式会社 | 半導体装置 |
| US6555910B1 (en) * | 2000-08-29 | 2003-04-29 | Agere Systems Inc. | Use of small openings in large topography features to improve dielectric thickness control and a method of manufacture thereof |
| US6768206B2 (en) | 2002-05-07 | 2004-07-27 | Kabushiki Kaisha Toshiba | Organic substrate for flip chip bonding |
| US6900502B2 (en) * | 2003-04-03 | 2005-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel on insulator device |
| DE10344605B4 (de) * | 2003-09-25 | 2008-09-18 | Infineon Technologies Ag | Leitbahn-Verbindungsstruktur sowie zugehöriges Herstellungsverfahren |
| US7176125B2 (en) * | 2004-07-23 | 2007-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a static random access memory with a buried local interconnect |
| JP2018129481A (ja) * | 2017-02-10 | 2018-08-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02172261A (ja) * | 1988-12-25 | 1990-07-03 | Nec Corp | 半導体装置の製造方法 |
| JPH0492428A (ja) * | 1990-08-08 | 1992-03-25 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| JPH07273195A (ja) * | 1994-03-30 | 1995-10-20 | Nec Corp | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6049649A (ja) * | 1983-08-26 | 1985-03-18 | Fujitsu Ltd | 半導体集積回路装置 |
| JPS6216546A (ja) * | 1985-07-16 | 1987-01-24 | Toshiba Corp | ＧａＡｓ集積回路装置 |
| GB2212659A (en) * | 1987-11-20 | 1989-07-26 | Philips Electronic Associated | Multi-level circuit cross-overs |
| JP3004083B2 (ja) * | 1991-06-21 | 2000-01-31 | 沖電気工業株式会社 | 半導体装置及びその製造装置 |
-
1996
- 1996-01-12 JP JP8004049A patent/JPH09199587A/ja active Pending
-
1997
- 1997-01-11 KR KR1019970000593A patent/KR100223500B1/ko not_active Expired - Lifetime
- 1997-01-13 US US08/782,945 patent/US5955788A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02172261A (ja) * | 1988-12-25 | 1990-07-03 | Nec Corp | 半導体装置の製造方法 |
| JPH0492428A (ja) * | 1990-08-08 | 1992-03-25 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| JPH07273195A (ja) * | 1994-03-30 | 1995-10-20 | Nec Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010272601A (ja) * | 2009-05-19 | 2010-12-02 | Ricoh Co Ltd | 配線層レイアウト方法及び半導体装置 |
| US8450858B2 (en) | 2009-05-19 | 2013-05-28 | Ricoh Company, Ltd. | Method of manufacturing semiconductor device including wiring layout and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970060390A (ko) | 1997-08-12 |
| US5955788A (en) | 1999-09-21 |
| KR100223500B1 (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JP2002026016A (ja) | 半導体装置及びその製造方法 | |
| JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| JP3920590B2 (ja) | 半導体装置の製造方法 | |
| JPH09199587A (ja) | 半導体装置 | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001053144A (ja) | 半導体装置及びその製造方法 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JP3052892B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH1197530A (ja) | 半導体装置およびその製造方法 | |
| KR0137434B1 (ko) | 반도체 소자의 제조방법 | |
| JP3123948B2 (ja) | 半導体装置 | |
| KR100497206B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| JPH1140666A (ja) | 半導体集積回路装置 | |
| JPS6313347B2 (ja) | ||
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JP2000058651A (ja) | 多層配線を有する半導体装置及びその製造方法 | |
| JP2000100820A (ja) | 半導体装置及びその製造方法 | |
| KR100214067B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| JPH09129726A (ja) | 半導体装置およびその製造方法 | |
| JPH09186232A (ja) | 半導体装置の製造方法 | |
| JPS62271453A (ja) | 半導体素子の製造方法 | |
| JPH04369853A (ja) | 半導体装置 |